JP2008046968A - 情報処理装置およびその制御方法 - Google Patents
情報処理装置およびその制御方法 Download PDFInfo
- Publication number
- JP2008046968A JP2008046968A JP2006223279A JP2006223279A JP2008046968A JP 2008046968 A JP2008046968 A JP 2008046968A JP 2006223279 A JP2006223279 A JP 2006223279A JP 2006223279 A JP2006223279 A JP 2006223279A JP 2008046968 A JP2008046968 A JP 2008046968A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- phase adjustment
- unit
- power
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 34
- 230000010365 information processing Effects 0.000 claims abstract description 105
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000008054 signal transmission Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000005192 partition Methods 0.000 description 35
- 238000001514 detection method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
【解決手段】複数の情報処理部の内の一の情報処理部の電源供給が断たれた場合にこれを検知し、対応する位相調整手段を初期化するようにした。
【選択図】図3
Description
(付記1)
複数の情報処理部と、
前記複数の情報処理部を相互に電気的に接続するための相互接続部とを有し、
前記相互接続部は、前記複数の情報処理部の各々との間の位相を調整する位相調整手段を有してなり、
さらに前記複数の情報処理部のいずれかの電源が落とされたことを示す電源断信号を、電源が落とされた情報処理部に対応する位相調整手段に送信する電源断信号送信手段と、
前記電源断信号送信手段による電源断信号の送信を受けて、前記電源が落とされた情報処理部に対応する位相調整手段を初期化する初期化手段とを有する情報処理装置。
(付記2)
前記複数の情報処理部はそれぞれ着脱可能なボードの構成を有し、
前記一の情報処理部の電源を落とす動作は、該当する情報処理部を構成するボードを取り外す際に実行される構成とされてなる付記1に記載の情報処理装置。
(付記3)
前記位相調整手段は該当する情報処理部から受信されたデータ信号およびタイミング信号相互間の位相を調整する構成とされてなる付記1に記載の情報処理装置。
(付記4)
前記初期化手段は、前記位相調整手段が有する位相調整量の初期値として、位相の調整が可能な範囲の略中央値を設定する構成とされてなる付記1に記載の情報処理装置。
(付記5)
前記相互接続部はクロスバスイッチよりなる付記1に記載の情報処理装置。
(付記6)
前記複数の情報処理部の各々は個々に独立した情報処理を実行する構成とされている付記1に記載の情報処理装置。
(付記7)
複数の情報処理部と、
前記複数の情報処理部の間を相互に電気的に接続するための相互接続部とを有し、
前記相互接続部は前記複数の情報処理部の各々について位相調整手段を有する構成の情報処理装置の制御方法であって、
前記複数の情報処理部の内の一の情報処理部の電源が落とされた際に電源断信号を前記相互接続部の対応する位相調整手段に送信する電源断信号送信ステップと、
前記電源断信号送信ステップによる電源断信号の送信を受けて当該一の情報処理部の位相調整手段を初期化する初期化ステップとを有する情報処理装置の制御方法。
(付記8)
前記複数の情報処理部はそれぞれ着脱可能なボードの構成を有し、
前記一の情報処理部の電源を落とす動作は該当する情報処理部を構成するボードをとり外す際に実行される構成とされてなる付記7に記載の情報処理装置の制御方法。
(付記9)
前記位相調整ステップでは該当する情報処理部から受信されたデータ信号およびタイミング信号相互間の位相を調整する構成とされてなる付記7に記載の情報処理装置の制御方法。
(付記10)
前記初期化ステップでは、前記位相調整ステップにおいて適用される位相調整量の初期値として、位相の調整が可能な範囲の略中央値を設定する構成とされてなる付記7に記載の情報処理装置の制御方法。
(付記11)
複数の情報処理部が接続される相互接続部を有する情報処理装置において、
前記相互接続部は、前記複数の情報処理部のそれぞれに対応して設けられる、前記情報処理部との間のデータ受信の位相を調整する位相調整手段と、
接続される情報処理手段のいずれかの電源が落とされたことを示す電源断信号を受信して、電源が落とされた情報処理手段に対応する位相調整手段を初期化する初期化手段と、を有することを特徴とする、情報処理装置。
(付記12)
前記情報処理装置において、
前記位相調整手段を初期化する初期化信号と、前記電源断信号とが入力する論理回路を有し、
前記位相調整手段は前記論理回路出力に応じて初期化されることを特徴とする付記11に記載の情報処理装置。
11,12,13,14、15,16,17,18 受信部
21,21'、22、23,24 各種ボード
Claims (10)
- 複数の情報処理部と、
前記複数の情報処理部の間を相互に電気的に接続するための相互接続部とを有し、
前記相互接続部は、前記複数の情報処理部の各々との間の位相を調整する位相調整手段を有してなり、
前記複数の情報処理部のいずれかの電源が落とされたことを示す電源断信号を、電源が落とされた情報処理部に対応する位相調整手段に送信する電源断信号送信手段と、
前記電源断信号送信手段による電源断信号の送信を受けて、前記電源が落とされた情報処理部に対応する位相調整手段を初期化する初期化手段とを有する情報処理装置。 - 前記複数の情報処理部はそれぞれ着脱可能なボードの構成を有し、
前記位置の情報処理部の電源を落とす動作は該当する情報処理部を構成するボードを取り外す際に実行される構成とされてなる請求項1に記載の情報処理装置。 - 前記位相調整手段は該当する情報処理部から受信されたデータ信号およびタイミング信号相互間の位相を調整する構成とされてなる請求項1に記載の情報処理装置。
- 前記初期化手段は、前記位相調整手段が有する位相調整量の初期値として、位相調整が可能な範囲の略中央値を設定する構成とされてなる請求項1に記載の情報処理装置。
- 前記相互接続部はクロスバスイッチよりなる請求項1に記載の情報処理装置。
- 複数の情報処理部と、
前記複数の情報処理部の間を相互に電気的に接続するための相互接続部とを有し、
前記相互接続部は前記複数の情報処理部の各々について位相調整手段を有する構成の情報処理装置の制御方法であって、
前記複数の情報処理部の内の一の情報処理部の電源が落とされた際に電源断信号を前記相互接続部の対応する位相調整手段に送信する電源断信号送信ステップと、
前記電源断信号送信ステップによる電源断信号の送信を受けて当該一の情報処理部の位相調整手段を初期化する初期化ステップとを有する情報処理装置の制御方法。 - 前記複数の情報処理部はそれぞれ着脱可能なボードの構成を有し、
前記位置の情報処理部の電源を落とす動作は該当する情報処理部を構成するボードを取り外す際に実行される構成とされてなる請求項6に記載の情報処理装置の制御方法。 - 前記位相調整ステップでは該当する情報処理部から受信されたデータ信号およびタイミング信号相互間の位相を調整する構成とされてなる請求項6に記載の情報処理装置の制御方法。
- 前記初期化ステップでは、前記位相調整ステップにおいて適用される位相調整量の初期値として、位相の調整が可能な範囲の略中央値を設定する構成とされてなる請求項6に記載の情報処理装置の制御方法。
- 複数の情報処理部が接続される相互接続部を有する情報処理装置において、
前記相互接続部は、前記複数の情報処理部のそれぞれに対応して設けられる、前記情報処理部との間のデータ受信の位相を調整する位相調整手段と、
接続される情報処理手段のいずれかの電源が落とされたことを示す電源断信号を受信して、電源が落とされた情報処理手段に対応する位相調整手段を初期化する初期化手段と、を有することを特徴とする、情報処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223279A JP4846486B2 (ja) | 2006-08-18 | 2006-08-18 | 情報処理装置およびその制御方法 |
EP07106271A EP1895395B1 (en) | 2006-08-18 | 2007-04-16 | Phase alignment of an information processing apparatus and control method therefor |
US11/790,260 US7814356B2 (en) | 2006-08-18 | 2007-04-24 | Apparatus and control method for initializing a phase adjusting part in response to a power supply cut signal |
CNB2007101028860A CN100520753C (zh) | 2006-08-18 | 2007-05-11 | 信息处理装置及其控制方法 |
KR1020070045871A KR100891906B1 (ko) | 2006-08-18 | 2007-05-11 | 정보 처리 장치 및 그 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223279A JP4846486B2 (ja) | 2006-08-18 | 2006-08-18 | 情報処理装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008046968A true JP2008046968A (ja) | 2008-02-28 |
JP4846486B2 JP4846486B2 (ja) | 2011-12-28 |
Family
ID=38694888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006223279A Expired - Fee Related JP4846486B2 (ja) | 2006-08-18 | 2006-08-18 | 情報処理装置およびその制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7814356B2 (ja) |
EP (1) | EP1895395B1 (ja) |
JP (1) | JP4846486B2 (ja) |
KR (1) | KR100891906B1 (ja) |
CN (1) | CN100520753C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI370354B (en) * | 2008-11-27 | 2012-08-11 | Inventec Corp | Computer system |
US8359421B2 (en) * | 2009-08-06 | 2013-01-22 | Qualcomm Incorporated | Partitioning a crossbar interconnect in a multi-channel memory system |
US8787365B2 (en) | 2012-01-21 | 2014-07-22 | Huawei Technologies Co., Ltd. | Method for managing a switch chip port, main control board, switch board, and system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284914A (ja) * | 1988-05-12 | 1989-11-16 | Fujitsu Ltd | パワーオンリセット装置 |
JP2006163531A (ja) * | 2004-12-02 | 2006-06-22 | Sony Corp | 半導体集積回路 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863264A (ja) | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | パワーオンリセット回路 |
US5793987A (en) * | 1996-04-18 | 1998-08-11 | Cisco Systems, Inc. | Hot plug port adapter with separate PCI local bus and auxiliary bus |
WO1999014876A1 (en) * | 1997-09-19 | 1999-03-25 | Fujitsu Network Communications, Inc. | Constant phase crossbar switch |
US6043677A (en) | 1997-10-15 | 2000-03-28 | Lucent Technologies Inc. | Programmable clock manager for a programmable logic device that can implement delay-locked loop functions |
US6317442B1 (en) * | 1998-01-20 | 2001-11-13 | Network Excellence For Enterprises Corp. | Data switching system with cross bar transmission |
US6636932B1 (en) * | 1998-05-27 | 2003-10-21 | Micron Technology, Inc. | Crossbar switch and control for data networks switching |
KR100265975B1 (ko) * | 1998-07-07 | 2000-09-15 | 박구용 | 시스템의 이중화 장치 |
JP3973308B2 (ja) * | 1998-11-27 | 2007-09-12 | 富士通株式会社 | セルフタイミング制御回路を内蔵する集積回路装置 |
US7028134B2 (en) * | 1999-12-30 | 2006-04-11 | Conexant Systems, Inc. | Crossbar integrated circuit with parallel channels for a communication device |
JP2004511933A (ja) * | 2000-10-06 | 2004-04-15 | ザイリンクス インコーポレイテッド | デジタル移相器 |
US20020128815A1 (en) | 2001-01-06 | 2002-09-12 | Merchant Arif A. | Automatic configuration of a data storage system |
JP2002222061A (ja) | 2001-01-25 | 2002-08-09 | Hitachi Ltd | 記憶領域を設定する方法、記憶装置およびプログラム記憶媒体 |
WO2002065700A2 (en) * | 2001-02-14 | 2002-08-22 | Clearspeed Technology Limited | An interconnection system |
JP3665030B2 (ja) * | 2002-02-19 | 2005-06-29 | Necマイクロシステム株式会社 | バス制御方法及び情報処理装置 |
US7194651B2 (en) * | 2002-03-28 | 2007-03-20 | Hewlett-Packard Development Company, L.P. | Distributed link module architecture |
KR100520304B1 (ko) * | 2002-12-18 | 2005-10-13 | 한국전자통신연구원 | 크로스바 스위치의 이중화 장치 및 방법 |
US7945803B2 (en) * | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
JP2006039677A (ja) * | 2004-07-22 | 2006-02-09 | Fujitsu Ltd | クロスバ |
JP4453915B2 (ja) * | 2005-03-18 | 2010-04-21 | 富士通株式会社 | クロスバー装置、制御方法及びプログラム |
US8004855B2 (en) * | 2006-07-07 | 2011-08-23 | Itt Manufacturing Enterprises, Inc. | Reconfigurable data processing system |
-
2006
- 2006-08-18 JP JP2006223279A patent/JP4846486B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-16 EP EP07106271A patent/EP1895395B1/en not_active Expired - Fee Related
- 2007-04-24 US US11/790,260 patent/US7814356B2/en not_active Expired - Fee Related
- 2007-05-11 KR KR1020070045871A patent/KR100891906B1/ko active IP Right Grant
- 2007-05-11 CN CNB2007101028860A patent/CN100520753C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284914A (ja) * | 1988-05-12 | 1989-11-16 | Fujitsu Ltd | パワーオンリセット装置 |
JP2006163531A (ja) * | 2004-12-02 | 2006-06-22 | Sony Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101127022A (zh) | 2008-02-20 |
US20080046769A1 (en) | 2008-02-21 |
JP4846486B2 (ja) | 2011-12-28 |
KR20080016431A (ko) | 2008-02-21 |
EP1895395B1 (en) | 2011-12-07 |
US7814356B2 (en) | 2010-10-12 |
EP1895395A9 (en) | 2008-07-09 |
CN100520753C (zh) | 2009-07-29 |
KR100891906B1 (ko) | 2009-04-06 |
EP1895395A1 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI756488B (zh) | 支援多模式及/或多速度之跨架構高速非揮發性記憶體裝置的系統與方法及儲存裝置 | |
CN105406842B (zh) | 半导体器件的输出时序控制电路及其方法 | |
US8843689B2 (en) | Concurrent repair of the PCIe switch units in a tightly-coupled, multi-switch, multi-adapter, multi-host distributed system | |
JP2005515548A (ja) | 設定可能同期または非同期バスインタフェース | |
JP2006209456A (ja) | 複数の処理ノードをシリアルバスにより相互接続する装置 | |
JP2013025786A (ja) | メモリカードを操作するためのデバイスおよび方法 | |
JP4846486B2 (ja) | 情報処理装置およびその制御方法 | |
JP2008046996A (ja) | データ処理装置、モード管理装置、及びモード管理方法 | |
JP2008187711A (ja) | 2つのエンティティ間の通信ゲートウェイ | |
US20220382705A1 (en) | Peripheral component interconnect express device and operating method thereof | |
US7171445B2 (en) | Fixed snoop response time for source-clocked multiprocessor busses | |
US8185678B1 (en) | Method and apparatus for controlling a data bus | |
JP2008243141A (ja) | Usbデバイス機器の認識順制御方法 | |
JP2010136038A (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
US7590788B2 (en) | Controlling transmission on an asynchronous bus | |
JP6930285B2 (ja) | 情報処理装置、情報処理システム及び情報処理装置の制御方法 | |
JP2004208004A (ja) | 差動シリアル通信装置 | |
US20080148093A1 (en) | Expandable exchange apparatus and a backup system thereof | |
JP2007226737A (ja) | シリアル通信装置、紙搬送装置および画像形成装置 | |
KR100411435B1 (ko) | 미드플레인 구조를 가지는 라우터 시스템에서 핫 스왑기능을 제공하는 장치 및 방법 | |
JP2010211250A (ja) | フォールトトレラントコンピュータ及びそのタイミング調整方法 | |
JP2007264754A (ja) | 制御モジュール | |
JP2005190015A (ja) | Pciシステム | |
JP2009070113A (ja) | プログラマブルロジックコントローラ | |
JP2005092648A (ja) | Pciシステム及びプリンタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4846486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |