JP2007264754A - 制御モジュール - Google Patents
制御モジュール Download PDFInfo
- Publication number
- JP2007264754A JP2007264754A JP2006085598A JP2006085598A JP2007264754A JP 2007264754 A JP2007264754 A JP 2007264754A JP 2006085598 A JP2006085598 A JP 2006085598A JP 2006085598 A JP2006085598 A JP 2006085598A JP 2007264754 A JP2007264754 A JP 2007264754A
- Authority
- JP
- Japan
- Prior art keywords
- control module
- microprocessor
- operation mode
- mode
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】制御モジュール2は、その制御モジュール2の初期化時において、他の制御モジュールからマイクロプロセッサ20の動作モードに関する情報をモード設定取得手段11で取得し、マイクロプロセッサ20を初期化して起動する際、その取得した動作モードに関する情報をマイクロプロセッサ20から読み込み可能にモード設定記憶手段12に格納する構成である。
【選択図】図1
Description
先ず、第1の実施の形態について、図1を参照して説明する。図1は、従来の制御モジュール101を有する制御装置1に本発明である制御モジュール2を接続した機能的構成を模式的に示すブロック図である。
次に、第2の実施の形態について、図2を参照して説明する。図2は、制御モジュール2、制御モジュール2a(制御モジュール2と同じ構成)を有する制御装置1aの機能的構成を模式的に示すブロック図である。なお、前述した図1と同様の構成や動作については同一の符号を付して説明を省略し、この実施の形態では、稼働中である制御モジュール2aを有する制御装置1aに交換などにより新たに制御モジュール2を接続する際の動作について説明する。
2、2a、101 制御モジュール
3、102 システムバス
10、110 モジュール制御部
11 モード設定取得手段
12 モード設定記憶手段
20、120 マイクロプロセッサ
21、121 モード設定ピン
30、130 イニシャライズ回路
40 論理回路
111 未定義領域
S1、S3、S7 マイクロプロセッサ初期化信号
S2 モジュール制御部初期化信号
S4、S41 設定要求信号
S5、S42 応答信号
S6、S8 モード設定信号
Claims (3)
- 制御装置に設けられ、互いに通信可能に接続された他の制御モジュールと多重化して演算処理を行う制御モジュールであって、
当該制御モジュールの初期化の際に、当該制御モジュールにおける演算処理を行うマイクロプロセッサの動作モードに関する設定情報を前記他の制御モジュールから取得するモード設定取得手段と、
前記制御モジュールの初期化におけるマイクロプロセッサの初期化の際に、前記取得されたマイクロプロセッサの動作モードに関する設定情報を当該マイクロプロセッサから読み出し可能に格納するモード設定記憶手段と、
を備えることを特徴とする制御モジュール。 - 前記モード設定取得手段は、マイクロプロセッサの動作モードに関する設定情報を前記他の制御モジュールから取得する際に、当該他の制御モジュールから取得された応答信号に応じて前記マイクロプロセッサの動作モードに関する設定情報を生成することを特徴とする請求項1に記載の制御モジュール。
- 前記モード設定取得手段は、前記他の制御モジュールからマイクロプロセッサの動作モードに関する設定情報が要求された場合に、前記モード設定記憶手段に格納された当該制御モジュールのマイクロプロセッサの動作モードに関する設定情報を出力することを特徴とする請求項1又は2に記載の制御モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085598A JP4816186B2 (ja) | 2006-03-27 | 2006-03-27 | 制御モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085598A JP4816186B2 (ja) | 2006-03-27 | 2006-03-27 | 制御モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007264754A true JP2007264754A (ja) | 2007-10-11 |
JP4816186B2 JP4816186B2 (ja) | 2011-11-16 |
Family
ID=38637723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006085598A Active JP4816186B2 (ja) | 2006-03-27 | 2006-03-27 | 制御モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4816186B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015184953A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社日立製作所 | フェールセーフ制御装置及びフェールセーフ制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06259274A (ja) * | 1993-03-10 | 1994-09-16 | Mitsubishi Electric Corp | 二重系システム |
JPH0713791A (ja) * | 1993-06-29 | 1995-01-17 | Fuji Electric Co Ltd | 二重化制御システムの等値化方法 |
JP2001256070A (ja) * | 2000-03-13 | 2001-09-21 | Yokogawa Electric Corp | 冗長化プロセッサ装置 |
JP2004164394A (ja) * | 2002-11-14 | 2004-06-10 | Mitsubishi Heavy Ind Ltd | 二重化制御装置の起動方法 |
-
2006
- 2006-03-27 JP JP2006085598A patent/JP4816186B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06259274A (ja) * | 1993-03-10 | 1994-09-16 | Mitsubishi Electric Corp | 二重系システム |
JPH0713791A (ja) * | 1993-06-29 | 1995-01-17 | Fuji Electric Co Ltd | 二重化制御システムの等値化方法 |
JP2001256070A (ja) * | 2000-03-13 | 2001-09-21 | Yokogawa Electric Corp | 冗長化プロセッサ装置 |
JP2004164394A (ja) * | 2002-11-14 | 2004-06-10 | Mitsubishi Heavy Ind Ltd | 二重化制御装置の起動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015184953A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社日立製作所 | フェールセーフ制御装置及びフェールセーフ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4816186B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107526665B (zh) | 机箱管理系统及机箱管理方法 | |
CN109478172A (zh) | 用于总线主控的转换功能的方法、装置和系统 | |
US20140143477A1 (en) | Computer system and data recovery method thereof | |
CN105653306A (zh) | 显示启动设置界面的方法和装置 | |
US20100131778A1 (en) | Computer system | |
JP5063212B2 (ja) | 複数コンポーネントシステム | |
TWI376592B (en) | Computer system | |
JP4816186B2 (ja) | 制御モジュール | |
JPWO2012120994A1 (ja) | 制御装置 | |
JP2009301339A (ja) | バス制御装置 | |
WO2015092991A1 (ja) | 情報処理装置、情報処理装置の起動方法、及び情報処理装置の起動プログラム製品 | |
WO2004040451A1 (ja) | システムコントローラ、コントロールシステムおよびシステムコントロール方法 | |
JP2008046968A (ja) | 情報処理装置およびその制御方法 | |
JP2007226696A (ja) | Pciエクスプレス拡張カード | |
JP6635696B2 (ja) | 情報処理装置、制御方法 | |
JP2019200660A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2005115472A (ja) | 運行管理装置 | |
JP2008059522A (ja) | 情報処理装置、情報処理モジュール、制御方法、及びプログラム | |
JP5109869B2 (ja) | 集積回路 | |
US10114656B2 (en) | Electronic device supporting different firmware functions and operation method thereof | |
JP2016062529A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
CN104484308A (zh) | 应用于操作模式有限状态机的控制方法以及计算机可读媒体 | |
KR100607673B1 (ko) | 애드 온 모듈 및 이를 사용하는 전자장치 | |
JP2020086518A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2005092515A (ja) | コンピュータシステム及び遊技機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4816186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |