JP2005234989A

JP2005234989A - Ｐｃｉシステム

Info

Publication number: JP2005234989A
Application number: JP2004044997A
Authority: JP
Inventors: Eiji Tsuchida; 栄治土田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-02-20
Filing date: 2004-02-20
Publication date: 2005-09-02

Abstract

【課題】制御を容易にすること、消費電力を抑え省エネを実現することが可能なＰＣＩシステムを提供する。
【解決手段】ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボード２０３に、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボード２０１、２０２を接続することが可能なＰＣＩシステムにおいて、ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延させる制御手段２０３ｄをＰＣマザーボード２０３が有する。
【選択図】図２

Description

本発明は、省エネのための電源制御を可能としたＰＣＩシステムに関するものである。

例えば、特許文献１記載の技術では、ＰＣＩシステムの拡張ボード間において、ＰＣＩバスとは別ルートで内部ローカルバスを有することにより、ＰＣＩバス変換ＬＳＩによる変換処理を省くことができるようにしている。
特開平９−３４６１０号公報

ＰＣＩシステムでは、制御を容易にすること、消費電力を抑え省エネを実現することが要求されている。
本発明は、制御を容易にすること、消費電力を抑え省エネを実現することが可能なＰＣＩシステムを提供することを目的とする。

上記目的を達成するために、請求項１記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延させる制御手段をＰＣマザーボードが有するＰＣＩシステムを最も主要な特徴とする。
請求項２記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能にし電源制御を行う制御手段をＰＣマザーボードが有するＰＣＩシステムを最も主要な特徴とする。
請求項３記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能とすると共に、ＰＣＩバスおよびＰＣマザーボード上のその他システムにおける供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能にし電源制御を行う制御手段をＰＣマザーボードが有するＰＣＩシステムを最も主要な特徴とする。
請求項４記載の発明は、ホスト用ＣＰＵにより電源制御ＬＳＩからの電源ＯＮ／ＯＦＦ状態出力信号をモニタするＰＣＩシステムを最も主要な特徴とする。

本発明によれば、供給電源のＯＮ／ＯＦＦタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令できることで制御を容易にすることが可能となる。
また、ＰＣマザーボード以外の複数の拡張ボード電源のＯＮ／ＯＦＦタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令でき、消費電力を抑え省エネを実現することが可能となる。
また、ＰＣマザーボード上の制御手段以外の電源のＯＮ／ＯＦＦタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令でき、消費電力を抑え省エネを実現することが可能となる。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１、図２において本発明の実施の形態に係るプリンタ装置の詳細を説明する前に図３、図４においてその基本構成を示す。
図３はプリンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の概略構成図である。プリンタエンジン２００を制御してプリンタ機能を実現するプリンタモジュール部としてのプリンタコントローラボード２０１と、プリンタ装置側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部としてのスキャナコントローラボード２０２と、プリンタコントローラボード２０１およびスキャナコントローラボード２０２を制御して、コピー機能、ファクシミリ機能等を実現するためのＰＣマザーボード２０３とから構成される。
ここで、ＰＣマザーボード２０３には、ホスト用ＣＰＵや、メモリがホストバス（内部ローカルバス）に接続されており、汎用のＰＣＩバスにはデータ量の大きいデバイス（ＨＤＤなど）やデータを高速に転送する必要のあるデバイス（ビデオデバイス等の高速Ｉ／Ｏなど）等が接続されている。また、ＰＣＩバスとホストバスをＰＣＩホストブリッジ（バス・ブリッジ回路）を介して接続することにより、ＰＣマザーボード２０３全体の制御をホスト用ＣＰＵで行えるようにしている。
更に、拡張ボードであるプリンタコントローラボード２０１およびスキャナコントローラボード２０２には、それぞれＰＣＩブリッジ（バス・ブリッジ回路）を含むＰＣＩバス変換ＬＳＩが搭載されており、それぞれのボードのコネクタ２０４、２０６とＰＣマザーボード２０３側のＰＣＩコネクタ２０５、２０７とを接続することにより、ＰＣＩバス変換ＬＳＩを介してボード２０１、２０２の内部ローカルバスとＰＣマザーボード２０３のＰＣＩバスとが接続される構成である。
図４は図３に示したプリンタ装置における拡張ボードの取り付け例の斜視図である。ＰＣマザーボード２０３に対して、プリンタコントローラボード２０１およびスキャナコントローラボード２０２が平行に起立して取り付けられている。必要に応じて容易にシステムの拡張を行うことができる。

次に本発明のＰＣＩシステムを適用したプリンタ装置の一実施形態について、図面を参照して詳細に説明する。
図１は本発明の実施の形態に係るプリンタ装置の外観図である。本実施形態のプリンタ装置１０２は、単体でプリンタ機能を有することに加えて、図示の如く、スキャナ１０１と組み合わせることにより、スキャナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）をプリンタ装置１０２で出力することが可能である。換言すれば、プリンタ装置１０２とスキャナ１０１の構成によってコピー機能を実現できる構成である。尚、符号１０３はプリンタ装置１０２およびスキャナ１０１を載置するためのテーブルを示す。
図２は本発明の実施の形態に係るプリンタ装置の制御系のハード構成図である。プリンタ装置１０２は、プリンタエンジン２００を制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード２０１と、プリンタ装置１０２側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード２０２と、プリンタ装置１０２の多機能化のために種々の制御を行うＰＣマザーボード２０３とから構成される。尚、図において符号２０４〜２０７はそれぞれプリンタコントローラボード２０１またはスキャナコントローラボード２０２をＰＣマザーボード２０３に接続するためのコネクタを示す。
また、プリンタコントローラボード２０１は、プリンタエンジン２００との間でデータのやり取りを行うためのＡＳＩＣ２０１ａと、プリンタ装置１０２のプリンタ機能の制御を行うためのＣＰＵ２０１ｂ、メモリ２０１ｃおよびＩ／Ｏ２０１ｄと、ＲＩＳＣバスからなる内部ローカルバス２０１ｅと、内部ローカルバス２０１ｅを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって上記各モジュール２０１ａ〜２０１ｄ、２０１ｆの電源を制御およびＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０１ｈとを備えている。また、図示を省略するが、必要に応じてＬＡＮや電話回線と接続するためのＮＩＣ等のインターフェース、ＨＤＤ等の拡張メモリが設けられているものとし、同様に電源制御用ＬＳＩ２０１ｈにより電源が制御される。
スキャナコントローラボード２０２は、スキャナ１０１との間でデータのやり取りを行うためのＡＳＩＣ２０２ａと、プリンタ装置１０２側からスキャナ機能を実現するためのＩ／Ｏ２０２ｂと、ＲＩＳＣバスからなる内部ローカルバス２０２ｃと、内部ローカルバス２０２ｃを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって上記各モジュール２０２ａ、２０２ｂ、２０２ｆの電源を制御およびＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０２ｈとを備えている。また、図示は省略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリを設けることができ、同様に電源制御用ＬＳＩ２０２ｈにより電源が制御される。
ＰＣマザーボード２０３は、汎用のＰＣＩバス２０３ａと、ホストバスである内部ローカルバス２０３ｂと、ＰＣＩバス２０３ａと内部ローカルバス２０３ｂとを接続するＰＣＩホストブリッジ２０３ｃと、内部ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０３ｄおよびメモリ２０３ｅと、ＰＣＩバス２０３ａに接続されたＨＤＤ２０３ｆと、Ｉ／Ｏ２０３ｇと、ホスト用ＣＰＵ２０３ｄからの制御によって上記各モジュール２０３ｃ〜２０３ｇの電源を制御およびＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０３ｈを備えている。

図５は図２の説明に示す電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈの内部ブロック図である。内部は不揮発メモリ５０１ａを保有した遅延回路部５０１と電源制御回路部５０２とに分けられる。ホスト用ＣＰＵ２０３ｄから入力された電源制御信号５０３は、内部の遅延回路部５０１に入力され、遅延回路部５０１の不揮発メモリ５０１ａに内部ローカルバスから予め設定した任意時間だけ遅らせた後、制御信号５０４として次段の電源制御回路部５０２に入力される。電源制御回路部５０２は入力された制御信号５０４の状態変化により、制御電源５０５をＯＮ／ＯＦＦさせることで、各デバイスの電源を制御する。従って、供給電源のＯＮ／ＯＦＦタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令できることで制御を容易にすることが可能となる。
また、電源制御状態信号５０６の出力信号状態変化をホスト用ＣＰＵ２０３ｄでモニタすることで、制御電源５０５のＯＮ／ＯＦＦを確認することが可能である。
図２を参照して上記実施例の動作をより詳細に説明する。ホスト用ＣＰＵ２０３ｄより、制御信号線を、コネクタ２０４〜２０７を介して電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続し、プリンタコントローラボード２０１の各モジュール２０１ａ〜２０１ｄ、２０１ｆ、内部ローカルバス２０１ｅ、スキャナコントローラボード２０２の各モジュール２０２ａ、２０２ｂ、２０２ｆ、内部ローカルバス２０２ｃの電源をモニタする。
即ち、ホスト用ＣＰＵ２０３ｄにより電源制御用ＬＳＩ２０１ｈ、２０２ｈからの電源ＯＮ／ＯＦＦ状態出力信号５０６をモニタする。そして状況により電源制御用ＬＳＩ２０１ｈ、２０２ｈを予め設定された遅延時間後にＯＦＦすることで消費電力を抑える。また、同様にして状況により電源制御用ＬＳＩ２０１ｈ、２０２ｈを予め設定された遅延時間後にＯＮすることで、上記デバイスの初期化動作が実行され通常状態に戻る。
さらに、ホスト用ＣＰＵ２０３ｄより、制御信号線を、ＰＣマザーボード２０３の電源制御用ＬＳＩ２０３ｈ、コネクタ２０４〜２０７を介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続し、プリンタコントローラボード２０１の各モジュール２０１ａ〜２０１ｄ、２０１ｆ、内部ローカルバス２０１ｅ、スキャナコントローラボード２０２の各モジュール２０２ａ、２０２ｂ、２０２ｆ、内部ローカルバス２０２ｃ、ＰＣマザーボード２０３の各モジュール２０３ｃ〜２０３ｇ、内部ローカルバス２０３ｂ、及び、ＰＣＩバス２０３ａの電源をモニタしても良い。
即ち、ホスト用ＣＰＵ２０３ｄにより電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈからの電源ＯＮ／ＯＦＦ状態出力信号をモニタする。そして状況により電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈを予め設定された遅延時間後によりＯＦＦすることで消費電力を抑える。また、同様にして状況により電源制御用ＬＳＩ２０１ｈ、２０２ｈを予め設定された遅延時間後にＯＮすることで、上記デバイスの初期化動作が実行され通常状態に戻る。

本発明の実施の形態に係るプリンタ装置の外観図である。本発明の実施の形態に係るプリンタ装置の制御系のハード構成図である。プリンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の概略構成図である。図３に示したプリンタ装置における拡張ボードの取り付け例の斜視図である。図２の説明に示す電源制御用ＬＳＩの内部ブロック図である。

符号の説明

１０１スキャナ
１０２プリンタ装置
２００プリンタエンジン
２０１プリンタコントローラボード
２０２スキャナコントローラボード
２０３ＰＣマザーホード
２０３ｄホスト用ＣＰＵ（制御手段）

Claims

ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延させる制御手段をＰＣマザーボードが有することを特徴とするＰＣＩシステム。
ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能にし電源制御を行う制御手段をＰＣマザーボードが有することを特徴とするＰＣＩシステム。
ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、内部に遅延回路を有した電源制御ＬＳＩを介し、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能とすると共に、前記ＰＣＩバスおよびＰＣマザーボード上のその他システムにおける供給電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能にし電源制御を行う制御手段をＰＣマザーボードが有することを特徴とするＰＣＩシステム。
ホスト用ＣＰＵにより電源制御ＬＳＩからの電源ＯＮ／ＯＦＦ状態出力信号をモニタすることを特徴とする請求項１、２、３のいずれか記載のＰＣＩシステム。