JP2005038091A - Ｐｃｉシステム - Google Patents
Ｐｃｉシステム Download PDFInfo
- Publication number
- JP2005038091A JP2005038091A JP2003198521A JP2003198521A JP2005038091A JP 2005038091 A JP2005038091 A JP 2005038091A JP 2003198521 A JP2003198521 A JP 2003198521A JP 2003198521 A JP2003198521 A JP 2003198521A JP 2005038091 A JP2005038091 A JP 2005038091A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- bus
- motherboard
- host
- printer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【課題】省エネ効率に優れたＰＣＩシステムを提供する。
【解決手段】ホスト用ＣＰＵ２０３ｄ、Ｉ／Ｏ２０３ｇ、メモリ２０３ｅ、ホストバス２０３ｂ、ＰＣＩホストブリッジ２０３ｃおよびＰＣＩバス２０３ａが配置されたＰＣマザーボード２０３と、Ｉ／Ｏ、および内部ローカルバスが配設された複数の拡張ボード２０１、２０２を接続することが可能なＰＣＩシステムにおいて、前記拡張ボード２０１、２０２のステータスを読み取ると共に前記拡張ボード２０１、２０２の動作を制御する制御信号を前記ホスト用ＣＰＵ２０３ｄより伝達するための制御信号線２０３ｉ、２０３ｊを前記ＰＣＩバス２０３ａとは別に備えた。
【選択図】 図２
【解決手段】ホスト用ＣＰＵ２０３ｄ、Ｉ／Ｏ２０３ｇ、メモリ２０３ｅ、ホストバス２０３ｂ、ＰＣＩホストブリッジ２０３ｃおよびＰＣＩバス２０３ａが配置されたＰＣマザーボード２０３と、Ｉ／Ｏ、および内部ローカルバスが配設された複数の拡張ボード２０１、２０２を接続することが可能なＰＣＩシステムにおいて、前記拡張ボード２０１、２０２のステータスを読み取ると共に前記拡張ボード２０１、２０２の動作を制御する制御信号を前記ホスト用ＣＰＵ２０３ｄより伝達するための制御信号線２０３ｉ、２０３ｊを前記ＰＣＩバス２０３ａとは別に備えた。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、省エネのための電源制御を可能としたＰＣＩシステムに関するものである。
【０００２】
【従来の技術】
近年、微細加工技術の発達によって、ＣＰＵの処理速度が飛躍的に速くなり、このような高速のＣＰＵを搭載した装置の処理速度がシステムバスの性能によって制限を受けるようになっている。このため、これを解決する高速バスの一つとしてＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスがインテル社を含むＰＣＩ ＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）によって提供されている。
一方、近年、各種装置の高性能化、多機能化、小型化の要求と共に、ネットワーク化（ＬＡＮの構築）の進展や、設置スペースの低減等の目的から、プリンター装置においても、プリンター機能を有するプリンターモジュール部と、スキャナー機能を有するスキャナーモジュール部とを、ＰＣ機能を有するＰＣマザーボードを介して融合することにより、プリンター機能およびスキャナー機能に加えて、コピー機能、ファクシミリ機能等の多機能化を実現するプリンター装置が提案されている。
このようなＰＣＩシステムの拡張ボード（各パーツ）間において、ＰＣＩバスを介すことなく内部ローカルバスを別ルートで接続することにより、ＰＣＩバス変換ＬＳＩによる変換処理を省くことができるようにした技術が、例えば特許文献１に記載されている。
【特許文献１】特開平９−３４６１０号公報
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＰＣＩシステムは、ＰＣＩバス、内部ローカルバスの処理にシステム全体が影響され、省エネ効率という点で改良の余地があった。
そこで本発明は、省エネ効率に優れたＰＣＩシステムを提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、ホスト用ＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードと、Ｉ／Ｏ、および内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記拡張ボードのステータスを読み取ると共に前記拡張ボードの動作を制御する制御信号を前記ホスト用ＣＰＵより伝達するための制御信号線を前記ＰＣＩバスとは別に備えたＰＣＩシステムを最も主要な特徴とする。
請求項２記載の発明は、請求項１記載のＰＣＩシステムにおいて、前記拡張ボードは電源制御手段を含み、前記制御信号線により該電源制御手段を制御するための信号を伝達したＰＣＩシステムを主要な特徴とする。
請求項３記載の発明は、請求項２記載のＰＣＩシステムにおいて、前記ＰＣマザーボードは電源制御手段を含み、該電源制御手段のステータスを読み取ると共にホスト用ＣＰＵからＰＣマザーボードの電源制御手段への制御信号を伝達するための制御信号線を備えたＰＣＩシステムを主要な特徴とする。
【０００５】
【発明の実施の形態】
まず、本発明の実施の形態を説明する前にＰＣＩシステムの基本構成を図３および図４を用いて説明する。
図３は、画像形成装置（プリンタ装置とスキャナの組み合わせ）にＰＣＩバスを用いたＰＣＩシステムを適用した場合の基本構成図である。プリンタエンジン３０１を制御してプリンタ機能を実現するプリンタモジュール部としてのプリンタコントローラボード３０２と、プリンタ装置側からスキャナ３０３を制御してスキャナ機能を実現するスキャナモジュール部としてのスキャナコントローラボード３０４と、プリンタコントローラボード３０２およびスキャナコントローラボード３０４を制御して、コピー機能、ファクシミリ機能等を実現するためのＰＣマザーボード３０５とから構成される。
ここで、ＰＣマザーボード３０５には、ホスト用ＣＰＵやメモリがホストバス（内部ローカルバス）に接続されており、汎用のＰＣＩバスにはデータ量の大きいデバイス（ＨＤＤなど）やデータを高速に転送する必要のあるデバイス（ビデオデバイス等の高速Ｉ／Ｏなど）等が接続されている。また、ＰＣＩバスとホストバスをＰＣＩホストブリッジ（バス・ブリッジ回路）を介して接続することにより、ＰＣマザーボード３０５全体の制御をホスト用ＣＰＵで行えるようにしている。
更に、拡張ボードであるプリンタコントローラボード３０２およびスキャナコントローラボード３０４は、それぞれＰＣＩブリッジ（バス・ブリッジ回路）を含むＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａが搭載されており、それぞれのボードのコネクタ３０６とＰＣマザーボード３０５側のＰＣＩコネクタ３０７とを接続することにより、ＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａを介してボード３０２、３０４の内部ローカルバスとＰＣマザーボード３０５のＰＣＩバスとが接続される構成をとる。
図４は、図３に示した画像形成装置における拡張ボードの取り付け例を示す外観図である。ＰＣマザーボード３０５側のＰＣＩコネクタ３０７に、拡張ボードであるプリンタコントローラボード３０２およびスキャナコントローラボード３０４のコネクタ３０６を挿入することにより、容易にシステムの拡張を行うことができる。
【０００６】
次に本発明のＰＣＩシステムおよび画像形成装置の一実施形態について、図１、図２を参照して詳細に説明する。
図１は、本発明の実施の形態に係る画像形成装置の外観図である。本実施形態の画像形成装置は、スキャナ１０１とプリンタ装置１０２とから構成される。プリンタ装置１０２単体でプリンタ機能を有することに加えて、図示の如くスキャナ１０１と組み合わせることにより、スキャナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）をプリンタ装置１０２で出力することが可能である。尚、１０３はプリンタ装置１０２およびスキャナ１０１を載置するためのテーブルを示す。
図２は、本発明の実施の形態に係る画像形成装置の制御系のハード構成図である。本画像形成装置は、プリンタエンジン１０２ａを制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード２０１と、プリンタ装置１０２側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード２０２と、プリンタ装置１０２の多機能化のための種々の制御を行うＰＣマザーボード２０３とから構成される。尚、図において２０４〜２０７はそれぞれプリンタコントローラボード２０１またはスキャナコントローラボード２０２をＰＣマザーボード２０３に接続するためのコネクタを示す。
また、プリンタコントローラボード２０１は、プリンタエンジン１０２ａとの間でデータのやり取りを行うためのＡＳＩＣ２０１ａと、プリンタ装置１０２のプリンタ機能の制御を行うためのＣＰＵ２０１ｂ、メモリ２０１ｃおよびＩ／Ｏ２０１ｄと、ＲＩＳＣバスからなる内部ローカルバス２０１ｅと、内部ローカルバス２０１ｅを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記デバイス２０１ａ〜２０１ｆの電源を制御し、またＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０１ｈ（電源制御手段）とを備えている。また、図示を省略するが、必要に応じてＬＡＮや電話回線と接続するためのＮＩＣ等のインターフェース、ＨＤＤ等の拡張メモリが設けられているものとし、同様に電源制御用ＬＳＩ２０１ｈにより電源が制御される。
【０００７】
スキャナコントローラボード２０２は、スキャナ１０１との間でデータのやり取りを行うためのＡＳＩＣ２０２ａと、プリンタ装置１０２側からスキャナ機能を実現するためのＩ／Ｏ２０２ｂと、ＲＩＳＣバスからなる内部ローカルバス２０２ｃと、内部ローカルバス２０２ｃを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記デバイス２０２ａ〜２０２ｃ、２０２ｆの電源を制御し、またＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０２ｈ（電源制御手段）とを備えている。また、図示は省略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリを設けることができ、同様に電源制御用ＬＳＩ２０２ｈにより電源が制御される。
ＰＣマザーボード２０３は、汎用のＰＣＩバス２０３ａと、ホストバスである内部ローカルバス２０３ｂと、ＰＣＩバス２０３ａと内部ローカルバス２０３ｂとを接続するＰＣＩホストブリッジ２０３ｃと、内部ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０３ｄおよびメモリ２０３ｅと、ＰＣＩバス２０３ａに接続されたＨＤＤ２０３ｆと、Ｉ／Ｏ２０３ｇと、ホスト用ＣＰＵ２０３ｄからの制御によって、上記デバイス２０３ａ〜２０３ｃ、２０３ｅ〜２０３ｇの電源を制御およびＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０３ｈ（電源制御手段）を備えている。また、ホスト用ＣＰＵ２０３ｄは内部ローカルバス２０３ｂとの接続に加え、ＰＣＩバス２０３ａを介すことなくプリンタコントローラボード２０１の電源制御ＬＳＩ２０１ｈおよびスキャナコントローラボード２０２の電源制御ＬＳＩ２０２ｈの電源のＯＮ／ＯＦＦ状態出力信号（ステータス）を読み取るとともにプリンタコントローラボード２０１およびスキャナコントローラボード２０２の電源をＯＮ／ＯＦＦ制御するための制御信号線２０３ｉ、２０３ｊと接続している。さらにホスト用ＣＰＵ２０３ｄはＰＣマザーボード２０３の電源制御用ＬＳＩ２０３ｈの電源のＯＮ／ＯＦＦ状態出力信号（ステータス）を読み取り、またＰＣマザーボード２０３の電源をＯＮ／ＯＦＦするための制御信号線２０３ｋとも接続している。
【０００８】
次に図２において、請求項１、請求項２に対応する第１の動作例を説明する。ホスト用ＣＰＵ２０３ｄより、制御信号線２０３ｉ、２０３ｊをコネクタ２０４〜２０７を介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続する。そしてホスト用ＣＰＵ２０３ｄにより電源制御用ＬＳＩ２０１ｈ、２０２ｈからの電源ＯＮ／ＯＦＦ状態出力信号（ステータス信号）をモニタし、状況に応じて各ボード２０１および２０２の電源をＯＮ／ＯＦＦ制御する制御信号を制御信号線２０３ｉ、２０３ｊを介して電源制御用ＬＳＩ２０１ｈ、２０２ｈに出力することによりＰＣマザーボード２０３の内部ローカルバス２０３ｂやＰＣＩバス２０３ａの処理に影響されることなくリアルタイムに電源制御を行い、消費電力を抑えることができる。
次に図２において、請求項３に対応する第２の動作例を説明する。ホスト用ＣＰＵ２０３ｄを制御信号線２０３ｋによりＰＣマザーボード２０３の電源制御用ＬＳＩ２０３ｈと接続すると共に、ホスト用ＣＰＵ２０３ｄを制御信号線２０３ｉおよび２０３ｊによりコネクタ２０４〜２０７を介してプリンタコントローラボード２０１の電源制御用ＬＳＩ２０１ｈとスキャナコントローラボード２０２の電源制御ＬＳＩ２０２ｈに接続する。そしてホスト用ＣＰＵ２０３ｄにより電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈからの電源ＯＮ／ＯＦＦ状態出力信号（ステータス信号）をモニタし、状況に応じて各ボード２０１、２０２、および２０３の電源をＯＮ／ＯＦＦ制御する制御信号を制御信号線２０３ｉ、２０３ｊ、２０３ｋを介して電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈに出力することによりＰＣマザーボード２０３の内部ローカルバス２０３ｂやＰＣＩバス２０３ａの処理に影響されることなくリアルタイムに電源制御を行い、消費電力を抑えることができる。
【０００９】
【発明の効果】
以上説明したように、請求項１によれば、ＰＣＩバス、内部ローカルバスの処理に影響されることなく、他制御をリアルタイムに実行することが可能となる。請求項２では、ＰＣマザーボード以外の複数の拡張ボード電源を制御することにより消費電力を抑え、省エネを実現することが可能となる。
請求項３では、ＰＣマザーボード上のホスト用ＣＰＵ以外の電源を制御することにより消費電力を抑え、省エネを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画像形成装置の外観図。
【図２】本発明の実施の形態に係る画像形成装置の制御系のハード構成図。
【図３】画像形成装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の基本構成図。
【図４】図３に示した画像形成装置における拡張ボードの取り付け例を示す外観図。
【符号の説明】
２０３ ＰＣマザーボード
２０３ａ ＰＣＩバス
２０３ｂ 内部ローカルバス（ホストバス）
２０３ｃ ＰＣＩホストブリッジ
２０３ｄ ホスト用ＣＰＵ
２０３ｅ メモリ
２０３ｇ Ｉ／Ｏ
２０１ｈ、２０２ｈ、２０３ｈ 電源制御ＬＳＩ（電源制御手段）
２０３ｉ、２０３ｊ、２０３ｋ 制御信号線
【発明の属する技術分野】
本発明は、省エネのための電源制御を可能としたＰＣＩシステムに関するものである。
【０００２】
【従来の技術】
近年、微細加工技術の発達によって、ＣＰＵの処理速度が飛躍的に速くなり、このような高速のＣＰＵを搭載した装置の処理速度がシステムバスの性能によって制限を受けるようになっている。このため、これを解決する高速バスの一つとしてＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスがインテル社を含むＰＣＩ ＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）によって提供されている。
一方、近年、各種装置の高性能化、多機能化、小型化の要求と共に、ネットワーク化（ＬＡＮの構築）の進展や、設置スペースの低減等の目的から、プリンター装置においても、プリンター機能を有するプリンターモジュール部と、スキャナー機能を有するスキャナーモジュール部とを、ＰＣ機能を有するＰＣマザーボードを介して融合することにより、プリンター機能およびスキャナー機能に加えて、コピー機能、ファクシミリ機能等の多機能化を実現するプリンター装置が提案されている。
このようなＰＣＩシステムの拡張ボード（各パーツ）間において、ＰＣＩバスを介すことなく内部ローカルバスを別ルートで接続することにより、ＰＣＩバス変換ＬＳＩによる変換処理を省くことができるようにした技術が、例えば特許文献１に記載されている。
【特許文献１】特開平９−３４６１０号公報
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＰＣＩシステムは、ＰＣＩバス、内部ローカルバスの処理にシステム全体が影響され、省エネ効率という点で改良の余地があった。
そこで本発明は、省エネ効率に優れたＰＣＩシステムを提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、ホスト用ＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードと、Ｉ／Ｏ、および内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記拡張ボードのステータスを読み取ると共に前記拡張ボードの動作を制御する制御信号を前記ホスト用ＣＰＵより伝達するための制御信号線を前記ＰＣＩバスとは別に備えたＰＣＩシステムを最も主要な特徴とする。
請求項２記載の発明は、請求項１記載のＰＣＩシステムにおいて、前記拡張ボードは電源制御手段を含み、前記制御信号線により該電源制御手段を制御するための信号を伝達したＰＣＩシステムを主要な特徴とする。
請求項３記載の発明は、請求項２記載のＰＣＩシステムにおいて、前記ＰＣマザーボードは電源制御手段を含み、該電源制御手段のステータスを読み取ると共にホスト用ＣＰＵからＰＣマザーボードの電源制御手段への制御信号を伝達するための制御信号線を備えたＰＣＩシステムを主要な特徴とする。
【０００５】
【発明の実施の形態】
まず、本発明の実施の形態を説明する前にＰＣＩシステムの基本構成を図３および図４を用いて説明する。
図３は、画像形成装置（プリンタ装置とスキャナの組み合わせ）にＰＣＩバスを用いたＰＣＩシステムを適用した場合の基本構成図である。プリンタエンジン３０１を制御してプリンタ機能を実現するプリンタモジュール部としてのプリンタコントローラボード３０２と、プリンタ装置側からスキャナ３０３を制御してスキャナ機能を実現するスキャナモジュール部としてのスキャナコントローラボード３０４と、プリンタコントローラボード３０２およびスキャナコントローラボード３０４を制御して、コピー機能、ファクシミリ機能等を実現するためのＰＣマザーボード３０５とから構成される。
ここで、ＰＣマザーボード３０５には、ホスト用ＣＰＵやメモリがホストバス（内部ローカルバス）に接続されており、汎用のＰＣＩバスにはデータ量の大きいデバイス（ＨＤＤなど）やデータを高速に転送する必要のあるデバイス（ビデオデバイス等の高速Ｉ／Ｏなど）等が接続されている。また、ＰＣＩバスとホストバスをＰＣＩホストブリッジ（バス・ブリッジ回路）を介して接続することにより、ＰＣマザーボード３０５全体の制御をホスト用ＣＰＵで行えるようにしている。
更に、拡張ボードであるプリンタコントローラボード３０２およびスキャナコントローラボード３０４は、それぞれＰＣＩブリッジ（バス・ブリッジ回路）を含むＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａが搭載されており、それぞれのボードのコネクタ３０６とＰＣマザーボード３０５側のＰＣＩコネクタ３０７とを接続することにより、ＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａを介してボード３０２、３０４の内部ローカルバスとＰＣマザーボード３０５のＰＣＩバスとが接続される構成をとる。
図４は、図３に示した画像形成装置における拡張ボードの取り付け例を示す外観図である。ＰＣマザーボード３０５側のＰＣＩコネクタ３０７に、拡張ボードであるプリンタコントローラボード３０２およびスキャナコントローラボード３０４のコネクタ３０６を挿入することにより、容易にシステムの拡張を行うことができる。
【０００６】
次に本発明のＰＣＩシステムおよび画像形成装置の一実施形態について、図１、図２を参照して詳細に説明する。
図１は、本発明の実施の形態に係る画像形成装置の外観図である。本実施形態の画像形成装置は、スキャナ１０１とプリンタ装置１０２とから構成される。プリンタ装置１０２単体でプリンタ機能を有することに加えて、図示の如くスキャナ１０１と組み合わせることにより、スキャナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）をプリンタ装置１０２で出力することが可能である。尚、１０３はプリンタ装置１０２およびスキャナ１０１を載置するためのテーブルを示す。
図２は、本発明の実施の形態に係る画像形成装置の制御系のハード構成図である。本画像形成装置は、プリンタエンジン１０２ａを制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード２０１と、プリンタ装置１０２側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード２０２と、プリンタ装置１０２の多機能化のための種々の制御を行うＰＣマザーボード２０３とから構成される。尚、図において２０４〜２０７はそれぞれプリンタコントローラボード２０１またはスキャナコントローラボード２０２をＰＣマザーボード２０３に接続するためのコネクタを示す。
また、プリンタコントローラボード２０１は、プリンタエンジン１０２ａとの間でデータのやり取りを行うためのＡＳＩＣ２０１ａと、プリンタ装置１０２のプリンタ機能の制御を行うためのＣＰＵ２０１ｂ、メモリ２０１ｃおよびＩ／Ｏ２０１ｄと、ＲＩＳＣバスからなる内部ローカルバス２０１ｅと、内部ローカルバス２０１ｅを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記デバイス２０１ａ〜２０１ｆの電源を制御し、またＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０１ｈ（電源制御手段）とを備えている。また、図示を省略するが、必要に応じてＬＡＮや電話回線と接続するためのＮＩＣ等のインターフェース、ＨＤＤ等の拡張メモリが設けられているものとし、同様に電源制御用ＬＳＩ２０１ｈにより電源が制御される。
【０００７】
スキャナコントローラボード２０２は、スキャナ１０１との間でデータのやり取りを行うためのＡＳＩＣ２０２ａと、プリンタ装置１０２側からスキャナ機能を実現するためのＩ／Ｏ２０２ｂと、ＲＩＳＣバスからなる内部ローカルバス２０２ｃと、内部ローカルバス２０２ｃを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記デバイス２０２ａ〜２０２ｃ、２０２ｆの電源を制御し、またＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０２ｈ（電源制御手段）とを備えている。また、図示は省略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリを設けることができ、同様に電源制御用ＬＳＩ２０２ｈにより電源が制御される。
ＰＣマザーボード２０３は、汎用のＰＣＩバス２０３ａと、ホストバスである内部ローカルバス２０３ｂと、ＰＣＩバス２０３ａと内部ローカルバス２０３ｂとを接続するＰＣＩホストブリッジ２０３ｃと、内部ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０３ｄおよびメモリ２０３ｅと、ＰＣＩバス２０３ａに接続されたＨＤＤ２０３ｆと、Ｉ／Ｏ２０３ｇと、ホスト用ＣＰＵ２０３ｄからの制御によって、上記デバイス２０３ａ〜２０３ｃ、２０３ｅ〜２０３ｇの電源を制御およびＯＮ／ＯＦＦ状態をモニタ可能とする電源制御用ＬＳＩ２０３ｈ（電源制御手段）を備えている。また、ホスト用ＣＰＵ２０３ｄは内部ローカルバス２０３ｂとの接続に加え、ＰＣＩバス２０３ａを介すことなくプリンタコントローラボード２０１の電源制御ＬＳＩ２０１ｈおよびスキャナコントローラボード２０２の電源制御ＬＳＩ２０２ｈの電源のＯＮ／ＯＦＦ状態出力信号（ステータス）を読み取るとともにプリンタコントローラボード２０１およびスキャナコントローラボード２０２の電源をＯＮ／ＯＦＦ制御するための制御信号線２０３ｉ、２０３ｊと接続している。さらにホスト用ＣＰＵ２０３ｄはＰＣマザーボード２０３の電源制御用ＬＳＩ２０３ｈの電源のＯＮ／ＯＦＦ状態出力信号（ステータス）を読み取り、またＰＣマザーボード２０３の電源をＯＮ／ＯＦＦするための制御信号線２０３ｋとも接続している。
【０００８】
次に図２において、請求項１、請求項２に対応する第１の動作例を説明する。ホスト用ＣＰＵ２０３ｄより、制御信号線２０３ｉ、２０３ｊをコネクタ２０４〜２０７を介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続する。そしてホスト用ＣＰＵ２０３ｄにより電源制御用ＬＳＩ２０１ｈ、２０２ｈからの電源ＯＮ／ＯＦＦ状態出力信号（ステータス信号）をモニタし、状況に応じて各ボード２０１および２０２の電源をＯＮ／ＯＦＦ制御する制御信号を制御信号線２０３ｉ、２０３ｊを介して電源制御用ＬＳＩ２０１ｈ、２０２ｈに出力することによりＰＣマザーボード２０３の内部ローカルバス２０３ｂやＰＣＩバス２０３ａの処理に影響されることなくリアルタイムに電源制御を行い、消費電力を抑えることができる。
次に図２において、請求項３に対応する第２の動作例を説明する。ホスト用ＣＰＵ２０３ｄを制御信号線２０３ｋによりＰＣマザーボード２０３の電源制御用ＬＳＩ２０３ｈと接続すると共に、ホスト用ＣＰＵ２０３ｄを制御信号線２０３ｉおよび２０３ｊによりコネクタ２０４〜２０７を介してプリンタコントローラボード２０１の電源制御用ＬＳＩ２０１ｈとスキャナコントローラボード２０２の電源制御ＬＳＩ２０２ｈに接続する。そしてホスト用ＣＰＵ２０３ｄにより電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈからの電源ＯＮ／ＯＦＦ状態出力信号（ステータス信号）をモニタし、状況に応じて各ボード２０１、２０２、および２０３の電源をＯＮ／ＯＦＦ制御する制御信号を制御信号線２０３ｉ、２０３ｊ、２０３ｋを介して電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈに出力することによりＰＣマザーボード２０３の内部ローカルバス２０３ｂやＰＣＩバス２０３ａの処理に影響されることなくリアルタイムに電源制御を行い、消費電力を抑えることができる。
【０００９】
【発明の効果】
以上説明したように、請求項１によれば、ＰＣＩバス、内部ローカルバスの処理に影響されることなく、他制御をリアルタイムに実行することが可能となる。請求項２では、ＰＣマザーボード以外の複数の拡張ボード電源を制御することにより消費電力を抑え、省エネを実現することが可能となる。
請求項３では、ＰＣマザーボード上のホスト用ＣＰＵ以外の電源を制御することにより消費電力を抑え、省エネを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画像形成装置の外観図。
【図２】本発明の実施の形態に係る画像形成装置の制御系のハード構成図。
【図３】画像形成装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の基本構成図。
【図４】図３に示した画像形成装置における拡張ボードの取り付け例を示す外観図。
【符号の説明】
２０３ ＰＣマザーボード
２０３ａ ＰＣＩバス
２０３ｂ 内部ローカルバス（ホストバス）
２０３ｃ ＰＣＩホストブリッジ
２０３ｄ ホスト用ＣＰＵ
２０３ｅ メモリ
２０３ｇ Ｉ／Ｏ
２０１ｈ、２０２ｈ、２０３ｈ 電源制御ＬＳＩ（電源制御手段）
２０３ｉ、２０３ｊ、２０３ｋ 制御信号線
Claims (3)
- ホスト用ＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードと、
Ｉ／Ｏ、および内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、
前記拡張ボードのステータスを読み取ると共に前記拡張ボードの動作を制御する制御信号を前記ホスト用ＣＰＵより伝達するための制御信号線を前記ＰＣＩバスとは別に備えたことを特徴とするＰＣＩシステム。 - 請求項１記載のＰＣＩシステムにおいて、前記拡張ボードは電源制御手段を含み、前記制御信号線により該電源制御手段を制御するための信号を伝達したことを特徴とするＰＣＩシステム。
- 請求項２記載のＰＣＩシステムにおいて、前記ＰＣマザーボードは電源制御手段を含み、該電源制御手段のステータスを読み取ると共にホスト用ＣＰＵからＰＣマザーボードの電源制御手段への制御信号を伝達するための制御信号線を備えたことを特徴とするＰＣＩシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198521A JP2005038091A (ja) | 2003-07-17 | 2003-07-17 | Ｐｃｉシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198521A JP2005038091A (ja) | 2003-07-17 | 2003-07-17 | Ｐｃｉシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038091A true JP2005038091A (ja) | 2005-02-10 |
Family
ID=34208282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198521A Withdrawn JP2005038091A (ja) | 2003-07-17 | 2003-07-17 | Ｐｃｉシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005038091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007018259A (ja) * | 2005-07-07 | 2007-01-25 | Ricoh Co Ltd | Ｐｃｉシステム |
| US7707439B2 (en) | 2005-11-09 | 2010-04-27 | Canon Kabushiki Kaisha | Information processing apparatus including a first bus connected a first bus device, a second bus connected to a second bus device, a third bus connected to a third bus device, a first bus bridge connecting the first bus and the second bus and a second bus bridge connecting the first bus and the third bus |
-
2003
- 2003-07-17 JP JP2003198521A patent/JP2005038091A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007018259A (ja) * | 2005-07-07 | 2007-01-25 | Ricoh Co Ltd | Ｐｃｉシステム |
| US7707439B2 (en) | 2005-11-09 | 2010-04-27 | Canon Kabushiki Kaisha | Information processing apparatus including a first bus connected a first bus device, a second bus connected to a second bus device, a third bus connected to a third bus device, a first bus bridge connecting the first bus and the second bus and a second bus bridge connecting the first bus and the third bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010278959A (ja) | 電子制御装置 | |
| US9817705B2 (en) | Method for enabling a communication between processes, processing system, integrated chip and module for such a chip | |
| US7149906B2 (en) | Communication device | |
| CN115174804A (zh) | 基于spi的数据传输系统 | |
| US20090083559A1 (en) | Electronic device and method of controlling power thereof | |
| JP2005038091A (ja) | Ｐｃｉシステム | |
| TWI528161B (zh) | 資料傳輸系統以及資料傳輸方法 | |
| CN1933438A (zh) | 实现第一部件与第二部件之间通信的系统及部件 | |
| JP4916476B2 (ja) | 画像形成装置 | |
| JP2003345466A (ja) | Ｐｃｉシステム | |
| JP2005234989A (ja) | Ｐｃｉシステム | |
| JP2005190015A (ja) | Ｐｃｉシステム | |
| JP2004110203A (ja) | Ｐｃｉシステム及びプリンタ装置 | |
| JP2005092648A (ja) | Ｐｃｉシステム及びプリンタ装置 | |
| JP2008203949A (ja) | サブ制御装置および情報処理装置 | |
| JP3523380B2 (ja) | Ｐｃｉバス接続用拡張ボードを用いたプリンター装置 | |
| JP2004171158A (ja) | Ｕｓｂ機器 | |
| JPH0934610A (ja) | Ｐｃｉシステムおよびプリンター装置 | |
| JP2005092647A (ja) | Ｐｃｉシステム及びプリンタ装置 | |
| JP2008172962A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
| JP2007018259A (ja) | Ｐｃｉシステム | |
| JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
| US7315906B2 (en) | Integrated circuit device having network connection for image data processing operation for obtaining and loading a driving program for external device | |
| JP2007034580A (ja) | Ｐｃｉシステム | |
| JP2007172182A (ja) | 電源制御装置および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060323 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20060425 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080218 |