JP3739581B2 - インタフェイス装置 - Google Patents

インタフェイス装置 Download PDF

Info

Publication number
JP3739581B2
JP3739581B2 JP36540798A JP36540798A JP3739581B2 JP 3739581 B2 JP3739581 B2 JP 3739581B2 JP 36540798 A JP36540798 A JP 36540798A JP 36540798 A JP36540798 A JP 36540798A JP 3739581 B2 JP3739581 B2 JP 3739581B2
Authority
JP
Japan
Prior art keywords
signal
interface device
sleep mode
peripheral device
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36540798A
Other languages
English (en)
Other versions
JP2000187578A (ja
Inventor
俊平 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP36540798A priority Critical patent/JP3739581B2/ja
Publication of JP2000187578A publication Critical patent/JP2000187578A/ja
Application granted granted Critical
Publication of JP3739581B2 publication Critical patent/JP3739581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/10Greenhouse gas [GHG] capture, material saving, heat recovery or other energy efficient measures, e.g. motor control, characterised by manufacturing processes, e.g. for rolling metal or metal working

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インタフェイス装置に係り、特に、ホストPCとLPTパラレルインタフェイスで接続された周辺デバイスとのインタフェイス回路およびドライバに関する。
【0002】
【従来の技術】
省エネ化のために、待機時の電力消費を極力低減するためにスリープモードの設定が一般的である。
従来、プリンタ、スキャナーの場合、ホストPCからのスリープモード命令によって主要な電力消費ユニットである記録部や読み取り部の電力供給を遮断する制御が行われてきた。しかし、この場合でもホストPCからのコマンド受信を監視する制御システムは稼働する必要があり、待機時消費電力低減の壁となってきた。
【0003】
最近、ファクシミリやコピー等とプリンタ、スキャナー等のスキャナー機能が合体した複合機が登場してきた。これらの機器では、ホストとの接続およびホスト電源のON/OFFに関わらずデバイス側でスリープモードへの移行と待機モードへの回復を行う必要がある。スリープモードへの移行は、動作後の経過時間計測によるものが一般的であり、待機モードへの復帰は着信有無、ユーザー操作(ボタンプッシュ・原稿挿入・ホストからのアクセス検知および人体検知等)、ホストからのアクセス検知で行われることが一般的である。
【0004】
上記の2つの要請から、
1.スリープモード時は制御部(CPU等)の電源も遮断してスリープモード時の電力消費を低減する。
2.周囲からのアクセスを検出して検出信号を出力するための回路と、その回路へ給電するために特別に用意された電源供給回路を用意し、電力供給を復帰させるためのトリガーを発生する。
【0005】
以上のようなことが盛んに試みられている。
【0006】
【発明が解決しようとする課題】
しかしながら、制御部動作無しに、ホストPCからのアクセスを、確実に検出し、尚かつ誤検出を起こさない方式は無く、ホストPCに接続された場合のスリープモード移行と自動復帰の機能は実現されていない。
そこで本発明は、上記ホストからのアクセス検出を簡単な回路で可能にすることにより、スリープモード時の消費電力低減と、確実な待機モードへの自動復帰を実現することを課題とする。
【0007】
【課題を解決するための手段】
請求項1記載の発明は、上記課題を解決するため、スリープモード時に制御回路の電源をオフして待機消費電力低減をはかる手段を有する周辺装置と、該周辺装置を制御するホスト装置との間に介装され、該両者の間で送受するデータ信号、コマンド信号、ステータス信号をパラレルインタフェイス機能により転送するインタフェイス装置において、前記周辺装置に前記ホスト装置からの命令開始を伝達して所定の時間応答が無い場合に、前記周辺装置の電源復帰・立ち上がりの所要時間経過後に命令開始を再度伝達する手段を備え、前記命令を再度伝達する手段は、データが出力されていることを示すストローブの再送出間隔を、前記周辺装置がスリープモードから通常の待機モードへ復帰するまでに要する時間以上に設定することを特徴とするものである。
【0008】
請求項2記載の発明は、上記課題を解決するため、請求項1記載のインタフェイス装置において、スリープモード時に特定のコマンド信号を監視するための回路にのみ電源供給を維持する手段を有し、前記監視するコマンド信号が待機状態でHighレベルであることを特徴とするものである。
請求項3記載の発明は、上記課題を解決するため、請求項1記載のインタフェイス装置において、前記周辺装置との通信ジョブを開始する際、単一の繰作モードより開始することを特徴とするものである。
【0009】
請求項4記載の発明は、上記課題を解決するため、請求項1または2記載のインタフェイス装置において、監視するコマンド信号と同一の極性特性を有する他のコマンド信号との排他的論理和をスリープモード時からの起動信号とすることを特徴とするものである。
請求項5記載の発明は、上記課題を解決するため、請求項1または2記載のインタフェイス装置において、前記周辺装置から出力されるステータス信号のうち特定の信号をスリープモード時には通常待機時とは逆極性に保持する手段と、該ステータス信号の極性により頻繁な周辺装置ステータスチェック動作を停止する手段と、を備えたことを特徴とするものである。
【0010】
請求項6記載の発明は、上記課題を解決するため、請求項1または2記載のインタフェイス装置において、前記周辺装置がスリープモードから通常状態へ復帰する間、ステータス入力を遮断してかつ前記ホスト装置へのステータス出力を特定の状態へ維持する手段を備えたことを特徴とするものである。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しつつ説明する。
本実施例で示すマルチファンクションペリフェラル(以後MFPと略す)の構成ブロック図を図1に示す。
各部に電力供給する電源回路(PSU)30の出力は、省エネモード時に遮断される電力供給系と省エネモード時にも遮断されない系に分割配線されており、前者の系の遮断/接続は後者により給電される省エネモード制御回路によって制御される。
【0012】
この制御回路では、MFP10全体の制御CPU11からの信号が入力されて、省エネモードへのモード移行を命令された場合に、PSU30からの給電信号の遮断が行われ、パラレルポートにより接続されるホストコンピュータHとのインタフェイス100と操作部27およびスキャナー部22の各々省エネモード中も給電される一部の検知回路からの信号が入力されてユーザーやホストコンピュータHからのアクセスを検出して、省エネモードからの復帰を制御する。
【0013】
次に、ホストコンピュータHからの信号アクセスによって省エネモード制御回路へ入力するための通常モードへの復帰信号を生成する場合の例を示す。
ホストコンピュータHとMFP10との接続は一般的にパラレルインタフェイスで行われる。さらに、このインタフェイスはIEEE1284規格に従うことが近年一般的である。この規格における各信号とコネクターの対応を図2の一覧表に示す。また、各制御信号線のハードウェア的な入出力インタフェイスを図3に、双方向のデータ入出力インタフェイスを図4に示す。ただし、多くのホストコンピュータでは信号ラインの出力ピンにおいてもプルアップ抵抗を装着する場合が多い。
【0014】
さて、ホストコンピュータHからのアクセスの開始はIEEE1284においては、図5と図6に示したシーケンスから開始される。
図5においては、DATA信号がセットされた後、“nSTROBE”がLowレベルになることによってMFP側にデータ転送を通知するケースであり、待機モードからフォワードデータ転送(ホストPCからMFPへのデータ転送)を開始する際は、ここからシーケンスが開始される。
【0015】
図6は、MFPが周辺機器としてIEEE1284に対応しているか否かの確認動作からシーケンスを開始するケースであり、ホストは“nSelectIn”をHighに、“nAutofeed”をLowにしてネゴシエーション開始を示し、ペリフェラルであるMFPはIEEE1284であることを示す応答(図6の場合は斜線の信号反転によってIEEE1284対応であることを応答している)を指示することからシーケンスが開始される。
【0016】
上記より、図5の場合は“nSTROBE”がLowレベルになったことを検出して省エネモードからの復帰信号を生成し、図6の場合は“nSelectIn”がLowレベルであり“nAutofeed”がHighレベルであることを検出して省エネモードからの復帰信号を生成することによって省エネモードからの自動復帰が可能となる。
【0017】
ただし、省エネモードから復帰しても、通常の応答においてはペリフェラルデバイスが応答するまでの時間は以下のように定められており、これを復帰速度が上回るために正常な応答が達成されない。
図5の場合・・・500ns以内にデバイスはBUSY信号をHighレベルにして応答を返す。
【0018】
図6の場合・・・35msec以内にデバイスは上記応答を返す。
次に、請求項1記載の発明の構成および動作について説明する。
請求項1は、この間題を解決するためにホスト側ドライバーにおいて、STROBE信号をアサートした後、デバイスからの応答が所定時間内に無ければ所定時間後にSTROBE信号を再度アサートする動作を少なくとも1回以上行うものである。
【0019】
図7にそのシーケンスを図5の場合を例に示す。
最初にドライバーはデバイスからのBUSYステータス信号をチェックし、これがLowレベルであることを確認する。一般にこのステータス信号はデバイス側が作業中でコマンド受信できない状態のとき出力される。
次にSTROBE信号をLowにセットすることで、デバイス側に転送コマンド(又はデータ)を受信するように促す。所定時間以内にBUSYの応答が無ければ、一定の時間後に再度ストローブを送出する。なおこの送出ストローブは一般には500ns以内のパルス幅と規定されているが、この場合は任意の長さでも良い。
【0020】
この場合のストローブの再送出間隔をデバイスが、スリープモードから通常の待機モードへ復帰するまでに要する時間以上に設定することで、ホスト−デバイス間の応答が成立する。
次に、請求項2記載の発明の構成および動作について説明する。
ホストからのアクセスは4本のコマンド信号ラインのレベル監視により、デバイス側で検出される。スリープモード時にこれらの信号をすべて監視すると、4本のコマンド信号ラインのプルアップ電源をすべて5Vに維持する必要が生じる。この時、通常待機時にLowレベルである信号を監視した場合、このプルアップ抵抗を通じてホスト側のドライバーへ電流の流れ込みが生じる。
【0021】
請求項2では、この電流消費を防止するために、通常待機モードでHighレベルである信号のみを監視する。図8はその実施例の入力インタフェイスを示し、STROBE信号とAutofeed信号のみをモニターし、図5と図6の各々におけるホストアクセスを検出している。図8では、両者の論理和(共にローアクティブ信号であるため)を監視することで、検出を可能にしている。
【0022】
また、各入力素子はスリープモード時には入力信号を監視部以外の内部回路へ伝達しないようにS1信号で制御されている。
次に、請求項3記載の発明について示す。
ホスト側ドライバーにおいて、全てのジョブの開始を図5に示したデータ転送動作から開始することで、図9に示すように、デバイス側インタフェイス回路はより単純にシンプルな構成にすることが可能である。
【0023】
次に、請求項4記載の発明の構成および動作について説明する。
ホスト側の電源がOFFの場合、以下の様にPCのインタフェイス回路に依存して全てのコマンド信号はデバイス側から見て予測不能である。
・電流の流れ込みがプロテクションされている場合・・・Highレベルが検出される。
【0024】
・ドライバーの出力保護ダイオードに対して電流が流れ込む揚合・・・Lowレベルが検出される。
・ドライブ部のプルアップ抵抗に電流が流れ込む場合・・・不定
したがって、このコマンドがLowレベルを示すときに図8、9に示す回路であると誤ってホストからのアクセス検出信号を出力してしまう可能性がある。
【0025】
請求項4ではこの不具合を解消するために、図10に示す様な回路を用いてホストアクセスを監視する。
この場合、STROBEと同時にINIT信号がLowレベルに成るようなケースでは起動トリガーの生成が自動的に防止される。
次に、請求項5記載の発明の構成および動作について説明する。
【0026】
デバイスがMFPであり、例えばPC−FAXなどの機能を有する場合、ホスト側は定期的に着信の有無をチェックするためにデバイスのステータスを監視する必要がある。しかしながら、デバイスがスリープモードにある間にステータスを示すデータの送信要求をホストから発すると、デバイスはその都度スリープモードから復帰しなければ成らず、実質的にスリープモードに移行できないことになる。
【0027】
また、スリープモード中のデバイスからのステータス信号は、請求項4の実施例におけるコマンド信号と同様にホストから見た場合不定となる。
そこで請求項5では、デバイス側から出力されるステータス信号のうち特定の信号を、スリープモード時には通常待機時とは逆極性に保持するデバイス側手段と、そのステータス信号の極性により頻繁なデバイスステータスチェック動作を停止することにより、デバイスが特定のステータス信号によって通常の待機状態に無いことをホスト側で検知可能にする。通常のデバイス待機状態ではない(すなわちスリープモード状態)の場合、定期的なステータスチェックを動作から省くことで、上記不具合を解消している。
【0028】
図11にデバイス側ステータス信号の出力回路の実施例を示す。SLCT信号をスリープモード時はLowレベルで強制出力することによって、ホスト側はSLCTがLowレベル状態の場合、デバイスが正常な状態にないことをスリープモード時にも検知可能となる。
次に、請求項6記載の発明の構成を図12に示す。
【0029】
図5のホストアクセスに対してデバイスの復帰中に内部回路よりBUSYが出力されると、ホスト側はアクセスに対するデバイス応答であると誤認する可能性がある。
図12において、スリープモード中BUSY出力は強制的にLowレベルを維持し続けるので、このような問題を解消できる。
【0030】
【発明の効果】
請求項1記載の発明によれば、ホストからデバイスヘジョブの開始を伝達した際に、デバイス側の電源復帰・立ち上がり時間後に再度伝達を行うとともに、このときのストローブの再送出間隔は、デバイスがスリープモードから通常の待機モードへ復帰するまでに要する時間以上に設定しているためデバイスの正常な応答が可能となる。
請求項2記載の発明によれば、監視するコマンド信号がアイドルモード(待機状態)で通常Highレベルであるため、受信部におけるプルアップ抵抗を通じてホスト側に流れこむ電流消費を防止できる。
【0031】
請求項3記載の発明によれば、必ず単一の動作モードから開始されるため、単一のコマンド信号を監視するだけで良くなる。
請求項4記載の発明によれば、ホスト側電源オフ時に監視するコマンド信号がアサート状態となっても、他の同一極性特性のコマンド信号との排他的論理和をとることによってホストからのアクセスと識別可能となり、スリープモード時の誤検出を防止できる。
【0032】
請求項5記載の発明によれば、スリープモード中のホスト側からの頻繁なアクセスが停止できるので、デバイス側のスリープモード移行が可能になる。
請求項6記載の発明によれば、電源供給が復帰した後CPUおよび周辺回路の初期化完了までは特定のステータスラインは強制的に所定の極性を保持するため、デバイスがまだ通常状態に復帰していない時にホスト側がデバイス側の応答を誤検出することを防止できる。
【図面の簡単な説明】
【図1】本発明に係るマルチファンクションペリフェラルの一実施例を示す構成ブロック図である。
【図2】IEEE1284規格に従う各信号とコネクターの対応を示す一覧表である。
【図3】制御信号線の入出力インタフェイスを示すブロック図である。
【図4】双方向のデータ入出力インタフェイスを示すブロック図である。
【図5】各信号レベルを示す図である。
【図6】各信号レベルを示す図である。
【図7】デバイスからの応答が所定時間内に無いときの処理を示すフローチャートである。
【図8】通常待機モードでHighレベルである信号のみを監視する入力インタフェイスを示すブロック図である。
【図9】インタフェイス装置の要部回路構成を示すブロック図である。
【図10】インタフェイス装置の要部回路構成を示すブロック図である。
【図11】デバイス側ステータス信号の出力回路構成を示すブロック図である。
【図12】デバイス側ステータス信号の出力回路構成を示すブロック図である。
【符号の説明】
10 マルチファンクションペリフェラル(MFP)
11 制御CPU
12 ROM
13 RAM
14 省エネモード制御回路
21 スキャナ制御部
22 スキャナ部
23 プリンタ制御部
24 プリンタ部
24a 排紙スタックセンサ
25 通信制御部
26 操作制御部
27 操作部
28 画像処理符号化回路
29 不揮発性記憶素子
30 PSU
100 ホストI/F(インタフェイス装置)
H ホスト装置

Claims (6)

  1. スリープモード時に制御回路の電源をオフして待機消費電力低減をはかる手段を有する周辺装置と、該周辺装置を制御するホスト装置との間に介装され、該両者の間で送受するデータ信号、コマンド信号、ステータス信号をパラレルインタフェイス機能により転送するインタフェイス装置において、
    前記周辺装置に前記ホスト装置からの命令開始を伝達して所定の時間応答が無い場合に、前記周辺装置の電源復帰・立ち上がりの所要時間経過後に命令開始を再度伝達する手段を備え
    前記命令を再度伝達する手段は、データが出力されていることを示すストローブの再送出間隔を、前記周辺装置がスリープモードから通常の待機モードへ復帰するまでに要する時間以上に設定することを特徴とするインタフェイス装置。
  2. 請求項1記載のインタフェイス装置において、
    スリープモード時に特定のコマンド信号を監視するための回路にのみ電源供給を維持する手段を有し、
    前記監視するコマンド信号が待機状態でHighレベルであることを特徴とするインタフェイス装置。
  3. 請求項1記載のインタフェイス装置において、
    前記周辺装置との通信ジョブを開始する際、単一の繰作モードより開始することを特徴とするインタフェイス装置。
  4. 請求項1または2記載のインタフェイス装置において、
    監視するコマンド信号と同一の極性特性を有する他のコマンド信号との排他的論理和をスリープモード時からの起動信号とすることを特徴とするインタフェイス装置。
  5. 請求項1または2記載のインタフェイス装置において、
    前記周辺装置から出力されるステータス信号のうち特定の信号を、スリープモード時には通常待機時とは逆極性に保持する手段と、
    該ステータス信号の極性により頻繁な周辺装置ステータスチェック動作を停止する手段と、
    を備えたことを特徴とするインタフェイス装置。
  6. 請求項1または2記載のインタフェイス装置において、
    前記周辺装置がスリープモードから通常状態へ復帰する間、ステータス入力を遮断してかつ前記ホスト装置へのステータス出力を特定の状態へ維持する手段を備えたことを特徴とするインタフェイス装置。
JP36540798A 1998-12-22 1998-12-22 インタフェイス装置 Expired - Fee Related JP3739581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36540798A JP3739581B2 (ja) 1998-12-22 1998-12-22 インタフェイス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36540798A JP3739581B2 (ja) 1998-12-22 1998-12-22 インタフェイス装置

Publications (2)

Publication Number Publication Date
JP2000187578A JP2000187578A (ja) 2000-07-04
JP3739581B2 true JP3739581B2 (ja) 2006-01-25

Family

ID=18484179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36540798A Expired - Fee Related JP3739581B2 (ja) 1998-12-22 1998-12-22 インタフェイス装置

Country Status (1)

Country Link
JP (1) JP3739581B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038539A1 (de) * 2000-08-03 2002-02-21 Bosch Gmbh Robert Verfahren und Vorrichtung zur energiesparenden Dichtheitsprüfung einer Brennstofftankanlage insbesondere eines Kraftfahrzeuges
JP3503605B2 (ja) 2001-03-26 2004-03-08 ミノルタ株式会社 印刷システム
JP2007036318A (ja) * 2005-07-22 2007-02-08 Fuji Xerox Co Ltd 画像処理システム
JP4692122B2 (ja) * 2005-07-26 2011-06-01 富士ゼロックス株式会社 インタフェース装置及びこれを備える印刷装置
KR101453517B1 (ko) * 2011-06-30 2014-10-28 주식회사 케이티 단말, 확장 장치 및 이들의 슬립 상태 변환 방법

Also Published As

Publication number Publication date
JP2000187578A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
EP2437180B1 (en) Image forming apparatus, system on chip unit and driving method thereof
US7428391B2 (en) Image forming device and method of controlling the image forming device
US6661528B2 (en) Image forming system including a first printer connected to a host computer and a second printer connected to the host computer via a switching device provided in the first printer
US7752498B2 (en) Information processing device, interface controller initializing method and program
US8171312B2 (en) Recording apparatus and method for controlling the recording apparatus
US8817287B2 (en) Image forming apparatus, method for controlling the same, and storage medium
JP3739581B2 (ja) インタフェイス装置
JP4529441B2 (ja) 画像処理装置およびホスト装置
CN107181884B (zh) 处理装置、主机装置、usb设备的节电方法及计算机程序
US6286107B1 (en) Method and apparatus for signal interfacing capable of infallibly notifying a status of an apparatus
US7130940B2 (en) Interface apparatus and image forming apparatus
JPH0969889A (ja) データ処理装置
JP3397537B2 (ja) 情報処理システム
JPH11161381A (ja) 電力モード通知装置および電力モード報知装置並びに該報知装置が利用するプログラムを記録した記憶媒体
JP2008179058A (ja) 画像処理装置及びその制御方法
JP2005119314A (ja) インターフェイス装置
JP2003030127A (ja) Sdioホストコントローラ
JP2004363920A (ja) 画像形成システム
JP2022127796A (ja) 電子機器、電子機器の制御方法、及び電子機器の制御プログラム
JP2009143037A (ja) パラレル通信インタフェースを備えた制御装置、プリンタコントローラ、プリンタ、及び複合機
JPH11134083A (ja) パラレルインタフェイス回路
JPH08265495A (ja) ファクシミリ装置
JPH0774913A (ja) 複合周辺装置
JP2004289438A (ja) 画像処理装置およびその制御方法
JPH0991072A (ja) データ処理装置およびその制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees