JPH0991072A - データ処理装置およびその制御方法 - Google Patents
データ処理装置およびその制御方法Info
- Publication number
- JPH0991072A JPH0991072A JP7244603A JP24460395A JPH0991072A JP H0991072 A JPH0991072 A JP H0991072A JP 7244603 A JP7244603 A JP 7244603A JP 24460395 A JP24460395 A JP 24460395A JP H0991072 A JPH0991072 A JP H0991072A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- voltage
- processing device
- data
- communication means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 外部機器の電源がオフになった場合、インタ
フェイス部が破損することがある。 【解決手段】 MPU109は、オープンコレクタ方式で駆動
されている送信端110における電圧Vdを周期的に検出
し、例えば1V<Vd<4Vになった場合、データ処理装置115
の電源がオフになったと判断する。そして、トーテムポ
ール方式のドライバIC113の出力を強制的にローレベル
にする。
フェイス部が破損することがある。 【解決手段】 MPU109は、オープンコレクタ方式で駆動
されている送信端110における電圧Vdを周期的に検出
し、例えば1V<Vd<4Vになった場合、データ処理装置115
の電源がオフになったと判断する。そして、トーテムポ
ール方式のドライバIC113の出力を強制的にローレベル
にする。
Description
【０００１】
【発明の属する技術分野】本発明はデータ処理装置およ
びその制御方法に関し、例えば、外部機器との間でデー
タを送受する通信手段を備えたデータ処理装置およびそ
の制御方法に関するものである。
びその制御方法に関し、例えば、外部機器との間でデー
タを送受する通信手段を備えたデータ処理装置およびそ
の制御方法に関するものである。
【０００２】
【従来の技術】近年、ホストコンピュータには多種多数
の周辺装置が接続されるようになり、今日では、スタン
ドアロンで使用されてきた複写機やファクシミリなどの
事務機器までネットワーク化されようとしている。
の周辺装置が接続されるようになり、今日では、スタン
ドアロンで使用されてきた複写機やファクシミリなどの
事務機器までネットワーク化されようとしている。
【０００３】また、ホストコンピュータと印刷装置の接
続は、セントロニクスインタフェイスと呼ばれるインタ
フェイスが一般的に使用されている。このセントロニク
スインタフェイスは、ホストコンピュータから印刷装置
へ、8ビットパラレルの信号で情報を転送する方式であ
る。データの流れは、ホストコンピュータから印刷装置
への一方向であり、八本のデータ信号線の情報は、ホス
トコンピュータが出力するローレベルアクティブの/STR
OBE信号の立ち下がりタイミングで印刷装置に転送され
る。
続は、セントロニクスインタフェイスと呼ばれるインタ
フェイスが一般的に使用されている。このセントロニク
スインタフェイスは、ホストコンピュータから印刷装置
へ、8ビットパラレルの信号で情報を転送する方式であ
る。データの流れは、ホストコンピュータから印刷装置
への一方向であり、八本のデータ信号線の情報は、ホス
トコンピュータが出力するローレベルアクティブの/STR
OBE信号の立ち下がりタイミングで印刷装置に転送され
る。
【０００４】印刷装置は、/STROBE信号の立下がりを検
出して、その時のデータ信号線の情報をに読取って記憶
する。また、印刷装置は、/STROBE信号の立ち下がりを
検出するとホストコンピュータに対して、データ処理中
で次のデータを受信することが不可能であることを示す
BUSY信号をハイレベルにする。ホストコンピュータは、
このBUSY信号を観測し、次の印刷データが存在する場合
は、同信号がローレベルになるとそのデータを送出す
る。
出して、その時のデータ信号線の情報をに読取って記憶
する。また、印刷装置は、/STROBE信号の立ち下がりを
検出するとホストコンピュータに対して、データ処理中
で次のデータを受信することが不可能であることを示す
BUSY信号をハイレベルにする。ホストコンピュータは、
このBUSY信号を観測し、次の印刷データが存在する場合
は、同信号がローレベルになるとそのデータを送出す
る。
【０００５】一方、BUSY信号を観測しないホストコンピ
ュータも存在する。このようなホストコンピュータは、
印刷装置が受信可能状態になる直前に出力するローレベ
ルパルスの/ACK信号を検出して、印刷装置の受信可また
は受信不可を検出する。
ュータも存在する。このようなホストコンピュータは、
印刷装置が受信可能状態になる直前に出力するローレベ
ルパルスの/ACK信号を検出して、印刷装置の受信可また
は受信不可を検出する。
【０００６】上記のデータ送受信のプロトコル制御信号
に加え、セントロニクスインタフェイスは印刷装置から
の出力信号として、記録紙無しを示すPE信号、エラー状
態を示す/FAULT信号、オンライン状態を表すSELECT信号
をもつ。これらの信号は、前述した/STROBE,BUSY,/ACK
信号のような急峻な変化を行う信号ではなく、印刷装置
の状態をホストコンピュータに知らせるためのステータ
ス信号である。また、印刷装置の入力信号としては、印
刷装置をリセットするための/INIT信号、記録紙送りを
制御するAUTO FEED XT信号、オンライン/オフラインを
制御するSLCT IN信号がある。
に加え、セントロニクスインタフェイスは印刷装置から
の出力信号として、記録紙無しを示すPE信号、エラー状
態を示す/FAULT信号、オンライン状態を表すSELECT信号
をもつ。これらの信号は、前述した/STROBE,BUSY,/ACK
信号のような急峻な変化を行う信号ではなく、印刷装置
の状態をホストコンピュータに知らせるためのステータ
ス信号である。また、印刷装置の入力信号としては、印
刷装置をリセットするための/INIT信号、記録紙送りを
制御するAUTO FEED XT信号、オンライン/オフラインを
制御するSLCT IN信号がある。
【０００７】前述した信号においては一般的に、出力信
号はオープンコレクタで駆動され、入力信号は装置の受
信端で抵抗を介して電源電圧Vccにプルアップされてい
る。入力ポートのプルアップ抵抗は、信号線のレベルを
決定する意味で重要な機能を果たす。つまり、出力がオ
ープンコレクタ方式であるならば、ローレベル状態は容
易に確定するものの、ハイレベル状態を確定するには入
力ポートのプルアップ抵抗が必要になるからである。も
し、プルアップ抵抗がなければ、ハイレベル状態は、信
号線の断線状態と全く同じ状態になってしまう。
号はオープンコレクタで駆動され、入力信号は装置の受
信端で抵抗を介して電源電圧Vccにプルアップされてい
る。入力ポートのプルアップ抵抗は、信号線のレベルを
決定する意味で重要な機能を果たす。つまり、出力がオ
ープンコレクタ方式であるならば、ローレベル状態は容
易に確定するものの、ハイレベル状態を確定するには入
力ポートのプルアップ抵抗が必要になるからである。も
し、プルアップ抵抗がなければ、ハイレベル状態は、信
号線の断線状態と全く同じ状態になってしまう。
【０００８】ところで、現在、上述したセントロニクス
インタフェイスに双方向通信手段を盛り込んだ新しい規
格としてIEEE1284が提案されている。この規格には、ニ
ブルモード，バイトモード，ECPモード，EPPモードの四
種類の通信方式が、それぞれ異なった目的に応じて提案
されている。各方式とも、その規格の中で、相互に電源
オン状態を確認するための信号線を有している。
インタフェイスに双方向通信手段を盛り込んだ新しい規
格としてIEEE1284が提案されている。この規格には、ニ
ブルモード，バイトモード，ECPモード，EPPモードの四
種類の通信方式が、それぞれ異なった目的に応じて提案
されている。各方式とも、その規格の中で、相互に電源
オン状態を確認するための信号線を有している。
【０００９】上記の四種類の通信方式は、通信速度の高
速化を考慮したものであるので、それらが要求する信号
の立上りや立ち下がりの時間は短くなっている。この信
号の立上り立ち下がり時間を満足するためには、オープ
ンコレクタ方式では遅すぎ、トーテムポール方式を採用
する必要がある。一般に、オープンコレクタ方式を用い
た場合のプルアップ抵抗は1kΩ程度であり、トーテムポ
ール方式では100Ω程度である。従って、同じ信号ケー
ブルを用いる（つまり負荷される静電容量が同じ）場
合、オープンコレクタ方式に比べて、トーテムポール方
式は約10倍の高速駆動ができることになる。
速化を考慮したものであるので、それらが要求する信号
の立上りや立ち下がりの時間は短くなっている。この信
号の立上り立ち下がり時間を満足するためには、オープ
ンコレクタ方式では遅すぎ、トーテムポール方式を採用
する必要がある。一般に、オープンコレクタ方式を用い
た場合のプルアップ抵抗は1kΩ程度であり、トーテムポ
ール方式では100Ω程度である。従って、同じ信号ケー
ブルを用いる（つまり負荷される静電容量が同じ）場
合、オープンコレクタ方式に比べて、トーテムポール方
式は約10倍の高速駆動ができることになる。
【００１０】現在、印刷装置の解像度の向上やカラー化
により、ホストコンピュータから印刷装置へ送られるデ
ータ量が増大する傾向にあり、通信速度の高速化が要求
されているので、今後は、双方向通信が可能なIEEE1284
が、一般的な印刷装置のインタフェイスとして普及する
と考えられる。
により、ホストコンピュータから印刷装置へ送られるデ
ータ量が増大する傾向にあり、通信速度の高速化が要求
されているので、今後は、双方向通信が可能なIEEE1284
が、一般的な印刷装置のインタフェイスとして普及する
と考えられる。
【００１１】
【発明が解決しようとする課題】しかし、上述した技術
においては、次のような問題点がある。つまり、ホスト
コンピュータと印刷装置が個別に電源を有し、それぞれ
独立して電源をオン/オフすることができるシステムに
おいて、トーテムポール方式で信号線を駆動する場合、
相手の電源がオフ状態にあると、トーテムポールを構成
する出力トランジスタ（あるいはドライバIC）が破損す
る可能性がある。
においては、次のような問題点がある。つまり、ホスト
コンピュータと印刷装置が個別に電源を有し、それぞれ
独立して電源をオン/オフすることができるシステムに
おいて、トーテムポール方式で信号線を駆動する場合、
相手の電源がオフ状態にあると、トーテムポールを構成
する出力トランジスタ（あるいはドライバIC）が破損す
る可能性がある。
【００１２】本発明は、上述の問題を解決するためのも
のであり、外部機器の電源がオフになった場合でもイン
タフェイス部の破損を防ぐことができるデータ処理装置
およびその制御方法を提供することを目的とする。
のであり、外部機器の電源がオフになった場合でもイン
タフェイス部の破損を防ぐことができるデータ処理装置
およびその制御方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、前記の目的を
達成する一手段として、以下の構成を備える。
達成する一手段として、以下の構成を備える。
【００１４】本発明にかかるデータ処理装置は、外部機
器との間でデータを送受する通信手段と、前記通信手段
の所定のデータ送信端における電圧を周期的に検出する
検出手段と、前記検出手段の検出結果に応じて前記通信
手段の動作を制御する制御手段とを有することを特徴と
する。
器との間でデータを送受する通信手段と、前記通信手段
の所定のデータ送信端における電圧を周期的に検出する
検出手段と、前記検出手段の検出結果に応じて前記通信
手段の動作を制御する制御手段とを有することを特徴と
する。
【００１５】また、本発明にかかるデータ処理装置の制
御方法は、外部機器との間でデータを送受する通信手段
を備えたデータ処理装置のデータ処理装置の制御方法で
あって、前記通信手段の所定のデータ送信端における電
圧を周期的に検出する検出ステップと、前記検出ステッ
プの検出結果に応じて前記通信手段の動作を制御する制
御ステップとを有することを特徴とする。
御方法は、外部機器との間でデータを送受する通信手段
を備えたデータ処理装置のデータ処理装置の制御方法で
あって、前記通信手段の所定のデータ送信端における電
圧を周期的に検出する検出ステップと、前記検出ステッ
プの検出結果に応じて前記通信手段の動作を制御する制
御ステップとを有することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明にかかる一実施形態
のデータ処理装置を図面を参照して詳細に説明する。
のデータ処理装置を図面を参照して詳細に説明する。
【００１７】図1は二つのデータ処理装置の接続と、そ
れらの装置のインタフェイス部の構成例を示すブロック
図である。
れらの装置のインタフェイス部の構成例を示すブロック
図である。
【００１８】図1において、115は第一のデータ処理装
置、116は第二のデータ処理装置であり、また、103は両
装置間を接続する通信ケーブルである。なお、図1に
は、三本のツイストペア線で構成される通信ケーブル10
3を示すが、これに限定されるものではない。
置、116は第二のデータ処理装置であり、また、103は両
装置間を接続する通信ケーブルである。なお、図1に
は、三本のツイストペア線で構成される通信ケーブル10
3を示すが、これに限定されるものではない。
【００１９】第一のデータ処理装置115の入力ポート
は、レシーバIC101と受信端プルアップ抵抗102によって
構成される。また、第二のデータ処理装置116の出力ポ
ートは、ドライバIC105と送信端プルアップ抵抗104によ
って構成される。これらのプルアップ抵抗は、第一およ
び第二のデータ処理装置ともに共通で、一般に、TTLロ
ジックの電源電圧である+5Vに接続されている。
は、レシーバIC101と受信端プルアップ抵抗102によって
構成される。また、第二のデータ処理装置116の出力ポ
ートは、ドライバIC105と送信端プルアップ抵抗104によ
って構成される。これらのプルアップ抵抗は、第一およ
び第二のデータ処理装置ともに共通で、一般に、TTLロ
ジックの電源電圧である+5Vに接続されている。
【００２０】ドライバIC105は、トーテムポール出力と
オープン出力が選択可能なICで、図2はドライバIC105の
真理値表を示す図である。図2からわかるように、Bポー
トがローレベルの場合はAポートの論理がポートCに出力
され、また、Bポートがハイレベルの場合はCポートは状
態Zになる。この状態Zはオープン状態を意味している。
オープン出力が選択可能なICで、図2はドライバIC105の
真理値表を示す図である。図2からわかるように、Bポー
トがローレベルの場合はAポートの論理がポートCに出力
され、また、Bポートがハイレベルの場合はCポートは状
態Zになる。この状態Zはオープン状態を意味している。
【００２１】ドライバIC105は、通常、ローレベル出力
と、オープン状態の二つの状態をとるように使用され
る。ローレベル出力を得るためには、マイクロプロセッ
サ(MPU)109の出力ポートP1と出力ポートP2をローレベル
にする。また、オープン状態にするには、出力ポートP2
をハイレベルにする。
と、オープン状態の二つの状態をとるように使用され
る。ローレベル出力を得るためには、マイクロプロセッ
サ(MPU)109の出力ポートP1と出力ポートP2をローレベル
にする。また、オープン状態にするには、出力ポートP2
をハイレベルにする。
【００２２】第二のデータ処理装置116は、ポート110
（電圧検知ポート）の電圧を監視することにより、第一
のデータ処理装置115の電源オン/オフを監視している。
ドライバIC105の出力ポートCに接続されたポート110
は、第一のデータ処理装置115の電源がオンであれば、
データ転送中はほぼ+Vcc(約+5V)と約0Vの間を変化し、
データ非転送中は常にハイレベル(ほぼ+Vcc)になる。
（電圧検知ポート）の電圧を監視することにより、第一
のデータ処理装置115の電源オン/オフを監視している。
ドライバIC105の出力ポートCに接続されたポート110
は、第一のデータ処理装置115の電源がオンであれば、
データ転送中はほぼ+Vcc(約+5V)と約0Vの間を変化し、
データ非転送中は常にハイレベル(ほぼ+Vcc)になる。
【００２３】しかし、第一のデータ処理装置115の電源
がオフになると、プルアップ抵抗102に供給される電圧
は+5Vから0Vに変化するとともに、電源の特性にもよる
が、プルアップ抵抗102の一端はグランドに低インピー
ダンス状態で接続された状態になる。従って、このとき
の電圧検知ポート110の電圧VDRVは、プルアップ抵抗102
の値をRrsv、プルアップ抵抗104の値をRdrvとすれば次
式のようになる。 VDRV = Vcc×Rrsv/(Rrsv + Rdrv） ここで、Rrsv≒Rdrvであるから VDRV≒Vcc/2 …(1)
がオフになると、プルアップ抵抗102に供給される電圧
は+5Vから0Vに変化するとともに、電源の特性にもよる
が、プルアップ抵抗102の一端はグランドに低インピー
ダンス状態で接続された状態になる。従って、このとき
の電圧検知ポート110の電圧VDRVは、プルアップ抵抗102
の値をRrsv、プルアップ抵抗104の値をRdrvとすれば次
式のようになる。 VDRV = Vcc×Rrsv/(Rrsv + Rdrv） ここで、Rrsv≒Rdrvであるから VDRV≒Vcc/2 …(1)
【００２４】つまり、第一のデータ処理装置115の電源
がオフになることにより、電圧検知ポート110の電圧
は、データ転送中はほぼ+Vcc/2(約+2.5V)と約0Vの間を
変化し、データ非転送中は常にほぼ+Vcc/2になる。
がオフになることにより、電圧検知ポート110の電圧
は、データ転送中はほぼ+Vcc/2(約+2.5V)と約0Vの間を
変化し、データ非転送中は常にほぼ+Vcc/2になる。
【００２５】電圧検知ポート110のこの電圧変化は、MPU
109のADポートへ入力され、A/Dコンバータによりディジ
タル信号に変換され、MPU109に読込まれる。MPU109は、
電圧検知ポート110のこの電圧変化から第一のデータ処
理装置115の電源がオフになったことを検知することが
でき、トーテムポール出力を行っているドライバIC113
の出力を強制的にローレベルに移行して、ドライバIC11
3が破損するのを防ぐ。
109のADポートへ入力され、A/Dコンバータによりディジ
タル信号に変換され、MPU109に読込まれる。MPU109は、
電圧検知ポート110のこの電圧変化から第一のデータ処
理装置115の電源がオフになったことを検知することが
でき、トーテムポール出力を行っているドライバIC113
の出力を強制的にローレベルに移行して、ドライバIC11
3が破損するのを防ぐ。
【００２６】なお、上記ではドライバIC113は、トーテ
ムポール出力であると説明したが、ドライバIC105と同
様のドライバICを用いることもできる。すなわち、通常
の使用時は、トーテムポール出力にしておき、第一のデ
ータ処理装置115の電源がオフされたことを検知した時
点で、ハイレベル出力をオープン出力へ切り換えればよ
い。そして、第一のデータ処理装置115の電源が再びオ
ンになれば、オープン出力をハイレベル出力に戻せばよ
い。
ムポール出力であると説明したが、ドライバIC105と同
様のドライバICを用いることもできる。すなわち、通常
の使用時は、トーテムポール出力にしておき、第一のデ
ータ処理装置115の電源がオフされたことを検知した時
点で、ハイレベル出力をオープン出力へ切り換えればよ
い。そして、第一のデータ処理装置115の電源が再びオ
ンになれば、オープン出力をハイレベル出力に戻せばよ
い。
【００２７】図3は上述したMPU109の電源オフ監視制御
を示すフローチャートであり、この動作が記述されたプ
ログラムは例えばMPU109が内蔵するROMに予め格納され
ている。
を示すフローチャートであり、この動作が記述されたプ
ログラムは例えばMPU109が内蔵するROMに予め格納され
ている。
【００２８】図3に示すプログラムは、例えばタイマ割
込みにより定期的に起動されるので、MPU109は、定期的
に電源監視を行うように制御されている。このプログラ
ムが起動されると、ステップS202で電圧検知ポート110
の電圧を読込み、ステップS203で読込んだ電圧を判定す
る。つまり、読込んだ電圧Vdが予め定められた範囲(Vr1
〜Vr2)にあれば、第一のデータ処理装置115が電源オフ
状態にあると判断し、そうでなければ電源オン状態にあ
ると判断し処理を終了する。なお、Vccが約5Vの場合、V
r1は約1V、Vr2は約4V程度に設定すればよい。
込みにより定期的に起動されるので、MPU109は、定期的
に電源監視を行うように制御されている。このプログラ
ムが起動されると、ステップS202で電圧検知ポート110
の電圧を読込み、ステップS203で読込んだ電圧を判定す
る。つまり、読込んだ電圧Vdが予め定められた範囲(Vr1
〜Vr2)にあれば、第一のデータ処理装置115が電源オフ
状態にあると判断し、そうでなければ電源オン状態にあ
ると判断し処理を終了する。なお、Vccが約5Vの場合、V
r1は約1V、Vr2は約4V程度に設定すればよい。
【００２９】第一のデータ処理装置115が電源オフ状態
にあると判断した場合、ステップS204へ進んで、MPU109
の所定レジスタに接続された装置（この例では第一のデ
ータ処理装置115）の電源がオフであることを示す情報
を設定する。そして、ステップS205で、例えばDIPスイ
ッチ（不図示）などに設定された情報に基づき、ドライ
バIC105以外のドライバIC（この例ではドライバIC113）
のタイプを判定する。つまり、他のドライバICがトーテ
ムポール出力タイプであれば、ステップS206でそれらの
ドライブICの出力を強制的にローレベルにする。また、
他のドライバICがオープン出力へ切り換えることができ
るタイプであれば、ステップS207でオープン出力に切り
換えて、処理を終了する。
にあると判断した場合、ステップS204へ進んで、MPU109
の所定レジスタに接続された装置（この例では第一のデ
ータ処理装置115）の電源がオフであることを示す情報
を設定する。そして、ステップS205で、例えばDIPスイ
ッチ（不図示）などに設定された情報に基づき、ドライ
バIC105以外のドライバIC（この例ではドライバIC113）
のタイプを判定する。つまり、他のドライバICがトーテ
ムポール出力タイプであれば、ステップS206でそれらの
ドライブICの出力を強制的にローレベルにする。また、
他のドライバICがオープン出力へ切り換えることができ
るタイプであれば、ステップS207でオープン出力に切り
換えて、処理を終了する。
【００３０】なお、電源オフが検知された後は、電源オ
ンを監視するプログラムを定期的に起動するがが、その
説明は省略する。
ンを監視するプログラムを定期的に起動するがが、その
説明は省略する。
【００３１】このように、本実施形態によれば、簡単な
構成で、接続された装置の電源のオン/オフを監視する
ことにより、接続された装置の電源がオフになった場合
でも、その装置へデータを送信するためのドライバICが
破損することを防ぐことができる。
構成で、接続された装置の電源のオン/オフを監視する
ことにより、接続された装置の電源がオフになった場合
でも、その装置へデータを送信するためのドライバICが
破損することを防ぐことができる。
【００３２】
【他の実施形態】なお、本発明は、複数の機器（例えば
ホストコンピュータ，インタフェイス機器，リーダ，プ
リンタなど）から構成されるシステムに適用しても、一
つの機器からなる装置（例えば、複写機，ファクシミリ
装置など）に適用してもよい。
ホストコンピュータ，インタフェイス機器，リーダ，プ
リンタなど）から構成されるシステムに適用しても、一
つの機器からなる装置（例えば、複写機，ファクシミリ
装置など）に適用してもよい。
【００３３】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはCPUやM
PU）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。この場合、記憶媒体から読出されたプログラムコ
ード自体が本発明の新規な機能を実現することになり、
そのプログラムコードを記憶した記憶媒体は本発明を構
成することになる。プログラムコードを供給するための
記憶媒体としては、例えば、フロッピディスク，ハード
ディスク，光ディスク，光磁気ディスク，CD-ROM，CD-
R，磁気テープ，不揮発性のメモリカード，ROMなどを用
いることができる。
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはCPUやM
PU）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。この場合、記憶媒体から読出されたプログラムコ
ード自体が本発明の新規な機能を実現することになり、
そのプログラムコードを記憶した記憶媒体は本発明を構
成することになる。プログラムコードを供給するための
記憶媒体としては、例えば、フロッピディスク，ハード
ディスク，光ディスク，光磁気ディスク，CD-ROM，CD-
R，磁気テープ，不揮発性のメモリカード，ROMなどを用
いることができる。
【００３４】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOSなどが実際
の処理の一部または全部を行い、その処理によって前述
した実施形態の機能が実現される場合も含まれることは
言うまでもない。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOSなどが実際
の処理の一部または全部を行い、その処理によって前述
した実施形態の機能が実現される場合も含まれることは
言うまでもない。
【００３５】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るCPUなどが実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれることは言うまでもない。
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るCPUなどが実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれることは言うまでもない。
【００３６】また、上記の実施形態において、電圧検知
ポート110はオープン駆動としたが、常にオープン駆動
する必要はない。例えば、ドライバIC105のように、ど
ちらのトーテムポール駆動とオープン駆動とを切り換え
られるドライバICであれば、データ送信中はトーテムポ
ール駆動を行い、データを送信しないときはオープン駆
動に移行してもよい。
ポート110はオープン駆動としたが、常にオープン駆動
する必要はない。例えば、ドライバIC105のように、ど
ちらのトーテムポール駆動とオープン駆動とを切り換え
られるドライバICであれば、データ送信中はトーテムポ
ール駆動を行い、データを送信しないときはオープン駆
動に移行してもよい。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
外部機器の電源がオフになった場合でもインタフェイス
部の破損を防ぐデータ処理装置およびその制御方法を提
供することができる。
外部機器の電源がオフになった場合でもインタフェイス
部の破損を防ぐデータ処理装置およびその制御方法を提
供することができる。
【図１】本発明にかかる一実施形態の二つのデータ処理
装置の接続と、それらの装置のインタフェイス部の構成
例を示すブロック図、
装置の接続と、それらの装置のインタフェイス部の構成
例を示すブロック図、
【図２】ドライバICの真理値表を示す図、
【図３】図1に示すMPUの電源オフ監視制御を示すフロー
チャートである。
チャートである。
Claims (6)
- 【請求項１】 外部機器との間でデータを送受する通信
手段と、 前記通信手段の所定のデータ送信端における電圧を周期
的に検出する検出手段と、 前記検出手段の検出結果に応じて前記通信手段の動作を
制御する制御手段とを有することを特徴とするデータ処
理装置。 - 【請求項２】 前記所定のデータ送信端は抵抗器を介し
て電源電圧にプルアップされているとともに、そのデー
タ送信端に対応する前記外部機器のデータ受信端も抵抗
器を介して電源電圧にプルアップされていることを特徴
とする請求項1に記載されたデータ処理装置。 - 【請求項３】 前記所定のデータ送信端の駆動方式はオ
ープンコレクタ方式であることを特徴とする請求項2に
記載されたデータ処理装置。 - 【請求項４】 前記制御手段は、前記所定のデータ送信
端の電圧が所定範囲にある場合、前記通信手段を制御し
て、その各データ送信端のレベルを所定値に固定させる
ことを特徴とする請求項1に記載されたデータ処理装
置。 - 【請求項５】 前記制御手段は、前記所定のデータ送信
端の電圧が所定範囲にある場合、前記通信手段を制御し
て、その各データ送信端の駆動方式をトーテムポール方
式からオープンコレクタ方式に変更させることを特徴と
する請求項1に記載されたデータ処理装置。 - 【請求項６】 外部機器との間でデータを送受する通信
手段を備えたデータ処理装置のデータ処理装置の制御方
法であって、 前記通信手段の所定のデータ送信端における電圧を周期
的に検出する検出ステップと、 前記検出ステップの検出結果に応じて前記通信手段の動
作を制御する制御ステップとを有することを特徴とする
データ処理装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7244603A JPH0991072A (ja) | 1995-09-22 | 1995-09-22 | データ処理装置およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7244603A JPH0991072A (ja) | 1995-09-22 | 1995-09-22 | データ処理装置およびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0991072A true JPH0991072A (ja) | 1997-04-04 |
Family
ID=17121191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7244603A Withdrawn JPH0991072A (ja) | 1995-09-22 | 1995-09-22 | データ処理装置およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0991072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103714374A (zh) * | 2012-09-28 | 2014-04-09 | 上海华虹宏力半导体制造有限公司 | A型非接触ic卡的解调电路 |
-
1995
- 1995-09-22 JP JP7244603A patent/JPH0991072A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103714374A (zh) * | 2012-09-28 | 2014-04-09 | 上海华虹宏力半导体制造有限公司 | A型非接触ic卡的解调电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7213067B2 (en) | System, apparatus and control method for monitoring system changes within a network configuration | |
| US7085876B2 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| JP3565567B2 (ja) | 周辺装置を共用するための切り換え装置及びその方法 | |
| US7293118B1 (en) | Apparatus and method for dynamically providing hub or host operations | |
| JP2001067156A (ja) | コンピュータ周辺機器及びその制御方法、撮像装置並びに記憶媒体 | |
| US7124235B2 (en) | USB apparatus with switchable host/hub functions and control method thereof | |
| KR100866444B1 (ko) | Ｉｃ 카드, ｉｃ 카드 시스템 및 데이터 처리 장치 | |
| US6311237B1 (en) | System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected | |
| JP4048341B2 (ja) | 記憶機器 | |
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| JP2006048496A (ja) | Ｕｓｂ接続システムとｕｓｂ機器、及びホスト | |
| JPH0991072A (ja) | データ処理装置およびその制御方法 | |
| US7130940B2 (en) | Interface apparatus and image forming apparatus | |
| JP2019061402A (ja) | 電子機器、通信制御方法及びプログラム | |
| US6388761B1 (en) | Multi-function peripheral device | |
| JP3397537B2 (ja) | 情報処理システム | |
| JP3739581B2 (ja) | インタフェイス装置 | |
| JP2002323941A (ja) | 周辺装置 | |
| JPH0612537A (ja) | Ｉｃメモリカード | |
| JP3846089B2 (ja) | インターフェース装置、その制御方法および情報記録媒体 | |
| EP2161648A2 (en) | Image processing apparatus has communication portion whose power is controlled by connector cover | |
| JP2020016927A (ja) | 情報処理装置、および、情報処理装置の制御方法とプログラム | |
| JP4157219B2 (ja) | タンデム画像形成装置 | |
| JP2002323883A (ja) | 情報処理装置 | |
| JP2001101124A (ja) | データ処理装置及びその制御方法、及びデータ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |