JP5919827B2 - 電源装置、電源制御方法及び電源制御プログラム - Google Patents

Description

本発明は、電源装置、電源制御方法及び電源制御プログラムに関する。

従来、複数のＤＣ電源を備える電源装置において、アナログ回路により各ＤＣ電源の出力が制御されていた。しかし、アナログ回路によるＤＣ電源の制御は、使用状況の変化に応じて変更を加えたい場合に、回路構成を変更する必要があり、システム担当者の負担が大きい。それで昨今は、各ＤＣ電源をデジタル制御するデジタル制御電源装置が普及している。

特許文献１に記載された電源装置は、プロセッサを備える構成を前提とし、それぞれＤＣ出力を生成する複数の電源回路と、上記複数の電源回路の各出力に係わるパラメータをそれぞれデジタルデータに変換する変換手段とを有する。そして、上記変換により得られたデジタルデータに基づいて上記複数の電源回路の出力を制御する処理を上記プロセッサが実行している。

ところで昨今、ＬＳＩ（Large Scale Integration）の電源は、コア電源、ＩＯ（Input/Output）電源等の複数の異なる電圧のＤＣ（Direct Current）電源が必要となっている。複数のＤＣ電源を使用する場合、各電源に対して供給電源を投入する時に、所定の投入順序を守らなければ、正常に動作しない場合がある。

特に、プリンタ、スキャナ、ファクシミリ、ＭＦＰ（Multi Function Printer）機など、複数の機能を有する装置については、それぞれの機能を実現するデバイス毎に、供給電源の投入順序が細かく規定されている。規定された順番とは異なる順番で供給電源が投入された場合、デバイスに不具合が生じる可能性がある。しかし、特許文献１に開示されている技術では、複数の電源回路に対する電源投入の順序を制御することができない。

そこで特許文献２に記載された電源制御回路は、パルス信号発生回路から一本の制御信号配線をＤＣＤＣコンバータに接続し、各ＤＣＤＣコンバータがパルス信号発生回路により発生するパルス信号のパルス数を計数して電圧を出力するタイミングを調整することで、負荷回路に対する電源投入を制御する。

尚、特許文献３には、スイッチング電源のソフトスタート動作時の制御を行うＤＣＤＣコンバータおよび電源供給システムに関する技術が開示されている。本文献に開示された技術は、特に、多チャネルスイッチング電源に対してディジタル制御によりソフトスタート動作が行われる際のソフトスタート時間の調整を行なうＤＣＤＣコンバータ、電源供給方法および電源供給システムに関するものである。

しかし、特許文献２に開示された技術では、ＤＣ電源の電源投入順序を制御するために、パルス数を設定するための専用の制御回路を設けているため、回路規模が大きくなるという問題があった。また、ＤＣ電源の電源投入順序を制御するためには、各々のＤＣ電源に設けられた専用の制御回路のパルス数を変更することで、電源投入順序を調整する必要がある。そのために、システム担当者に各々の専用回路のパルス数を計算して変更するという面倒な作業を強いることになる。

本発明は、上記の点に鑑みてなされたものであって、少ない処理で効率的に電源装置の電源投入及び電源切断順序を制御することのできる電源装置、電源制御方法及び電源制御プログラムの提供を目的とする。

そこで上記課題を解決するため、本発明の電源装置は、設定されたデータに基づいて電源電圧をデジタル制御により発生させる複数の電源電圧発生手段と、複数の前記電源電圧発生手段による電源電圧の発生又は電源電圧の発生の停止の順序のデータであるシーケンスデータを格納した第１の記憶手段と、前記シーケンスデータを用いて、前記順序に応じた前記電源電圧の発生及び発生の停止を制御するシーケンス制御手段と、周波数の異なる二種類のクロックを生成するクロック生成手段とを有し、前記シーケンス制御手段は、前記二種類のクロックの内、低い周波数のクロックにより前記順序に応じた電源電圧の発生又は電源電圧の発生の停止を制御し、前記二種類のクロックの内、高い周波数のクロックにより電源電圧の発生又は電源電圧の発生の停止のソフト制御を行うことを特徴とする。

また、上記課題を解決するため、本発明は、上記電源装置における電源制御方法、及び前記電源制御方法をコンピュータに実行させる電源制御プログラムとしてもよい。

本発明によれば、少ない処理で効率的に電源装置の電源投入及び電源切断順序を制御することのできる電源装置、電源制御方法及び電源制御プログラムを提供することができる。また、電源装置の電源投入及び電源切断の契機を、電源投入及び電源切断を制御するクロックより低い周波数のクロックにより行うため、全体としての処理量を低減することができる。

第１の実施形態における電源装置の機能ブロック図である。 電源部の構成例を示す図である。 電源電圧発生処理のフローチャートである。 電源部のソフトスタートのタイミングチャートである。 ソフトスタートデータの一例である。 複数の電源部に電源電圧を発生させる処理のフローチャートである。 イベント条件データの一例である。 電源制御データの一例である。 第２の実施形態における電源装置の構成例を示す図である。

（第一の実施形態）
（電源装置１の構成）
以下、図面に基づいて本発明の実施の形態を説明する。図１は、第１の実施形態における電源装置１の機能ブロック図である。電源装置１の制御はデジタル制御による。尚、以下の説明においては、便宜上、本実施の形態の説明に必要な構成要素が示されている。

電源装置１は、コピー機、印刷機、ＦＡＸ、及び複合機等、複数の電源電圧発生回路を有する装置に備えられた電源装置である。電源装置１は、シーケンス制御部１０、デジタル制御される電源部４０、シーケンスデータ２０、ソフトスタートデータ３０、クロック発生部５０を備える。シーケンス制御部１０は、イベント検出部１１、電源制御部１２、目標データ発生部１３、電源ＯＮ・ＯＦＦ部１４、入力信号受付部１６を備える。目標データ発生部１３は、最終目標電圧記憶部１５を備える。電源部４０は、デジタル制御電源部４０ａ〜デジタル制御電源部４０ｎを備える。ｎは任意の数である。

シーケンスデータ２０は、イベント条件データ２１と、電源制御データ２２とを備える。デジタル制御電源部４０ａ〜４０ｎは、各々目標データ蓄積部４１ａ〜４１ｎ、正常信号発生部４２ａ〜４２ｎを備える。クロック発生部５０は、周波数の異なるクロック１とクロック２を有する。

（電源装置１の機能）
入力信号受付部１６が、電源装置１を備える装置に発生した電源装置１の状態に関する入力信号を受け付けて、イベント検出部１１に通知する。イベント検出部１１は、イベント条件データ２１を参照して、受け付けた信号からイベントを検出し、電源制御部１２に通知する。イベント条件データ２１には、デジタル制御電源部４０ａ〜４０ｎの電源電圧を発生させる条件が記憶されている。例えばイベント条件データ２１には、入力信号１を受け付けた場合をイベントＡとする、入力信号２及び４を受け付けた場合をイベントＨとする等、イベントに対する条件が定義されており、イベント検出部１１は入力された信号に対応するイベントを検出して、電源制御部１２に通知する。

尚、入力信号は、電源装置１を備えた装置の電源投入時、省エネモード時、及び電源遮断時等に、シーケンス制御部１が受け付けた信号である。

電源制御部１２は、電源制御データ２２を参照して、イベント検出部１１が検出したイベントに対応する電源の制御を行う。電源制御データ２２には、各イベントに対応して、複数のデジタル制御電源部４０ａ〜４０ｎのうち所定の電源部のＯＮ・ＯＦＦの制御が記憶されているが、詳細は後述する。

イベント検出部１１が検出したイベントが、電源の投入のイベントである場合、電源制御部１２がイベントに対応したデジタル制御電源部４０ａ〜４０ｎについて、電源ＯＮ・ＯＦＦ部１４及び目標データ発生部１３に通知する。ここでは、例としてデジタル制御電源部４０ａの電源電圧を発生する場合について説明する。

電源ＯＮ・ＯＦＦ部１４は、通知されたデジタル制御電源部４０ａをイネーブルにする。一方、目標データ発生部１３は、最終目標電圧記憶部１５に記憶された、通知されたデジタル制御電源部４０ａの最終的な目標電圧と、ソフトスタートデータ３０とを参照し、電源を投入するデジタル制御電源部４０ａについて、段階的に電圧を上げるソフトスタートの目標データを生成する。ソフトスタートの目標データは、クロック２より周波数の高いクロック１により電圧を段階的に上げるよう生成されている。

最終目標電圧記憶部１５には、デジタル制御電源部４０ａ〜４０ｎ毎に最終目標電圧が記憶されている。最終目標電圧とは、デジタル制御電源部４０ａ〜４０ｎが最終的に出力する電圧の値である。目標データ発生部１３は、生成した目標データをデジタル制御電源部４０ａ〜４０ｎの目標データ蓄積部４１ａ〜４１ｎに通知する。デジタル制御電源部４０ａ〜４０ｎは、目標データ蓄積部に格納した目標データに基づいて段階的に電圧を上げて行き、最終目標電圧記憶部１５に記憶された最終目標電圧まで電圧が上がったら、正常信号発生部４２ａ〜４２ｎからパワーグッド信号を発生する。発生したパワーグッド信号はイベント検出部１１に検知され、次のイベントの特定に用いられる。

尚、目標データ発生部１３が最終目標電圧記憶部１５を備えることとしたが、目標データ発生部１３が内容を参照できるならば、最終目標電圧記憶部１５は他の機能ブロックに属していてもよい。電源制御部１２内に最終目標電圧記憶部１５を備え、目標データ発生部１３に目標電圧を通知する構成としてもよいし、シーケンス制御部外のメモリに格納し、目標データ発生部１３が目標電圧を要求する構成としてもよい。

また、クロック発生部５０は異なる周波数のクロック１とクロック２を発生するが、代わりにクロック発生部５０に発振装置と分周器を備え、異なる周波数のクロック１とクロック２を生成するよう構成してもよい。また、目標データ発生部１３の機能を目標データ蓄積部４１で行うようにしてもよい。

各デジタル制御電源部４０ａ〜４０ｎは、シーケンスデータ２０に基づいてシーケンス制御部１０により電源電圧の発生が一括して制御されるよう構成されている。

（電源部４０の構成と機能）
次に、電源部４０の構成と機能について説明する。図２は、電源部４０の構成例を示す図である。図２において、電源部４０は４つのデジタル制御電源部４０ａ〜４０ｄから構成されているが、電源部の数は任意である。

デジタル制御電源部４０ａは、目標データ蓄積部４１ａ、正常信号発生部４２ａのほかに、コンバータ部４３ａ、ＡＤ変換器４４ａ、誤差検出部４５ａ、補償部４６ａ、ＰＷＭ信号生成部４７ａを備える。尚、図示していないが、デジタル制御電源部４０ｂ、デジタル制御電源部４０ｃ、デジタル制御電源部４０ｄとも同様に、目標データ蓄積部４１ｂ〜４１ｄ、正常信号発生部４２ｂ〜４２ｄ、コンバータ部４３ｂ〜４３ｄ、ＡＤ変換器４４ｂ〜４４ｄ、誤差検出部４５ｂ〜４５ｄ、補償部４６ｂ〜４６ｄ、ＰＷＭ信号生成部４７ｂ〜４７ｄを備える。

コンバータ部４３ａで出力された電圧がＡＤ変換器４４ａでデジタルデータに変換されて、誤差検出部４５ａの一方の入力端子に印加される。誤差検出部４５ａにおいて、ＡＤ変換器４４ａによりデジタルデータに変換された出力電圧と、目標データ蓄積部４１ａに記録された目標データとの差が演算される。誤差検出部４５ａからのデジタル誤差信号は、補償部４６ａでノイズが除去される。ＰＷＭ信号生成部４７ａは、ノイズが除去されたエラー信号に対応するデジタルＰＷＭ信号を生成し、生成されたデジタルＰＷＭ信号はコンバータ部４３ａに入力される。コンバータ部４３ａは、デジタルＰＷＭ信号に対応したアナログのパルス信号に変換し、更に変換されたパルス信号を炉波して出力する。

本実施形態では、誤差検出部４５ａ、補償部４６ａ、ＰＷＭ信号生成部４７ａをフィードバック制御部と総称する。目標データ蓄積部４１ａは、目標データ発生部１３から出力された、時間の流れに伴い段階的に増加する目標データをバッファに格納し、クロック１よりも周波数の高いクロックによって順次目標データを誤差検出部４５ａに与える。コンバータ部４３ａは、フィードバック制御により、目標データ蓄積部４１ａから出力されるデータに対応した電圧を、ほぼリアルタイムで発生する。その結果として、電圧が最終目標電圧まで段階的に増加されて出力される。

（電源部４０の電源電圧発生処理）
次に、デジタル制御電源部４０ａの電源電圧発生処理について説明する。図３は、電源電圧発生処理のフローチャートである。以下、便宜上デジタル制御電源部４０ａの電源電圧発生における処理について説明するが、他のデジタル制御電源部においても同様の手順で処理が行われる。

Ｓ１０１において、入力信号受付部１６が入力信号１を受け付ける。入力信号は、電源装置１を備えた装置の電源の投入等により、電源装置１を備える装置が受け付ける信号であって、電源部４０の電源電圧の発生、又は電源電圧の発生の停止の契機となる信号である。入力信号受付部１６からイベント検出部１１に入力信号１が通知されると、Ｓ１０２に進む。Ｓ１０２において、イベント検出部１１はイベント条件データを参照し、入力信号１がイベントＸに係る信号であったことを認識し、イベントＸの検知を電源制御部１２に通知する。Ｓ１０３に進み、電源制御部１２は電源制御データ２２を参照し、イベントＸがデジタル制御電源部４０ａの電源電圧を発生させるイベントであるか否かを確認する。

Ｓ１０４で、電源制御部１２が電源制御データ２２を参照し、イベントＸがデジタル制御電源部４０ａの電源を起動するイベントである場合に、Ｓ１０５に進む。電源制御部１２は、電源ＯＮ・ＯＦＦ部１４及び目標データ発生部１３に対して、デジタル制御電源部４０ａの電源電圧を発生するよう通知する。電源ＯＮ・ＯＦＦ部１４は、デジタル制御電源部４０ａをイネーブルにする。尚、発生したイネーブル信号又はディスイネーブル信号をデジタル制御電源部毎に記憶する記憶部を有しており、電源ＯＮ・ＯＦＦ制御部１４は、発生したイネーブル信号を記憶して出力する。

Ｓ１０６において、目標データ発生部１３は最終目標電圧記憶部１５を参照し、デジタル制御電源部４０ａの最終目標電圧Ｖ1を認識する。また、目標データ発生部１３は、ソフトスタートデータ３０を参照し、デジタル制御電源部４０ａのソフトスタート制御の内容を認識し、目標電圧Ｖ1までどのようにソフトスタートを制御するかを認識する。例えば、デジタル制御電源部４０ａについて、ソフトスタートに１msを要する旨、ソフトスタートデータ３０に記録されている場合、目標データ発生部１３は1msでＶ1まで電圧を上げるよう、目標データを生成する。

Ｓ１０４において、電源制御部１２が電源制御データ２２を参照し、デジタル制御電源部４０ａを起動するイベントでない場合は、Ｓ１０７に進む。Ｓ１０７では、デジタル制御電源部４０ａはディスイネーブルのまま処理が終了する。

（デジタル制御電源部４０ａのソフトスタート処理）
次いで、デジタル制御電源部４０ａのソフトスタート処理を説明する。図４は、電源部のソフトスタートのタイミングチャートである。（Ａ）はクロック信号２のタイミングを表し、（Ｂ）はクロック信号１のタイミングを表す。（Ｃ）はイネーブル信号であり、（Ｄ）は目標データ信号であり、（Ｅ）は出力電圧を示す。以下、図３における説明と同様に、デジタル制御電源部４０ａの電源電圧を発生させる場合の処理について説明する。

本実施形態では周波数の異なる二種類のクロックが生成される。周波数の低いクロックをクロック２、周波数の高いクロックをクロック１とする。クロック２に基づいて、時刻t0で入力信号受付部１６が電源装置１において発生した信号を受け付ける。ここでは、受け付けた入力信号が、デジタル制御電源部４０ａの電源電圧を発生するイベントに関する信号であるとする。図４（Ｃ）に示すように、時刻t0で電源ＯＮ・ＯＦＦ部１４はデジタル制御電源部４０ａをイネーブルにする。

同時に、電源制御部１２からの通知により、目標データ発生部１３が、ソフトスタートデータ３０及び最終目標電圧記憶部１５を参照し、目標データを生成する。目標データは、図４（Ｄ）に示すように、最終目標電圧記憶部１５に記憶された最終目標電圧まで、段階的に電圧を上げるように生成される。例えばデジタル制御電源部４０ａについて、ソフトスタートデータ３０は１ms、最終目標電圧記憶部１５にはＶ1と記憶されているとする。ソフトスタートの際の電源電圧は、クロック２より周波数の高いクロック１に基づいて段階的に上げるように目標データが生成されている。デジタル制御電源部４０ａの目標データ蓄積部４１ａは、目標データ発生部１３が生成した目標データをバッファに格納し、デジタル制御電源部４０ａは、時間の経過に伴い順次出力される目標データに基づいてデジタル制御される。その結果、段階的に出力電圧である電源電圧が上がり、電源電圧は目標電圧にまで達する。その結果、図４（Ｅ）に示すように、デジタル制御電源部４０ａからＶ1の出力が得られる。

尚、本実施形態ではデジタル制御電源部４０ａの処理について説明したが、他の電源部についても同様の処理が行われる。また、便宜上、ソフトスタートに要する時間をイベント検出時からカウントして説明しているが、各々の処理状況によりカウントの開始に遅れが生じる場合がある。

ソフトスタートに必要な間隔をクロック１で与え、シーケンス処理で必要な間隔をクロック２で与えることで、シーケンス制御部１０の処理量を好適にすることができる。

（ソフトスタートデータ３０）
次に、ソフトスタートデータ３０について説明する。図５は、ソフトスタートデータ３０の一例である。ソフトスタートデータ３０は、デジタル制御電源部４０ａ〜４０ｎ毎にソフトスタートに要する時間が定義されている。定義されている時間を要して、最終目標電圧記憶部１５に記憶されている最終目標電圧に達するようソフトスタートが制御される。

尚、ここでは、ソフトスタートに加え、電源電圧の立ち下がり出力の制御を行う。電源電圧の立ち下がり出力を段階的に下げていく制御をソフトエンドと称する。図５のソフトスタートデータ３０は、ソフトスタートに要する時間に加え、ソフトエンドに要する時間も記憶されている。ソフトスタートの制御及びソフトエンドの制御をソフト制御と総称する。

つまり、図５の一行目は、dc1はデジタル制御電源部４０ａであり、デジタル制御電源部４０ａのソフトスタートに1msを要することを意味する。二行目は、デジタル制御電源部４０ａのソフトエンドに１msを要することを意味する。dc2はデジタル制御電源部４０ｂであり、三行目はデジタル制御電源部４０ｂのソフトスタートに2msを要することを意味する。四行目は、デジタル制御電源部４０ｂのソフトエンドに２msを要することを意味する。五行目以下も同様である。

尚、ソフトスタートデータ３０は、ソフトスタートに要するクロック１のクロック数で定義してもよい。ソフトスタートデータ３０がＸクロックである場合、目標電圧がＶ1であれば１クロックあたりＶ1／Ｘずつ出力電圧が増加するよう制御すればよい。また、ソフトスタートデータ３０は、クロック１による出力電圧の増加値を定義してもよい。ソフトスタートに要する時間をＹｍｓとし、目標電圧をＶ1とすると、ソフトスタートデータ３０をＶ1／（Ｙｍｓ／クロック周期）とすることで、クロック毎にＶ1（Ｙｍｓ／クロック周期）ずつ出力電圧が増加するよう制御する。

ソフトスタートデータ３０を用いて目標データを生成することで、ソフトスタートに関して専用のハードウェアを用いずに、電圧を段階的に上げるよう制御することができる。

（複数のデジタル制御電源部４０ａ〜４０ｎの制御）
次に、デジタル制御電源部４０ａ〜４０ｎのうち複数のデジタル制御電源部に電源電圧を発生させる際の処理について説明する。図６は、複数の電源部に電源電圧を発生させる処理のフローチャートである。本フローチャートでは、どのデジタル制御電源部４０ａ〜４０ｎからも電圧が出力されていない状態で、電源装置１を備える装置に入力信号１が発生した場合について説明する。

Ｓ２０１において、入力信号受付部１６が周波数の低いクロック２に基づいて、入力信号１を受け付ける。イベント検出部１１はイベント条件データを参照し、受け付けた入力信号１がどのイベントの発生要件であるかを認識する。

図７は、イベント条件データ２１の一例である。一つの縦軸は、一つのイベントを示している。本実施形態では、説明のために、便宜上イベントを左から順にイベントＡ、イベントＢ、イベントＣ、イベントＤとして説明する。

横軸は各信号の状態を示している。各イベントは、入力信号及びパワーグッド信号の状態の組み合わせで定義されている。図７に示す例では、Input_1を入力信号１の入力とし、同様にInput_2〜Input5を入力信号２〜５の入力であるとする。

入力信号は５まで定義されているが、実施形態に応じて増減する。パワーグッド信号とは、デジタル制御電源部４０ａ〜４０ｎの出力電圧が最終目標電圧に達した場合に、正常信号発生部４２ａ〜４２ｎから発生される信号である。図７では、DCDC１からDCDC６まで、デジタル制御電源部４０ａ〜４０ｆのパワーグッド信号が定義されている。

イベント検出部１１は、イベント条件データ２１を参照し、各信号の状態が合致するイベントを検出する。尚、各信号に関しては、「０」がLow、「１」がHigh、「２」がLow又はHigh、「３」が無定義であることを示す。

イベントＡは、電源装置１を備えた装置の電源投入前の状態を示すイベントである。Input_1の信号は「０」であり、他のイベントの要素は定義されていない。また、イベントＢは、電源装置１を備えた装置の電源投入直後の状態を示すイベントであり、入力信号ではInput_1に相当する入力信号１のみが「１」となり、パワーグッド信号はすべて「０」となっている。イベントＢの状態において、例えばDCDC1に相当するデジタル制御電源部４０ａからパワーグッド信号を受け付けた場合、Input_1及びDCDC1_PowerGoodが１であるイベントＣが検出される。イベントＣの状態において、例えばDCDC2に相当するデジタル制御電源部４０ｂ、及びDCDC5に相当するデジタル制御電源部４０ｅからパワーグッド信号を受け付けた場合、Input_1及びDCDC1_PowerGood、DCDC2_PowerGood、DCDC5_PowerGoodが１であるイベントが検出される。

このように、各入力信号と各パワーグッド信号とが、イベント検出の条件となる。図６のフローチャートのＳ２０１の状態では、入力信号１が検知されているため、その状態でイベント条件データ２１を参照する。Ｓ２０２において、イベント条件データ２１を参照したイベント検出部１１が、入力信号１の検知が条件であるイベントＢを検出する。イベントＢを検出した通知が、イベント検出部１１から電源制御部１２に伝えられる。Ｓ２０３において、電源制御部１２が電源制御データ２２のうち、イベントＢに対応する制御内容を参照する。

ここで電源制御データ２２について説明する。図８は、電源制御データ２２の一例である。電源制御データ２２は、横軸にデジタル制御電源部４０ａ〜４０ｎに出す指示が定義されている。縦軸はイベント条件データ２１に定義されたイベントに対応している。尚、本実施例では、デジタル制御電源部４０ａ〜４０ｆについて「０」である場合OFF、つまり電源電圧を発生せず、「１」である場合はON、つまり電源電圧を発生させる。「２」である場合は保留、つまりイベント検出時の状態を維持し、「３」である場合は定義されていない。また便宜上、一番左の縦軸をイベントＡに対応させ、二番目をイベントＢ、三番目をイベントＣ、四番目をイベントＤとして説明する。

イベント検出部１１からイベントＡが通知された場合、イベントＡに対応する電源制御データ２２を見ると、デジタル制御電源部４０ａ〜４０ｆの出力がOFFに定義されている。イベントＡは、装置の電源投入前の状態であるため、どの電源部からも電圧は発生していない。従って、イベントＡが通知された場合は、デジタル制御電源部４０ａ〜４０ｆから電圧を発生する指示を出す必要はない。

イベントＢが通知された場合、イベントＢに対応する電源制御データ２２を参照すると、DCDC1のみが1となっており、他のDCDC2〜DCDC6は保留となっている。従って、DCDC1に相当するデジタル制御電源部４０ａから電圧を発生するように制御する。同様に、イベントＣが通知された場合、DCDC2及びDCDC5が1となっており、DCDC1、DCDC3、DCDC4は保留となっているため、DCDC2に相当するデジタル制御電源部４０ｂ、及びDCDC5に相当するデジタル制御電源部４０ｅから電圧を発生するように制御する。イベントＤが通知された場合はDCDC3のみが1となっているため、DCDC3に相当するデジタル制御電源部４０ｃから電圧を発生するように制御する。

図６に戻り、Ｓ２０３において、電源制御部１２は、電源制御データ２２を参照する。電源制御データ２２には、イベントＢについて、デジタル制御電源部４０ａから電圧を発生するよう記憶されている。

Ｓ２０４において、デジタル制御電源部４０ａから電圧を発生するよう通知を受けた電源ＯＮ・ＯＦＦ制御部１４が、デジタル制御電源部４０ａをイネーブルにするように設定し、デジタル制御電源部４０ａに対しイネーブル信号を発生する。Ｓ２０５において、目標データ発生部１３が最終目標電圧記憶部１５とソフトスタートデータ３０のうち、デジタル制御電源部４０ａに対応する部分を参照し、ソフトスタートの目標データを生成する。

目標データは目標データ蓄積部４１ａに格納される。デジタル制御電源部４０ａでは、目標データに基づいてクロック１により電圧が段階的に上げられ、Ｓ２０６で最終目標電圧に到達すると、正常信号発生部４２ａからパワーグッド信号が出力される。

次に、Ｓ２０１において、イベント検出部１１がデジタル制御電源部４０ａから出力されたパワーグッド信号を受け付けたため、イベント条件データ２１を確認する。この時点で入力信号１に加え、DCDC1からのパワーグッド信号を検知したため、イベント検出部１１はイベントＣを検出する。Ｓ２０２において、受信した信号がイベントＣの条件に合致するため、Ｓ２０３に進む。

Ｓ２０３では、電源制御部１２が電源制御データ２２のうちイベントＣに相当する部分を参照する。イベントＣに相当する部分では、DCDC1、3、4、6が保留、DCDC2、5にＯＮとするよう記憶されている。このため、電源制御部１２はデジタル制御電源部４０ａに加え、DCDC2に相当するデジタル制御電源部４０ｂ、及びDCDC5に相当するデジタル制御電源部４０ｅから電圧を発生するよう制御する。

Ｓ２０４において、電源ＯＮ・ＯＦＦ部１４からデジタル制御電源部４０ｂ及びデジタル制御電源部４０ｅがイネーブルにされる。Ｓ２０５で、目標データ発生部１３がデジタル制御電源部４０ｂ及びデジタル制御電源部４０ｅについてソフトスタートの目標データを生成する。デジタル制御電源部４０ｂ及びデジタル制御電源部４０ｅがソフトスタートし、Ｓ２０６で最終目標電圧に達すると、デジタル制御電源部４０ｂ及びデジタル制御電源部４０ｅからパワーグッド信号が出力される。

次にＳ２０１において、イベント検出部が検知している入力信号１、DCDC1、2、5からのパワーグッド信号に基づいて、イベント条件データ２１を参照する。イベント条件データ２１には、入力信号１、DCDC1、2、5からのパワーグッド信号をイベントの条件とするイベントＤが記憶されている。Ｓ２０２において、イベント検出部１１が検知した信号がイベントＤの条件と合致するため、Ｓ２０３に進む。

Ｓ２０３において、電源制御部１２が電源制御データ２２のうち、イベントＤに相当する制御内容を参照する。電源制御データ２２のイベントＤに相当する部分には、DCDC3についてＯＮの指示が記憶されている。Ｓ２０４で、電源ＯＮ・ＯＦＦ部１４がデジタル制御電源部４０ｃの電源をイネーブルにし、Ｓ２０５で目標データ発生部１３がデジタル制御電源部４０ｃについてソフトスタートの目標データを生成し、デジタル制御電源部４０ｃの出力電圧が段階的に上げられる。デジタル制御電源部４０ｃについて、電圧が最終目標電圧に達すると、Ｓ２０６でデジタル制御電源部４０ｃからパワーグッド信号が出力される。

同様の処理を繰り返し、Ｓ２０１において受け付けた信号が、Ｓ２０２でイベント条件データ２１の条件のいずれにもなく、Ｓ２０７で所定時間が経過した場合、電源電圧発生処理が終了される。

デジタル制御電源部４０ａ〜４０ｎから出力されるパワーグッド信号をイベントの条件の一つとし、イベント条件に応じた各電源部４０の制御をシーケンスデータとして保持する。また、シーケンス制御部１０がシーケンスデータに基づき、デジタル制御電源部４０ａ〜４０ｎを一括して制御する。この構成により、各々のデジタル制御電源部４０ａ〜４０ｎの回路構成を変更せずに、電源電圧発生順序を集中して制御することができる。

（変形例１：電源制御データ２２の変形例）
尚、イベント条件データ２１には各入力信号をイベント条件として記録し、電源制御データ２２に電圧発生順序を記録するよう構成することもできる。この場合、イベント検出部１１が入力信号を受け付け、イベント条件データ２１を参照してイベントを検出する点は上述の実施形態と同様である。

電源制御部１２は、検出されたイベントについて電源制御データ２２を参照するが、電源制御データ２２は「イベントＹではDCDC1→DCDC3」「イベントＺではDCDC2→DCDC4、5→DCDC1、3」というように、イベント毎にデジタル制御電源部４０ａ〜４０ｎの電源電圧発生順序が記録されている。電源制御部１２は、イベント検出部１１が上述のイベントＹを検出した場合、電源制御データ２２を参照し、DCDC1に相当するデジタル制御電源部４０ａ、DCDC3に相当するデジタル制御電源部４０ｃの順に電圧を発生する情報を内部に保持しておく。

電源制御部１２がデジタル制御電源部４０ａをイネーブルにし、デジタル制御電源部４０ａから発生したパワーグッド信号を検知したら、デジタル制御電源部４０ｃをイネーブルにして、デジタル制御電源部４０ｃから電圧を発生させる。

本構成では、電源制御データ２２が電圧発生順序を記憶しており、電源制御部１２が電源制御データ２２への問い合わせ内容を保持するため、電源制御部１２と電源制御データ２２との要求及び応答回数を抑えることができる。

（変形例２：ソフトエンド）
尚、上述の実施形態では、目標データ発生部１３がソフトスタートデータ３０を参照し、デジタル制御電源部４０ａ〜４０ｎについて段階的に電圧を発生させるソフトスタート制御を行うよう構成した。電圧発生の停止時も同様にして、段階的に電圧を下げるソフトエンド制御を行うよう構成してもよい。この場合、図５のようにソフトスタートデータ３０内にソフトエンド制御に関する記述をしてもよいし、ソフトスタートデータ３０とは別にソフトエンドデータを備えるよう構成してもよい。

目標データ発生部１３は、電源制御部１２から検出されたイベントに対応するデジタル制御電源部４０ａ〜４０ｎの電圧を低下させる通知を受け、ソフトエンドデータを参照して、クロック１に基づいて段階的に電圧を低下させるよう目標データを生成する。電源ＯＮ・ＯＦＦ部１４は、イベントに対応するデジタル制御電源部４０ａ〜４０ｎの電圧が０にまで低下した後、ディスイネーブル信号を発生する。

（第２の実施形態）
次に、電源装置１が記憶内容を書き込むメモリ書込み部６０を備える変形例について説明する。図９は、第２の実施形態における電源装置１の構成例を示す図である。

第２の実施形態では、イベント条件データ２１、電源制御データ２２、ソフトスタートデータ３０をデータメモリ部６１に格納している。データメモリ部６１は、不揮発性メモリ又はハードディスクにより機能を実現する。ユーザは電源装置１を備える装置のイベント条件設定画面から、イベントと、該イベントにより電源を投入するデジタル制御電源部４０ａ〜４０ｎと、デジタル制御電源部４０ａ〜４０ｎの電源電圧発生順序を指定する。

メモリ書込み部６０は指定内容を解釈し、イベント条件データ２１と、電源制御データ２２とを書き換える。ソフトスタートデータ３０のデータの追加、変更、削除も、同様に設定画面からの入力により、メモリ書込み部６０が行う。

メモリ書込み部６０によりデータメモリ部６１に書き込むことで、デジタル制御電源部４０ａ〜４０ｎのソフトスタート制御や電源電圧発生順序の制御を一括して行うことができ、効率的である。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

１ 電源装置
１０ シーケンス制御部
１３ 目標データ発生部
２０ シーケンスデータ
２１ イベント条件データ
２２ 電源制御データ
３０ ソフトスタートデータ
４０ 電源部
４０ａ デジタル制御電源部
４２ 正常信号発生部
５０ クロック発生部

特開平１１−２７２３４４号公報 特開２０１０−１７０３４１号公報 特開２００８−２４５４３１号公報

Claims (10)

1. 設定されたデータに基づいて電源電圧をデジタル制御により発生させる複数の電源電圧発生手段と、
   複数の前記電源電圧発生手段による電源電圧の発生又は電源電圧の発生の停止の順序のデータであるシーケンスデータを格納した第１の記憶手段と、
   前記シーケンスデータを用いて、前記順序に応じた前記電源電圧の発生及び発生の停止を制御するシーケンス制御手段と、
   周波数の異なる二種類のクロックを生成するクロック生成手段とを有し、
   前記シーケンス制御手段は、前記二種類のクロックの内、低い周波数のクロックにより前記順序に応じた電源電圧の発生又は電源電圧の発生の停止を制御し、前記二種類のクロックの内、高い周波数のクロックにより電源電圧の発生又は電源電圧の発生の停止のソフト制御を行うことを特徴とする電源装置。
2. 前記電源電圧発生手段は、各々、電源電圧が所定の期間、所定の電圧にある場合に正常信号を発生する正常信号発生手段を有し、
   前記シーケンスデータは、前記正常信号の値を条件に含むイベント条件データと、
   前記イベント条件データの条件に応じて前記電源電圧発生手段毎に電源電圧の発生又は電源電圧の発生の停止を制御する電源制御データを有することを特徴とする、請求項１記載の電源装置。
3. 前記電源電圧発生手段毎に、段階的に電圧を上げるソフトスタートの制御、又は段階的に電圧を下げるソフトエンドの制御である前記ソフト制御を行う段階制御データを格納する第２の記憶手段を有し、
   前記シーケンス制御手段は、前記段階制御データを用いて、各々の前記電源電圧発生手段による電源電圧の発生又は電源電圧の発生の停止を段階的に行うよう制御することを特徴とする、請求項２記載の電源装置。
4. 前記シーケンス制御手段は、前記イベント条件データと、前記電源制御データと、前記設定されたデータとに基づいて目標電圧データを生成し、
   前記電源電圧発生手段は、前記目標電圧データに基づいて電源電圧を発生することを特徴とする、請求項２又は３記載の電源装置。
5. 前記シーケンス制御手段は、前記二種類のクロックの内、低い周波数のクロックにより前記イベント条件データの条件を検知することを特徴とする、請求項２ないし４のいずれか一項記載の電源装置。
6. 前記クロック生成手段は、分周器を用いて異なる種類のクロックを生成することを特徴とする、請求項１ないし５のいずれか一項記載のデジタル制御電源装置。
7. 複数の電源電圧発生手段の各々に、当該電源電圧発生手段毎に設定されたデータに基づいて、電源電圧をデジタル制御により発生させる電源電圧発生手順と、
   複数の前記電源電圧発生手段による電源電圧の発生又は電源電圧の発生の停止の順序のデータであるシーケンスデータを用いて、前記順序に応じた前記電源電圧の発生及び発生の停止を制御するシーケンス制御手順と、
   周波数の異なる二種類のクロックを生成するクロック生成手順を有し、
   前記シーケンス制御手順は、前記二種類のクロックの内、低い周波数のクロックにより前記順序に応じた電源電圧の発生又は電源電圧の発生の停止を制御し、前記二種類のクロックの内、高い周波数のクロックにより電源電圧の発生又は電源電圧の発生の停止のソフト制御を行うことを特徴とする電源制御方法。
8. 前記電源電圧発生手段毎に、電源電圧が所定の期間、所定の電圧にある場合に正常信号を発生する正常信号発生手順を有し、
   前記シーケンスデータは、前記正常信号の値を条件に含むイベント条件データと、
   前記イベント条件データの条件に応じて前記電源電圧発生手段毎に電源電圧の発生又は電源電圧の発生の停止を制御する電源制御データを有することを特徴とする、請求項７記載の電源制御方法。
9. 前記シーケンス制御手順は、前記電源電圧発生手段毎に段階的に電圧を上げるソフトスタートの制御、又は段階的に電圧を下げるソフトエンドの制御である前記ソフト制御を行う段階制御データを用いて、各々の前記電源電圧発生手段による電源電圧の発生又は電源電圧の発生の停止を段階的に行うよう制御することを特徴とする、請求項７又は８記載の電源制御方法。
10. 請求項７ないし９いずれか一項記載の電源制御方法をコンピュータに実行させる電源制御プログラム。

Images