JP3611043B2 - 周波数スイープ機能付き波形発生器 - Google Patents
周波数スイープ機能付き波形発生器 Download PDFInfo
- Publication number
- JP3611043B2 JP3611043B2 JP14907594A JP14907594A JP3611043B2 JP 3611043 B2 JP3611043 B2 JP 3611043B2 JP 14907594 A JP14907594 A JP 14907594A JP 14907594 A JP14907594 A JP 14907594A JP 3611043 B2 JP3611043 B2 JP 3611043B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- data
- address
- waveform
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、任意の波形を発生すると共に高精度で高帯域の周波数スイープを可能とする周波数スイープ機能付き波形発生器に関するものである。
【０００２】
【従来の技術】
従来より周波数可変の信号を発生するファンクションジェネレータはよく知られている。このファンクションジェネレータはその内部に電圧−周波数変換を行う回路を有しているが、大半はアナログ方式のものである。
【０００３】
図３はコンデンサの充放電を利用した電圧−周波数変換回路の一例を示すものである。入力端に電圧ｅ１ が加わると、入力抵抗Ｒ、コンデンサＣ、増幅器Ａからなるランプ回路により増幅器Ａの出力ｅ０ が図示のように上昇してゆく。この出力がツェナーダイオードＺにより決まるツェナー電圧（基準電圧ｅｒ ：ここでは＋６．３Ｖ）を越えると、コンパレータＢの出力がＨＩＧＨレベルとなり、これによりフリップフロップＤの出力がＨＩＧＨレベルとなる。
【０００４】
フリップフロップＤの出力がＨＩＧＨレベルになると、トランジスタＥがＯＮになり、コンデンサＣに充電された電荷が放電する。これにより増幅器Ａの出力電圧が０Ｖまで下がり、コンパレータＢの出力がＬＯＷレベルになり、フリップフロップＤの出力もＬＯＷレベルになる。これに応じてトランジスタＥはＯＦＦになる。
【０００５】
上記の動作を繰り返すことによって、フリップフロップＤからは、入力電圧ｅ１ に対応した周波数Ｆ０ の信号が得られる。このときの周波数Ｆ０ は、
Ｆ０ ＝１／｛（ｅ１／ ｅｒ）・Ｒ・Ｃ｝
である。
そして入力電圧ｅ１ をスイープすることにより出力信号の周波数をスイープすることができる。
なお、この電圧−周波数変換回路ではパルス列状の波形しか出力されないが、三角波や正弦波に変換する回路を付加することにより三角波や正弦波が同時に得られ、また周波数スイープもできるファンクションジェネレータを構成することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の電圧・周波数変換回路においては、各素子の温度に対する安定度が悪く、また動作速度も非常に遅いものしか実現できないという問題があった。
【０００７】
本発明の目的は、このような点に鑑み、アナログ方式ではなく主としてデジタルデータを扱う回路を用いて、高精度で高安定に周波数変換および周波数スイープのできる波形発生器を実現することにある。
【０００８】
【課題を解決するための手段】
入力される周波数データに対応して変化するアドレスデータを基準クロックに同期して発生する第１のアドレスジェネレータと、
波形データが格納され、前記第１のアドレスジェネレータからアドレスが指定されると当該アドレスに格納された波形データが読み出されるように構成された波形メモリと、
この波形メモリの出力データをアナログ変換するＤＡ変換器と、
前記第1のアドレスジェネレータに与える周波数データが格納され、アドレスが指定されると当該アドレスに格納された周波数データが読み出されるように構成された周波数情報メモリと、
前記周波数情報メモリに与えるアドレスとして、入力のデータに対応して変化するデータを前記基準クロックに同期して発生する第２のアドレスジェネレータと、
前記周波数情報メモリに与えるアドレスとして前記第2のアドレスジェネレータの出力または外部入力信号のいずれかを選択する手段
を具備し、前記ＤＡ変換器より周波数スイープされる波形が得られるように構成したことを特徴とする。
【０００９】
【作用】
第１のアドレスジェネレータから発生するアドレスにより波形メモリから波形データが読み出され、ＤＡ変換器を介してアナログ波形として出力される。
出力のアナログ波形の周波数は第１のアドレスジェネレータに与える周波数データに応じて変わる。
その周波数データは周波数情報メモリに格納されている。周波数情報メモリに与えるアドレスを変化させ、読み出される周波数データを変化させることによりアナログ波形の周波数スイープができる。
周波数情報メモリに対するアドレスは、第２のアドレスジェネレータまたは外部信号入力をＡＤ変換するＡＤ変換器より与えられる。
【００１０】
【実施例】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係る周波数スイープ機能付き波形発生器の一実施例を示す構成図である。図において、１は外部入力信号（アナログ信号）をデジタル変換するアナログ・デジタル変換器（以下アナログ・デジタル変換をＡＤ変換という）、２はスイッチ、３は周波数情報が格納された周波数情報メモリ、４は基準クロックを発生するクロック発振器、５は基準クロックを分周する分周器、６は波形データが格納された波形メモリ、７は波形メモリ６から読み出された波形データをアナログ変換するデジタル・アナログ変換器（以下デジタル・アナログ変換をＤＡ変換という）、８は周波数情報メモリ３および波形メモリ６に対してデータの書き込み等を行うための制御演算回路、１０は波形メモリ６に対するアドレスを発生する第１のアドレスジェネレータ、２０は周波数情報メモリ３に対するアドレスを発生する第２のアドレスジェネレータである。
【００１１】
ＡＤ変換器１は分周器５から与えられるクロックに同期して外部入力信号をＡＤ変換する。分周器５はクロック発振器４が発生するクロックを適宜分周する。
ＡＤ変換器１の出力と第２のアドレスジェネレータ２０の出力はスイッチ２により択一的に選択され、周波数情報メモリ３に対する読み出しアドレスとなる。周波数メモリ３には周波数データが予め格納されている。
【００１２】
第１のアドレスジェネレータ１０は、周波数情報メモリ３からの周波数データ（Ｍ）を受け、Ｍずつ増加するデータを波形メモリ６に対するアドレスとして発生する。
波形メモリ６は指定されたアドレスの内容（波形データ）を出力する。このデータはＤＡ変換器７に導かれ、ＤＡ変換される。
【００１３】
第１のアドレスジェネレータ１０の構成について説明する。なお、第２のアドレスジェネレータ２０も第１のアドレスジェネレータ１０と同一構成であるので、改めて第２のアドレスジェネレータ２０の構成については説明しない。
第１のアドレスジェネレータ１０において、１１は加算器、１２はラッチである。加算器１１の出力はラッチ１２に入力され、ラッチ１２の出力は再び加算器１１に戻される。加算器１１では周波数データＭとラッチ１２の出力とを加算する。ラッチ１２はクロック発振器４のクロックに同期して入力信号をラッチする。
この結果、ラッチ１２からはクロックパルスが入力されるごとにＭずつ増加するアドレスが発生する。
【００１４】
このような構成における動作を次に説明する。図１において、第１のアドレスジェネレータ１０、波形メモリ６、ＤＡ変換器７からなる部分は、ダイレクト・デジタル・シンセサイザ（ＤＤＳ）方式と呼ばれる波形発生回路部分である。この部分では、周波数データＭを変えることによって出力波形の１周期の時間（換言すれば、周波数）を変えることができる。
この周波数データを変えるための回路部分が、ＡＤ変換器１、スイッチ２、第２のアドレスジェネレータ２０と周波数情報メモリ３からなる部分である。
【００１５】
（１） まずスイッチ２により第２のアドレスジェネレータ２０の出力を選択した場合について説明する。
第１のアドレスジェネレータ１０と波形メモリ６とが出力波形の１周期の時間を決めるものであるのに対し、第２のアドレスジェネレータ２０と周波数情報メモリ３は周波数データの１周期の時間つまりスイープ時間を決めるものである。
第２のアドレスジェネレータ２０の全体時間Ｎが入力されると、第２のアドレスジェネレータ２０からはＮ，２Ｎ，３Ｎ，．．．が出力され、周波数情報メモリ３のアドレスを順次更新する。周波数情報メモリ３にリニアデータが格納されていた場合、出力の周波数データはリニアに変化するものとなる。
【００１６】
説明の都合上、周波数情報メモリ３のアドレスはＡから９Ａまでで、リニアデータが格納されているものとする。Ｎ＝Ａとした場合は、図２（ａ）に示すように９クロックごとに周波数データが繰り返される。Ｎ＝３Ａとした場合は、図２（ｂ）に示すように３クロックごとに周波数データが繰り返される。
したがって、全体時間Ｎを変えることによりスイープ時間を変えることができる。なお、スイープの時間の精度はクロックに依存し、他の素子のばらつきには影響されない。
【００１７】
（２） 次に、スイッチ２によりＡＤ変換器１の出力を選択した場合について説明する。
外部入力信号をＡＤ変換した値が周波数情報メモリ３のアドレス値となるので、外部入力として与えられた電圧値によってスイープ時間が決まる。このＡＤ変換器１は第２のアドレスジェネレータ２０と同じ役割をする。入力される値はアナログ量であるが本発明の内部回路ではすべてデジタルデータで処理される。
なお、外部入力信号によるスイープはＡＤ変換器１の性能に左右されるが、最近のＡＤ変換器は１００ＫＨｚ以上の速度で動作するものも多く、したがって広帯域の周波数スイープが可能である。
【００１８】
なお、周波数情報メモリ３に格納するデータはリニアデータに限定されず、例えば対数的に変化するデータとしてもよい。その場合本発明の波形発生回路からはログスイープの出力が得られる。
また、波形メモリ６にも適宜所望の波形データを書き込んでおくことができ、目的に応じて方形波、三角波、正弦波等の各種波形データを格納しておくことができる。
なおこれら周波数情報メモリ３および波形メモリ６へのデータ書き込みは制御演算回路８により行われる。
【００１９】
【発明の効果】
以上説明したように本発明によれば、周波数情報メモリに格納するデータを変えることにより容易に多様な周波数スイープを実現することができる。
また、デジタル回路で構成したため、スイープの時間の精度は使用するクロックにのみ依存し、他の素子のばらつきには影響されず、安定な周波数スイープが容易に実現できる。
また、外部入力信号によるスイープでは、スイープの速度はＡＤ変換器の性能に左右されるが、１００ＫＨｚ以上の高速動作のＡＤも多く、広帯域の周波数スイープも容易に実現できる。
【図面の簡単な説明】
【図１】本発明に係る周波数スイープ機能付き波形発生器の一実施例を示す構成図である。
【図２】周波数情報メモリから読み出される周波数データについての説明図である。
【図３】従来の電圧−周波数変換回路の一例を示す構成図である。
【符号の説明】
１ ＡＤ変換器
２ スイッチ
３ 周波数情報メモリ
４ クロック発振器
５ 分周器
６ 波形メモリ
７ ＤＡ変換器
８ 制御演算回路
１０ 第１のアドレスジェネレータ
１１ 加算器
１２ ラッチ
２０ 第２のアドレスジェネレータ
【産業上の利用分野】
本発明は、任意の波形を発生すると共に高精度で高帯域の周波数スイープを可能とする周波数スイープ機能付き波形発生器に関するものである。
【０００２】
【従来の技術】
従来より周波数可変の信号を発生するファンクションジェネレータはよく知られている。このファンクションジェネレータはその内部に電圧−周波数変換を行う回路を有しているが、大半はアナログ方式のものである。
【０００３】
図３はコンデンサの充放電を利用した電圧−周波数変換回路の一例を示すものである。入力端に電圧ｅ１ が加わると、入力抵抗Ｒ、コンデンサＣ、増幅器Ａからなるランプ回路により増幅器Ａの出力ｅ０ が図示のように上昇してゆく。この出力がツェナーダイオードＺにより決まるツェナー電圧（基準電圧ｅｒ ：ここでは＋６．３Ｖ）を越えると、コンパレータＢの出力がＨＩＧＨレベルとなり、これによりフリップフロップＤの出力がＨＩＧＨレベルとなる。
【０００４】
フリップフロップＤの出力がＨＩＧＨレベルになると、トランジスタＥがＯＮになり、コンデンサＣに充電された電荷が放電する。これにより増幅器Ａの出力電圧が０Ｖまで下がり、コンパレータＢの出力がＬＯＷレベルになり、フリップフロップＤの出力もＬＯＷレベルになる。これに応じてトランジスタＥはＯＦＦになる。
【０００５】
上記の動作を繰り返すことによって、フリップフロップＤからは、入力電圧ｅ１ に対応した周波数Ｆ０ の信号が得られる。このときの周波数Ｆ０ は、
Ｆ０ ＝１／｛（ｅ１／ ｅｒ）・Ｒ・Ｃ｝
である。
そして入力電圧ｅ１ をスイープすることにより出力信号の周波数をスイープすることができる。
なお、この電圧−周波数変換回路ではパルス列状の波形しか出力されないが、三角波や正弦波に変換する回路を付加することにより三角波や正弦波が同時に得られ、また周波数スイープもできるファンクションジェネレータを構成することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の電圧・周波数変換回路においては、各素子の温度に対する安定度が悪く、また動作速度も非常に遅いものしか実現できないという問題があった。
【０００７】
本発明の目的は、このような点に鑑み、アナログ方式ではなく主としてデジタルデータを扱う回路を用いて、高精度で高安定に周波数変換および周波数スイープのできる波形発生器を実現することにある。
【０００８】
【課題を解決するための手段】
入力される周波数データに対応して変化するアドレスデータを基準クロックに同期して発生する第１のアドレスジェネレータと、
波形データが格納され、前記第１のアドレスジェネレータからアドレスが指定されると当該アドレスに格納された波形データが読み出されるように構成された波形メモリと、
この波形メモリの出力データをアナログ変換するＤＡ変換器と、
前記第1のアドレスジェネレータに与える周波数データが格納され、アドレスが指定されると当該アドレスに格納された周波数データが読み出されるように構成された周波数情報メモリと、
前記周波数情報メモリに与えるアドレスとして、入力のデータに対応して変化するデータを前記基準クロックに同期して発生する第２のアドレスジェネレータと、
前記周波数情報メモリに与えるアドレスとして前記第2のアドレスジェネレータの出力または外部入力信号のいずれかを選択する手段
を具備し、前記ＤＡ変換器より周波数スイープされる波形が得られるように構成したことを特徴とする。
【０００９】
【作用】
第１のアドレスジェネレータから発生するアドレスにより波形メモリから波形データが読み出され、ＤＡ変換器を介してアナログ波形として出力される。
出力のアナログ波形の周波数は第１のアドレスジェネレータに与える周波数データに応じて変わる。
その周波数データは周波数情報メモリに格納されている。周波数情報メモリに与えるアドレスを変化させ、読み出される周波数データを変化させることによりアナログ波形の周波数スイープができる。
周波数情報メモリに対するアドレスは、第２のアドレスジェネレータまたは外部信号入力をＡＤ変換するＡＤ変換器より与えられる。
【００１０】
【実施例】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係る周波数スイープ機能付き波形発生器の一実施例を示す構成図である。図において、１は外部入力信号（アナログ信号）をデジタル変換するアナログ・デジタル変換器（以下アナログ・デジタル変換をＡＤ変換という）、２はスイッチ、３は周波数情報が格納された周波数情報メモリ、４は基準クロックを発生するクロック発振器、５は基準クロックを分周する分周器、６は波形データが格納された波形メモリ、７は波形メモリ６から読み出された波形データをアナログ変換するデジタル・アナログ変換器（以下デジタル・アナログ変換をＤＡ変換という）、８は周波数情報メモリ３および波形メモリ６に対してデータの書き込み等を行うための制御演算回路、１０は波形メモリ６に対するアドレスを発生する第１のアドレスジェネレータ、２０は周波数情報メモリ３に対するアドレスを発生する第２のアドレスジェネレータである。
【００１１】
ＡＤ変換器１は分周器５から与えられるクロックに同期して外部入力信号をＡＤ変換する。分周器５はクロック発振器４が発生するクロックを適宜分周する。
ＡＤ変換器１の出力と第２のアドレスジェネレータ２０の出力はスイッチ２により択一的に選択され、周波数情報メモリ３に対する読み出しアドレスとなる。周波数メモリ３には周波数データが予め格納されている。
【００１２】
第１のアドレスジェネレータ１０は、周波数情報メモリ３からの周波数データ（Ｍ）を受け、Ｍずつ増加するデータを波形メモリ６に対するアドレスとして発生する。
波形メモリ６は指定されたアドレスの内容（波形データ）を出力する。このデータはＤＡ変換器７に導かれ、ＤＡ変換される。
【００１３】
第１のアドレスジェネレータ１０の構成について説明する。なお、第２のアドレスジェネレータ２０も第１のアドレスジェネレータ１０と同一構成であるので、改めて第２のアドレスジェネレータ２０の構成については説明しない。
第１のアドレスジェネレータ１０において、１１は加算器、１２はラッチである。加算器１１の出力はラッチ１２に入力され、ラッチ１２の出力は再び加算器１１に戻される。加算器１１では周波数データＭとラッチ１２の出力とを加算する。ラッチ１２はクロック発振器４のクロックに同期して入力信号をラッチする。
この結果、ラッチ１２からはクロックパルスが入力されるごとにＭずつ増加するアドレスが発生する。
【００１４】
このような構成における動作を次に説明する。図１において、第１のアドレスジェネレータ１０、波形メモリ６、ＤＡ変換器７からなる部分は、ダイレクト・デジタル・シンセサイザ（ＤＤＳ）方式と呼ばれる波形発生回路部分である。この部分では、周波数データＭを変えることによって出力波形の１周期の時間（換言すれば、周波数）を変えることができる。
この周波数データを変えるための回路部分が、ＡＤ変換器１、スイッチ２、第２のアドレスジェネレータ２０と周波数情報メモリ３からなる部分である。
【００１５】
（１） まずスイッチ２により第２のアドレスジェネレータ２０の出力を選択した場合について説明する。
第１のアドレスジェネレータ１０と波形メモリ６とが出力波形の１周期の時間を決めるものであるのに対し、第２のアドレスジェネレータ２０と周波数情報メモリ３は周波数データの１周期の時間つまりスイープ時間を決めるものである。
第２のアドレスジェネレータ２０の全体時間Ｎが入力されると、第２のアドレスジェネレータ２０からはＮ，２Ｎ，３Ｎ，．．．が出力され、周波数情報メモリ３のアドレスを順次更新する。周波数情報メモリ３にリニアデータが格納されていた場合、出力の周波数データはリニアに変化するものとなる。
【００１６】
説明の都合上、周波数情報メモリ３のアドレスはＡから９Ａまでで、リニアデータが格納されているものとする。Ｎ＝Ａとした場合は、図２（ａ）に示すように９クロックごとに周波数データが繰り返される。Ｎ＝３Ａとした場合は、図２（ｂ）に示すように３クロックごとに周波数データが繰り返される。
したがって、全体時間Ｎを変えることによりスイープ時間を変えることができる。なお、スイープの時間の精度はクロックに依存し、他の素子のばらつきには影響されない。
【００１７】
（２） 次に、スイッチ２によりＡＤ変換器１の出力を選択した場合について説明する。
外部入力信号をＡＤ変換した値が周波数情報メモリ３のアドレス値となるので、外部入力として与えられた電圧値によってスイープ時間が決まる。このＡＤ変換器１は第２のアドレスジェネレータ２０と同じ役割をする。入力される値はアナログ量であるが本発明の内部回路ではすべてデジタルデータで処理される。
なお、外部入力信号によるスイープはＡＤ変換器１の性能に左右されるが、最近のＡＤ変換器は１００ＫＨｚ以上の速度で動作するものも多く、したがって広帯域の周波数スイープが可能である。
【００１８】
なお、周波数情報メモリ３に格納するデータはリニアデータに限定されず、例えば対数的に変化するデータとしてもよい。その場合本発明の波形発生回路からはログスイープの出力が得られる。
また、波形メモリ６にも適宜所望の波形データを書き込んでおくことができ、目的に応じて方形波、三角波、正弦波等の各種波形データを格納しておくことができる。
なおこれら周波数情報メモリ３および波形メモリ６へのデータ書き込みは制御演算回路８により行われる。
【００１９】
【発明の効果】
以上説明したように本発明によれば、周波数情報メモリに格納するデータを変えることにより容易に多様な周波数スイープを実現することができる。
また、デジタル回路で構成したため、スイープの時間の精度は使用するクロックにのみ依存し、他の素子のばらつきには影響されず、安定な周波数スイープが容易に実現できる。
また、外部入力信号によるスイープでは、スイープの速度はＡＤ変換器の性能に左右されるが、１００ＫＨｚ以上の高速動作のＡＤも多く、広帯域の周波数スイープも容易に実現できる。
【図面の簡単な説明】
【図１】本発明に係る周波数スイープ機能付き波形発生器の一実施例を示す構成図である。
【図２】周波数情報メモリから読み出される周波数データについての説明図である。
【図３】従来の電圧−周波数変換回路の一例を示す構成図である。
【符号の説明】
１ ＡＤ変換器
２ スイッチ
３ 周波数情報メモリ
４ クロック発振器
５ 分周器
６ 波形メモリ
７ ＤＡ変換器
８ 制御演算回路
１０ 第１のアドレスジェネレータ
１１ 加算器
１２ ラッチ
２０ 第２のアドレスジェネレータ
Claims (1)
- 入力される周波数データに対応して変化するアドレスデータを基準クロックに同期して発生する第１のアドレスジェネレータと、
波形データが格納され、前記第１のアドレスジェネレータからアドレスが指定されると当該アドレスに格納された波形データが読み出されるように構成された波形メモリと、
この波形メモリの出力データをアナログ変換するＤＡ変換器と、
前記第1のアドレスジェネレータに与える周波数データが格納され、アドレスが指定されると当該アドレスに格納された周波数データが読み出されるように構成された周波数情報メモリと、
前記周波数情報メモリに与えるアドレスとして、入力のデータに対応して変化するデータを前記基準クロックに同期して発生する第２のアドレスジェネレータと、
前記周波数情報メモリに与えるアドレスとして前記第2のアドレスジェネレータの出力または外部入力信号のいずれかを選択する手段
を具備し、前記ＤＡ変換器より周波数スイープされる波形が得られるように構成したことを特徴とする周波数スイープ機能付き波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14907594A JP3611043B2 (ja) | 1994-06-30 | 1994-06-30 | 周波数スイープ機能付き波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14907594A JP3611043B2 (ja) | 1994-06-30 | 1994-06-30 | 周波数スイープ機能付き波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818409A JPH0818409A (ja) | 1996-01-19 |
| JP3611043B2 true JP3611043B2 (ja) | 2005-01-19 |
Family
ID=15467150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14907594A Expired - Lifetime JP3611043B2 (ja) | 1994-06-30 | 1994-06-30 | 周波数スイープ機能付き波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3611043B2 (ja) |
-
1994
- 1994-06-30 JP JP14907594A patent/JP3611043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818409A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4815018A (en) | Spurless fractional divider direct digital frequency synthesizer and method | |
| US4245336A (en) | Electronic tone generator | |
| EP0462714A2 (en) | Generation of phase related waveforms | |
| JP3611043B2 (ja) | 周波数スイープ機能付き波形発生器 | |
| US5889424A (en) | Pulse width modulation operation circuit | |
| US20070024384A1 (en) | Noise signal generation by mapping random words | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| US6011500A (en) | Integrated circuit with a built-in D/A converter | |
| JP3417517B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| US4839651A (en) | Apparatus for measuring the dynamic characteristics of an analog-digital converter | |
| JP3536426B2 (ja) | 波形発生器 | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| US4745566A (en) | Angle modulated waveform synthesizer | |
| JPH07502151A (ja) | 任意波形発生装置構造 | |
| JP2572244Y2 (ja) | ディジタル・ダイレクト・シンセサイザ | |
| JPS5914928B2 (ja) | 線表示信号発生装置 | |
| SU551664A1 (ru) | Устройство дл генерировани функций | |
| JP3413951B2 (ja) | デューティ可変パルス波発生器 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| SU840853A1 (ru) | Цифровой функциональный генератор | |
| JP3178258B2 (ja) | スイープジェネレータ | |
| JPS58172004A (ja) | デジタル信号発生装置 | |
| JP2705936B2 (ja) | 電話機のｄｔｍｆ信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |