JPH0481010A - 遅延信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は遅延信号発生回路に関し、特に完成装置の検査
などに使用する同一波形をもち互いに所望の位相差をも
つ複数の遅延信号を発生する遅延信号発生回路に関する
。

〔従来の技術〕

従来、この種の遅延信号を発生する回路としては、第２
図に示すアナログデイレイラインまたは第３図にブロッ
ク図として示したディジタル回路による方法がある。

第２図に説明図として示したアナログデイレイライン１
を用い入力信号に対して所望の位相差をもつｎ種の信号
を出力させるためには、アナログデイレイライン１中の
入力信号に対して所望の位相差を生じる位置に出力タッ
プｔ１からｔゎを予め備えておき、これらの出力タップ
１．．１２・・・１、等から所望の信号を出力させてい
る。

第３図の従来のこの種の複数信号発生回路においては、
外部からのクロック信号がアドレス発生器６１に加えら
れると、メモリ７１のアドレスを指定するアドレス信号
が発生しメモリ７１に加えられる。このアドレス発生器
６１はクロック信号が一定数入力される毎に周期的にメ
モリ７１内の同じアドレスを繰り返し指定する信号を出
力する。

メモリ７１の各アドレスには所望の出力波形の１周期分
の信号の内の１つがディジタル値として予め記憶されて
おり、アドレス発生器６１によりアドレス信号が出力さ
れる毎にこのアドレス信号に該当するアドレスの内容が
ディジタルアナログ変換器（以後Ａ−Ｄ変換器と称する
）４１に出力され、アナログ量に変換され、ローパスフ
ィルタ（以＠　Ｌ　Ｐ　Ｆと称する）５１により不要高
域周波数成分が除去され、所望の波形をもった出力信号
として出力される。

アドレス発生器６２にはクロック信号の他に外部から設
定信号３０２が常時入力されている。この設定信号は例
えば１，２等の整数値を表わすディジタル信号である。

アドレス発生器６２はクロック信号か入力される毎にク
ロック信号の入力回数に設定信号の表わす整数値だけオ
フセットされたアドレスを生成しアドレス発生器６２と
同じ繰り返し周期たとえばＰ回のクロック信号で繰り返
すアドレス信号を生成する。このアドレス発生器６２の
出力はメモリ７２に加えられる。メモリ７２．Ｄ−Ａ変
換器４２およびＬＰＦ５３はそれぞれすでに説明したメ
モリ７１．Ｄ−Ａ変換器４１およびＬＰＦ７１と同様な
動作を行う。

従って、設定信号３０２によって指定されたアドレスの
オフセット値をｍとし、クロック信号の周期をＴｃとす
ればＬＰＦ５２より出力される出力信号とＬＰＦ５１よ
り出力される出力信号との間の位相差は２πｍＴｃ／Ｔ
となる。ただしＴは出力信号の周期であり、またＴ　＝
　Ｐ　Ｔ　ｃである。

アドレス発生器６３および６４はアドレス発生器６２と
同一のものでそれぞれ設定信号３０３および３０４に対
応するオフセット量だけクロック信号よりオフセットさ
れたアドレス信号を発生する。またメモリ７３と７４は
メモリ７１と同一であり、Ｄ−Ａ変換器４３および４４
は４１と同一のものである。

さらにＬＰＦ５３および５４は５１と同一のものである
。

〔発明が解決しようとする課題〕

上述したアナログデイレイライン１を用いる場合には以
下のような欠点がある。

イ、より僅かな位相差をもつ多数の信号を生成させる場
合、出力タップが非常に多くなり実現が困難となる。

ロ、入力側から遠い出力タップからの出力レベルはデイ
レイラインの内部損出により低下するので入力信号との
位相差の量によって出力レベルが変化する。

ハ、出力を選択する回路が複雑になる。

また、上述したディジタル回路による方法では以下のよ
うな欠点がある。

イ、クロック信号の周期が複数の出力信号間の最少位相
を決定するので、周期の短い互いに僅かな位相差しかな
い複数の信号を発生させるためには高い周波数のクロッ
ク信号を必要とする。

〔課題を解決するための手段〕

本発明の遅延信号発生回路は、外部からのクロック信号
により制御され同一の波形をもちかつ互いに所望の位相
差をもつ複数の信号を生成する信号発生回路において、
前記クロック信号により一定の所定の隔りをもったアド
レスを指定する第１のアドレス信号を生成する粗アドレ
ス発生器と、外部からの設定信号によって前記第１のア
ドレス信号によって指定されるアドレスからのオフセッ
トアドレスを指定する第２のアドレス信号を生成する複
数の精アドレス発生器と、予め各アドレスには所定の信
号が記憶されており前記第１のアドレス信号および前記
精アドレス発生器の内の１つから出力される前記第２の
アドレス信号で指定されるアドレスの内容を前記第１の
アドレス信号が入力される毎に出力するメモリとを備え
ている。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

メモリのアドレスを指定するアドレス発生器を１つの粗
アドレス発生器１と所定の出力信号数より１だけ少ない
精アドレス発生器２１，２２．２３の２種類とし、粗ア
ドレス発生器１に外部からクロック信号を入力し、粗ア
ドレス発生器１の出力を各メモリ３１，３２．３３およ
び３４に加える粗アドレス発生器１はクロック信号が入
力される毎に、たとえば、０，１０．２０−、．３０・
・・等の予め決められた一定の間隔をもつアドレスを指
定する粗アドレス信号を一定の予め決められた値、たと
えば９０までのアドレス値を等差数列的に粗アドレス信
号として出力する。精アドレス発生器２１．２２および
２３はそれぞれ外部からの設定信号１０１，１０２およ
び１０３に対応して上記隣接する粗アドレスからのオフ
セット値を指定するアドレス信号を生成する。メモリ３
１．３２３３および３４には、上述した場合には１０回
のクロック信号で一周期となるように所望の波形のレベ
ルの値を２π／１０ラジアンの電気角の間隔でサンプリ
ングした値を出力する時刻順にアドレスＯから１０．２
０．・・・９０にそれぞれ予め記憶しておく。

ここで精アドレス発生器から出力されるアドレス信号は
０．１．２・・・９の１０種の値の内の１つとする。上
記精アドレス信号を粗アドレス信号からのオフセット値
とし上述のメモリ３２．３３および３４の粗アドレス値
と精アドレス値を加算した各アドレスにこのアドレスに
対応した所望の出力波形のレベルを記憶しておく。

上記の場合にはＬＰＦ５１からの出力信号に対して（２
π／１０）Ｘ　（１／１０）ラジアンの最少位相差をも
つ信号レベルを各メモリ３２．３３および３４内の１０
０箇所のアドレスに記憶させておくことになる。

これらのメモリ３２．３３および３４にそれぞれ精アド
レス発生器２１．２２および２３からの精アドレス信号
を常時加えておき、粗アドレス信号が入力されたとき、
メモリ３２．３３および３４ではこれらのメモリにそれ
ぞれ入力される粗アドレス信号と精アドレス信号の和に
相当するアドレスに記憶されている信号を出力するよう
にこれらメモリ３２．３３および３４を構成しておく。

第１図中のＤ−Ａ変換器４２．４３および４４は第３図
中に示されているＤ−Ａ変換器４１と同一のものであり
、第１図中のＬＰＦ５１，５２゜５３および５４も第３
図中のＬＰＦ５１と同一のものである。

今迄の説明より明らかなようにＬＰＦ５１より出力され
る出力信号に対してたとえば精アドレス発生器２１によ
って発生する精アドレスに対応する位相差をもった出力
信号をＬＰＦ５２の出力として得ることかできる。

〔発明の効果〕

以上説明したように本発明により外部からのクロック信
号の周波数を高速にすることなく、従来と同周期でしか
も従来のこの種の複数信号発生器よりも微少な位相差を
もつ複数の同一波形をもつ遅延信号発生回路を得ること
が出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来のこの種の回路の一例を示す説明図、第３図は従来
のこの種の回路の別の例を示すブロック図である。 １・・・アナログデイレイライン、１０・・・粗アドレ
ス発生器、２１，２２．２３・・・精アドレス発生器、
３１，３２，３３．３４・・・メモリ、４１゜４２．４
３．４４・・・Ｄ−Ａ変換器、５１，５２゜５３．５４
・・・ＬＰＦ。

Claims (1)

【特許請求の範囲】
1. 　外部からのクロック信号により制御され同一の波形を
   もちかつ互いに所望の位相差をもつ複数の信号を生成す
   る信号発生回路において、前記クロック信号により一定
   の所定の隔りをもったアドレスを指定する第１のアドレ
   ス信号を生成する粗アドレス発生器と、外部からの設定
   信号によつて前記第１のアドレス信号によって指定され
   るアドレスからのオフセットアドレスを指定する第２の
   アドレス信号を生成する複数の精アドレス発生器と、予
   め各アドレスには所定の信号が記憶されており前記第１
   のアドレス信号および前記精アドレス発生器の内の１つ
   から出力される前記第２のアドレス信号で指定されるア
   ドレスの内容を前記第１のアドレス信号が入力される毎
   に出力するメモリとを備えたことを特徴とする遅延信号
   発生回路。