JPH0235806A - デジタル信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタル信号処理技術を用いて各種波形を
発生する信号発生装置（以下デジタル信号発生装置とす
る）に関し、特に高周波数の波形出力に好適なデジタル
信号発生装置に関する。

〔従来の技術〕

従来用いられているデジタル信号発生装置の一例の構成
を第８図に示す。図示のデジタル信号発生装置は周波数
設定手段８１、フェーズアキュムレータ８２、波形ＲＯ
Ｍ（リードオンリーメモリ）８３、Ｄ／Ａ　（デジタル
−アナログ）変換器８４、ＬＰＦ（ローパスフィルタ）
８５、基準発振器８６等で構成されている。

フェーズアキュムレータ８２は、第９図に示すように、
ｐビットの全加算器９１とｐビットのラッチ９２で構成
されており、全加算器９１の一方の入力端子ｇ１には所
望の出力周波数を設定するための周波数設定データＮが
入力され、他方の入力端子９ｂにはラッチ９２の出力が
入力されている。全加算器９１では、周波数設定データ
Ｎがその時のラッチ９２の出力に加算され、ラッチ９２
にクロックＣＬにが入力される度に、その加算結果によ
ってラッチ９２の内容が更新される。即ち、ラッチ９２
の内容は周波数設定データＮを増加率として毎回の加算
結果が蓄積されたものであり、これが各時刻ｔにおける
出力信号の瞬時位相値を表すフェーズアキュムレータ出
力として用いられる。この様子を第１０図に示す０ また、波形ＲＯＭ（ＲＡＭでも良い）８３には、例えば
第１１図に示すようなある基本周波数（読み出しのクロ
ック周波数により決まる）の正弦波の１サイクル分につ
いて、その各位相における振幅値データを位相に対応す
る各アドレスに書き込んだ位相−振幅の変換表が記憶さ
れている。その−例を第１表に示す。

周波数設定手段８１で所望の周波数に相当する周波数設
定データＮを設定すると、フェーズアキュムレータ８２
はその周波数設定データＮを増加率（位相ピッチ）とし
て変化する瞬時位相値を基準発振器８６からのクロック
信号に同期して波形ＲＯＭ８３に供給する。波形ＲＯＭ
８３からは、フェーズアキュムレータ８２から瞬時位相
値が入力される毎に、上記変換表のそれぞれ対応するア
ドレスの振幅値データが読み出される。このように次々
に読み出される瞬時振幅値はＤ／Ａ変換器８４でアナロ
グ信号に変換され、ＬＰＦ８５で高調波成分が除去され
て、上記所望の周波数の正弦波となる。

第１表 今、上記変換表でアドレスを１ずつ増加させるような瞬
時位相値を与える周波数設定データＮが設定されたとす
ると、クロック信号ＣＬＫに同期してすべてのアドレス
の振幅値データが瞬時振幅値として読み出される結果、
出力信号としては波形ＲＯＭ８３に記憶された上記基本
周波数の正弦波が得られる。これに対して、第２表に示
すように、クロック信号ＣＬＫに同期してアドレスが例
えば２あるいは３ずつ増加するような周波数設定データ
Ｎが与えられた場合は、瞬時位相値が基本周波数の場合
に比べて２倍あるいは３倍の割合で進むため、出力信号
周波数も２倍、３倍となる。このように周波数設定デー
タＮを可変設定することにより所望の周波数の正弦波を
得ることができる。

上記のようなデジタル信号発生装置の出力周波数Ｆ。は
次式■で表される。

ＦＯ＝ＮＸＦＳ　Ｘ２−”、６　＠　＊　ｅ　６−■Ｎ
：　周波数設定データ Ｆ５　：クロック周波数 ｐ：　フェーズアキュムレータのビット数ここで、仮に
、フェーズアキュムレータを１９ビツト、クロック周波
数Ｆｓを！＋、　２４２８８ＭＨｚとすれば、０式より
Ｆｏ＝ＮＸＩＯであり、ＮはＯからナイキストのサンプ
リング定理を満足する２Ｉ９−１−１−２６２１４３ま
での範囲の値を取り得るから、出力周波数Ｆ。はＯＨｚ
〜２．６２１４３ＭＨｚの範囲の周波数を１ＱＨｚステ
ツプで取り得ることになる。以上は正弦波を例にとって
説明したが、三角波、のこぎり波、その他任意の波形に
ついて波形ＲＯＭ８３にあらかじめ位相−振幅変換デー
タを書き込んでおくことにより、これらを所望の周波数
で出力させることが可能である。

〔発明が解決しようとする課題〕

上記のような従来技術によるデジタル信号発生器におい
て、フェーズアキュムレータ８２はｐビットの全加算器
９１とラッチ９２で構成されているが、全加算器では各
ビ・ノドの加算時にキャリーが発生し、下位ビットから
上位ビットへキャリーが伝播する。また、ラッチは入力
データをセットしてからクロック（ＣＬに）入力までの
セソトア・ツブ時間、及び、クロック入力からラッチ出
力までに伝播遅延時間が存在する。さらに、全加算器と
う・／チはループになっている。この様子を第１２図に
示す０同図において、ｄ、は９ａ＋　、９ｂ＋　　（ｉ
＝１゜・・・、ｐ）の入力からキャリーが発生するまで
の時間、ｄ２は９ａ＋　、９ｂ、の入力から加算結果確
定までの時間、ｄ３はキャリー人力からキャリー出力ま
での時間、ｄ４はキャリー人力から加算結果確定までの
時間、ｄ５はクロ・ツク人力から入力が出力に伝播する
までの時間及び入力からクロック入力までのセットアツ
プ時間をそれぞれ示す０ そのため、フェーズアキュムレータの最高動作周波数（
使用可能な最大クロ・ツク速度）は、全加算器での加算
結果が確定するまでの加算時間とう、ッチの伝播遅延時
間を加えた時間、即ち実行演算時間または演算速度で決
定される。

また、一般的にはフェーズアキュムレータ内の全加算器
には多くのビット数が必要であるから、それだけ全加算
器の出力が確定するまでの時間が長くなり、フェーズア
キュムレータの最高動作周波数は全加算器の演算速度に
よって最も大きく制約される。例えば、ＬＳ　ＴＴＬで
ある？４ＬＳ２８３．７４ＬＳ１７５、あるいは１ゲー
ト当たりの遅延時間が１．５圏のゲートアレイにおいて
キャリー先見法による全加算器を用いて２０ビツトのフ
ェーズアキュムレータを構成した場合の最高動作周波数
は、例えば電源電圧、使用温度範囲にもよるが、約１８
ＭＨｚ　（演算速度約５５ｎｓ　）となり、また、得ら
れる最高出力周波数はサンプリング周波数の０．４倍が
実用限界であるから、’１．２Ｍ）ＩＺ程度となる。

その結果、位相−振幅変換手段やＤ／Ａ変換器等、フェ
ーズアキュムレータ以外のデジタル信号発生装置の構成
部分の最高動作周波数よりもフェーズアキュムレータの
最高動作周波数（演算速度）によってデジタル信号発生
装置の最高動作周波数が制限されてしまい、瞬時位相値
を出力する周波数即ちサンプリング周波数はこの最高動
作周波数以上に設定することができないため、最高出力
周波数が制約されていた。

この発明は上記の事情に鑑みなされたもので、その目的
は、最高動作周波数が一定のフェーズアキュムレータを
複数個用い、各々のフェーズアキュムレータの合成出力
で出力信号の瞬時位相値を得ることによって、各々のフ
ェーズアキュムレータの最高動作周波数（演算速度）の
制約にもかかわらず、より高いサンプリング周波数を用
いることができて、最高出力周波数を格段に高（するこ
とが可能なデジタル信号発生装置を提供することにある
。

〔課題を解決するための手段〕

上記目的達成のため、この発明のデジタル信号発生装置
は、第１図に示すように、周波数設定データ入力から出
力信号の瞬時位相値を求めるためのフェーズアキュムレ
ータ手段１と、このフェーズアキュムレータ手段１の出
力である瞬時位相値を瞬時振幅値に変換する変換手段２
とを具備したデジタル信号発生装置において、上記フェ
ーズアキュムレータ手段ｌを複数のフェーズアキュムレ
ータＩＬ〜１１．（ｒｌは正の整数）で構成すると共に
、これらの各フェーズアキュムレータ１１．〜１１ｎの
出力を互いに補間し合うことにより瞬時位相値を得る補
間手段１２を設けたものである。

〔作用〕 上記の構成を有するこの発明のデジタル信号発生装置の
動作の一例を、フェーズアキュムレータ手段１が、第２
図に示すように、２つのフェーズアキュムレータｌｉｔ
及びｌｌｚよりなる場合について説明する。これらのフ
ェーズアキュムレータ１１１．１１２は、前述したよう
に、これらを構成する全加算器の演算速度により制約さ
れる一定限度の最高動作周波数を有する。

ここで、所望の出力周波数を得るための周波数設定デー
タＮが入力されると、初期値設定手段１３によりフェー
ズアキュムレータ＋１．には、初期値がＯでクロックＣ
ＬＫ、の入力毎の増加率が周波数設定データＮの２倍（
２Ｎ）となるよう初期値設定が行われ、フェーズアキュ
ムレータ１１□には、初期値がＮでクロックＣＬＫ、の
入力毎の増加率が２Ｎとなるよう初期値設定が行われる
。また、捕間手段１２は、そのクロックＣＬに６人力が
“ｌ”レベルの時フェーズアキュムレータＩＩＩからの
ａ入力ヲ出力し、４０″レベルの時フェーズアキュムレ
ータ１１２からのｂ入力を出力する。そして、このフェ
ーズアキュムレータ手段１を第３図に示すタイミングチ
ャートで動作させると、各フェーズアキュムレータｌＩ
＋　、　１１２及び補間手段Ｉ２の出力はそれぞれ第４
図（→乃至（Ｃ）のようになる。

第４図（ａ）は、フェーズアキュムレータｌＩ＋　の時
刻ｔ、、（ｎ＝ｏ、１，２．　　・・・）における出力
で、フェーズアキュムレータｌＩ＋が各時刻ｔ、ｎにお
けるクロックＣＬに、の入力毎にａ入力により周波数設
定データＮの２倍、即ち２Ｎを増加率として瞬時位相値
を蓄積する様子を、第４図（ハ）はフェーズアキュムレ
ータ１１□の時刻ｔｂｎ（ｎ＝ｏ、１１２、・・・）に
おける出力で、フェーズアキュムレータｌ１２が各時刻
ｊｂｎにおけるクロックＣＬに。

の入力毎にｂ入力によりＮを初期値、２Ｎを増加率とし
て瞬時位相値を蓄積する様子、第４図（ｃ）はクロック
ＣＬＫｃのタイミング、即ち各時刻ｊａｎ（ｎ＝０．１
，２．　　・・・）におけるクロックＣＬに２のレベル
に従って補間手段１２により各フェーズアキュムレータ
ｌｌ＋　、１１２の出力を交互に出力する様子をそれぞ
れ示している。

このように、フェーズアキュムレータ１１＋　、　＋１
２を動作させるクロックＣＬＫ、　、　　ＣＬＫ、の周
期をΔｔとすると、補間手段１２はそのクロックＣＬＫ
ｃの周期またはピット速度をΔｔ／２として瞬時位相値
を出力（補間出力）することができる。即ち、補間手段
１２では各フェーズアキュムレータｌｌｌ。

＋１２の２倍のクロック周波数を使用するのと等価であ
り、各フェーズアキュムレータＩｆ、　、　ｌ１２の２
倍の速度で補間手段１２から瞬時位相値が出力されるこ
とにより２倍のサンプリング周波数を用いることが可能
となる。

例えば、前述の？４ＬＳ２８３　、？４ＬＳＩ７５　、
あるいは１ゲート当たりの遅延時間が１．５ｎｓのゲー
トアレイにおいてキャリー先見法による全加算器を用い
て構成された２０ビツトのフェーズアキュムレータを１
個しか用いない場合、最高動作周波数即ち使用可能な最
大クロック周波数は約１１１ＭＨｚ　（演算速度約５５
ｎｓ）であり、サンプリング周波数をこれより高くする
ことは不可能であるから、この場合に得られる最高出力
周波数はサンプリング周波数の０．４倍を実用限界とし
て７．２ＭＨ２程度となるが、このように最高動作周波
数が約１１ｊＭＨｚ　（演算速度約５５ｎｓ　）のフェ
ーズアキュムレータを上記の例のようにして２個用いる
ならば、最大約３（ｉＭＨｚのクロック周波数を使用す
ることができ、各フェーズアキュムレータの最高演算速
度は約５５ｎｓのままで約１４．４ＭＨｚの最高出力周
波数が可能となる。

同様にして、この発明によ、れば最高動作周波数がＱＭ
Ｈｚのフェーズアキュムレータをｍ個（ｍは２以上の整
数）用いてフェーズアキュムレータ手段を構成すること
によりｍＸＱＭ）Ｉｚの最高出力周波数を達成すること
ができる。

この場合、ｍ個のフェーズアキュムレータを１１ｋ　（
ｋ−１，・・・・＋　ｍ）とすると、出力周波数Ｆ。（
≦ｍｘＱＭＨｚ）は次式■で与えられる。

Ｆ、＝ＮＸＦｇｅＸ２−’・・・・・・・・■Ｎ：　フ
ェーズアキュムレータ手段へ入力される周波数設定デー
タ Ｆｓｃ：　　補間後のサンプリング周波数（補間手段か
らの瞬時位相値の出力周波数） ｐ：　フェーズアキュムレータのビット数各フェーズア
キュムレータ１１．にはそれぞれ次式■に従い初期値Ｄ
！ｋが与えられる。

Ｄ、に＝（ｋ−１）Ｎ・・・・・・・・・■また、クロ
ック入力毎の各フェーズアキュムレータ１１にの瞬時位
相値の増加率ΔＤは次式■で与えられる。

ΔＤ＝ｍＸＮ・・・・・・・・・・・・■前述したよう
に、補間後のサンプリング周波数Ｆ、は、フェーズアキ
ュムレータの数ｍが多いほど高くすることができるから
、上式■より最高出力周波数がｍに比例して大きくなる
ことは明らかである。

なお、第５図（ω及び（ハ）にｍ＝３．４の場合の各フ
ェーズアキュムレータ１１．の初期値Ｄ　ｓ　ｋ　＋瞬
時位相値及びその増加率ΔＤ、許容演算時間’ｒ−ｋ（
ｋ−３（第５図（ａ））、に＝４（第５図（ハ））の関
係を示す。ちなみに、各フェーズアキュムレータ１１、
は、これらの図からも明らかなように、補間後のサンプ
リング周波数（クロックＣＬＫ。の周波数）Ｆ　ｉｃを
一定とすると、ｍが多くなるほど次の位相値を演算する
のに長い演算時間を許容される。従って、逆に許容演算
時間をＴ、ｋを各フェーズアキュムレータのほぼ最大演
算速度に相当する値とすれば、それだけさらにサンプリ
ング周波数Ｆ　ｍｅを高くすることが可能となり、最高
出力周波数も高くなる。

〔実施例〕

以下、この発明のデジタル信号発生装置の実施例につい
て第６図を参照しつつ説明する。

図示実施例のデジタル信号発生装置は、第１ｐビツトフ
エーズアキユムレータ６ｔ＋、第２ｐビツトフエーズア
キユムレータ６１ｚ及びこれら２つのフェーズアキュム
レータの出力の捕間手段として機能する２人力ｐ−ビッ
トマルチプレクサ６２よりなるフェーズアキュムレータ
手段６０．１ビツトシフト手段６３．２人力ｐ−ビット
マルチプレクサ６４、初期値設定制御手段６５、位相−
振幅変換ＲＯＭ（リードオンリーメモリ）６６、Ｄ／Ａ
　（デジタル−アナログ）変換器６７、及びＬＰＦ　（
ローパスフィルタ）６８で構成されている。

フェーズアキュムレータ手段６０の第１ｐ−ビットフェ
ーズアキュムレータ６１＋　はクロックＣＬＫ。

に同期して動作し、第２ｐ−ビットフェーズアキュムレ
ータ６１２はＣＬに、と位相が１８０°異なるクロック
ＣＬＫ、に同期して動作する。また、フェーズアキュム
レータ手段６０の２人力ｐ−ビ、ノドマルチプレクサ６
２はクロックＣＬＫｃ　に同期して動作し、ＣＬＫｃが
“１”の間第１ｐ−ビットフェーズアキュムレータ６１
．の出力ａ、（ｊ−１，２，・・・）を位相−振幅変換
ＲＯＭ６Ｂへ供給すると共に、ＣＬＫＣが０”の間第２
ｐ−ビットフェーズアキュムレータ６１２の出力ｂ＋　
　（ｊ＝１．２．　　・・・）を位相−振幅変換ＲＯＭ
６Ｇへ供給する。

このようにして、フェーズアキュムレータ手段６０の２
人力ｐ−ビットマルチプレクサ６２からは、データレー
トがクロックＣＬＫ、　、　ＣＬに、の倍の周波数（瞬
時位相値出力のサンプリング周波数）で、第１ｐ−ビッ
トフェーズアキュムレータ６Ｌ　の出力ａ１及び第２ｐ
−ビットフェーズアキュムレータ６１２の出力す、を順
次位相−振幅変換ＲＯＭ６６へ供給される。即ち、サン
プリングクロックＣＬに。のビットレートで瞬時位相値
ａＩ　ｅ　ｂｌ　ｖ　ａ２　ｐｂ２．・・・が刻々出力
される。上記各クロック、周波数設定データストローブ
信号ＳＴ（後述）、及び第１ｐ−ビットフェーズアキュ
ムレータ６１１゜第２ｐ−ビットフェーズアキュムレー
タ６１２．２人力ｐ−ビットマルチプレクサ（補間手段
）６２の出力のタイミングを第７図に示す。

一方、１ビツトシフト手段６３及び２人力ｐ〜ビ、ツト
マルチブレクサ６４には周波数設定データがｐ１ピット
のデジタルデータとして入力される。１ビツトシフト手
段６３は、入力された周波数設定データＮをＭＳＢ（最
高位ビット）側へ１ビツトシフトさせることにより２ｘ
Ｎを得、２人力Ｐ−ビットマルチプレクサ６４及びフェ
ーズアキュムレータ手段６０の第１ｐ−ビットフェーズ
アキュムレータ６１、へ供給する。２人力Ｐ−ビットマ
ルチプレクサ６４は、周波数設定データストローブ信号
ＳＴにより初期値設定制御手段６５の制御下において周
波数設定データＮを第２ｐ−ビットフェーズアキュムレ
ータ６１□に初期値として設定し、それ以後はクロック
ＣＬＫ、の入力毎にフェーズアキュムレータ６１□の出
力ｂ＋　　（Ｊ＝１，２−　　・・・）即ち瞬時位相値
を１ビツトシフト手段６３の出力により２Ｎずつ増加さ
せる。

第１ｐ−ビットフェーズアキュムレータ６１．の出力ａ
ｌ　　（ｊ＝１．２．　　・・・・）もクロックＣＬＫ
、の入力毎に１ビツトシフト手段６３の出力により２Ｎ
ずつ増加する。

位相−振幅変換ＲＯＭ５６には、正弦波ｌサイクル分の
位相値に対応する振幅値が位相値に対応させた各アドレ
スにあらかじめ書き込まれており、上記の如くクロック
ＣＬに、、ＣＬＫｂの２倍のサンプリング周波数で２人
力Ｐ−ビットマルチプレクサ６４より瞬時位相値が出力
されると、それらの各位相値に対応するアドレスの内容
が瞬時振幅値として刻々読み出され、Ｄ／Ａ変換器６７
でアナログ電圧に変換される。このようにしてＤ／Ａ変
換器６７より刻々出力されるアナログ電圧信号をＬＰＦ
６８に通すと、高調波成分が除去されて、周波数設定デ
ータＮにより定まる所望の周波数の正弦波が得られる。

なお、上記実施例はアナログ信号（正弦波）を得る場合
について説明したが、瞬時振幅値出力をデジタル形式の
まま使用する用途にももちろん応用可能であり、必要な
らば位相−振幅変換ＲＯＭ６６の前段又は後段にｐ−ビ
ットラッチ等を入れても良い。

この実施例において、例えば、ｐ＝１８（ビット）、サ
ンプリングクロックＣＬＫ、の周波数Ｆ８ｃを２６．２
１４４ＭＨｚとすると、前出の式■よりＦ。＝ＮｘＦ、
ｅＸ２−１８＝ＮＸｌ口ＱＨｚ　となり、ＯＨｚ〜１０
．４８５７６Ｍ１ｌｚ　　（Ｆ、、Ｘｏ、４　＝ｌＯ，
４８５７６ＭＨｚ　）の周波数範囲の正弦波をＩ　００
　Ｈｚステップで出力可能な周波数シンセサイザが得ら
れる。

上記実施例は、フェーズアキュムレータを２個用いた場
合について説明したが、必要に応じて３個以上のフ二一
ズアキュムレー夕を使用し、最高出力周波数を増大させ
たデジタル信号発生装置を構成することが容易なことは
明白である。

〔発明の効果〕

以上詳細に説明したように、この発明のデジタル信号発
生装置は、フェーズアキュムレータを複数個用い、各フ
二一ズアキュムレー夕の出力を捕間手段によって互いに
補間し合うことにより得られる瞬時位相値に基づいて位
相−振幅変換を行うようにしたため、各フェーズアキュ
ムレータの演算速度の制約にもかかわらず高いサンプリ
ング周波数を用いることができ、従って最高出力周波数
あるいは出力周波数範囲を所望通りに簡単に増大あるい
は拡大することができ、各種無線機器等を始め周波数シ
ンセサイザ応用機器、装置の機能向上、性能改善に多大
の貢献を為すことが期待される。

【図面の簡単な説明】

第１図はこの発明のデジタル信号発生装置の構成を示す
ブロック図、第２図はそのフェーズアキュムレータ手段
の一例の構成を示すブロック図、第３図及び第４図（→
、（ハ）、（Ｃ）はその作用を説明するためのタイミン
グ図及び時間−位相線図、第５図はフェーズアキュムレ
ータをそれぞれ３個及び４個用いたフェーズアキュムレ
ータ手段の作用を説明するための時間−位相線図、第６
図はこの発明のデジタル信号発生装置の一実施例の構成
を示すブロック図、第７図はその作用を説明するための
タイミング図、第８図は従来技術によるデジタル信号発
生装置の一例のブロック図、第９図はフェーズアキュム
レータの典型例の構成を示すブロック図、第１Ｏ図及び
第１１図は第８図のデジタル信号発生装置の作用を説明
するための線図、第１２図はフェーズアキュムレータの
演算時間を説明するためのブロック図である。 １・・・・フェーズアキュムレータ手段、２・・・・変
換手段、 ＩＩ６・・フェーズアキュムレータ（ｎは正の整数）、
１２・・補間手段、　　　　１３・・初期値設定手段。

Claims (1)

【特許請求の範囲】
1. （１）周波数設定データ入力から出力信号の瞬時位相値
   を求めるためのフェーズアキュムレータ手段と、このフ
   ェーズアキュムレータ手段の出力である瞬時位相値を瞬
   時振幅値に変換する変換手段とを具備したデジタル信号
   発生装置において、上記フェーズアキュムレータ手段を
   複数のフェーズアキュムレータで構成すると共に、これ
   らの各フェーズアキュムレータの出力を互いに補間し合
   うことにより瞬時位相値を得る補間手段を設けたことを
   特徴とするデジタル信号発生装置。