JP2948612B2 - ディジタル制御発振器 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、制御入力信号に応じて、任意に周波数と位
相とを変化することができるディジタル制御発振器に関
する。

［従来の技術］ 第５図は、従来のディジタル制御発振器の一例を示す
図である。

この従来のディジタル制御発振器は、高安定な固定発
振器１と、低周波信号発生部２と、90゜電力分配器３
と、ミキサ４、５と、電力結合器６とを有し、90゜電力
分配器３は信号９、10を出力し、低周波信号発生部２
は、周波数変化量Δf_dを示す信号７と位相変化量Δφ_ｄ
を示す信号８とを入力し、信号11、12を出力する。

この従来例において、固定発振器１の入力信号Ａ
（ｔ）をａ′sin（２πf₀＋φ_０′）とすると、90゜電
力分配器３の出力９、10は、それぞれ、次の（１）、
（２）式で与えられる。

a sin（２πf₀＋φ_０） ……（１） a cos（２πf₀＋φ_０） ……（２） ここで、f₀は、固定発振器１の出力信号周波数であ
り、ａ、φ_０は、固定発振器１の信号振幅ａ′と位相定
数φ_０′とによって定まる値である。

また、所望の周波数変化量Δf_dを示す信号７と位相変
化量Δφ_ｄを示す信号８とが低周波信号発生部２に与え
られると、次の（３）、（４）式に示す信号11、12を低
周波信号発生部２が出力する。

b cos（２πΔft＋Δφ） ……（３） b sin（２πΔft＋Δφ） ……（４） 以上によって、出力信号13は次の（５）式に示すよう
になる。

Ｂ（ｔ）＝ab｛sin（２πf₀t＋φ_０）cos（２πΔft＋Δφ） ＋cos（２πf₀t＋φ_０）sin（２πΔft＋Δφ）｝ ＝ab sin｛２π（f₀＋Δｆ）ｔ＋（φ_０＋Δφ）｝ ……（５） このようにして、所望の周波数変化量Δｆと位相変化
量Δφとを有する信号を得られる。

［発明が解決しようとする課題］ 上記従来例においては、信号発生部２を除き、電力分
配器３、ミキサ４、５、電力結合器６はアナログ回路で
構成されている。したがって、回路製作時の調整と、経
年変化、温度変化による性能の劣化とを考慮する必要が
あるという問題がある。

本発明は、回路製作時の調整と、経年変化、温度変化
による性能の劣化とを考慮する必要がないディジタル制
御発振器を提供することを目的とするものである。

［課題を解決する手段］ 本発明は、周波数制御信号と位相制御信号とに応じ
て、低周波信号発生部が出力する直交したディジタルの
２信号と直交した高周波信号とをディジタル的に演算す
ることによって、周波数と位相とを任意に制御して発振
するものである。

［作用］ 本発明は、周数数制御信号と位相制御信号とに応じ
て、低周波信号発生器が出力する直交したディジタルの
２信号と直交した高周波信号とをディジタル的に演算す
ることによって、周波数と位相とを任意に制御して発振
するので、回路製作時の調整と、経年変化、温度変化に
よる性能の劣化とを考慮する必要がない。

［実施例］ 第１図は、本発明の一実施例を示すブロック図であ
る。

この実施例は、周波数制御信号７と位相制御信号８と
によって周波数と位相とを変化可能な低周波信号発生部
18と、Ｄフリップフロップ19、20と、データセレクタ2
1、22、23と、D/A変換器24と、低域通過フィルタ25と、
タイミング制御回路30とを有する。

タイミング制御回路30は、周波数f₃のクロックを発生
する固定発振器14と、４分の１周波数分周回路15と、２
分の１周波数分周回路16と、反転回路17とを有する。ま
た、タイミング制御回路30は、直交する高周波信号cos
（２πf₀t_k）、sin（２πf₀t_k）をπ/2位相毎にディジ
タル量として出力する高周波信号発生部の一例である。

低周波信号発生部18は、周波数制御信号Δｆと位相制
御信号Δφとに応じて周波数と位相とが変化ししかも直
交する２つの信号cos（２πΔft_k＋Δφ）、sin（２π
Δft_k＋Δφ）をディジタル量で出力するものの例であ
る。ただし、t_kは、処理単位となる時間である。

Ｄフリップフロップ19とデータセレクタ21とは、低周
波信号発生部の出力と高周波信号とをそれぞれディジタ
ル乗算し、sin（２πf₀t_k）cos（２πΔft_k＋Δφ）の
信号を発生させる第１ディジタル乗算回路の一例であ
る。

Ｄフリップフロップ20とデータセレクタ22とは、低周
波信号発生部の出力と高周波信号とをそれぞれディジタ
ル乗算し、cos（２πf₀t_k）sin（２πΔft_k＋Δφ）の
信号を発生させる第２ディジタル乗算回路の一例であ
る。

データセレクタ23は、第１ディジタル乗算回路の出力
と第２ディジタル信号乗算回路の出力とをディジタル加
算し、信号sin｛２π（f₀＋Δｆ）t_k＋Δφ｝を発生さ
せる加算回路の一例である。

低域通過フィルタ25は、D/A変換器の出力の不要波を
除去するフィルタである。

なお、上記実施例においては、Ｄフリップフロップ1
9、20とデータセレクタ21、22、23とは８系列を備えて
いる。

次に、上記実施例の動作について説明する。

まず、所望の周波数変化量Δｆと位相変化量Δφとを
それぞれ与える制御信号７、８を低周波信号発生部18へ
入力し、これらの制御信号７、８に基づいて、次の
（６）、（７）式に示す信号26、27を低周波信号発生部
18がディジタル量として出力する。

d cos（２πΔft_k＋Δφ） ……（６） d sin（２πΔft_k＋Δφ） ……（７） ただし、t_kは、処理単位となる時間であり、固定発振
器14の周波数f₃の逆数である。つまり、t_k＝ｋΔＴ（ｋ
＝…、−1,0,1,2,3,…であり、ΔＴ＝1/（4f₀））であ
る。

第２図は、上記実施例において、低周波信号発生部18
の構成の一例を示すブロック図である。

低周波信号発生部18は、ROM18b、18cと制御回路18aと
を有している。ROM18b、18cは、周波数変化量Δｆと位
相変換量Δφとをそれぞれ与える制御信号７、８に基づ
いて波形データを記憶するメモリであり、制御回路18a
は、ROM18b、18cのアドレスを生成する回路である。そ
して、ROM18b、18cは、上記（６）、（７）式で示すデ
ータを発生し、この場合、上記（６）、（７）式はアナ
ログ量であるので８ビットのディジタル量に変換して出
力する。

第１図に戻って、低周波信号発生部18が出力するパラ
レルデータ26、27は、それぞれ、８系列のＤフリップフ
ロップ19、20、データセレクタ21、22によって、次の
（８）、（９）式に示す信号28、29になる。

sin（２πt₀t_k）d cos（２πΔft_k＋Δφ） ……（８） cos（２πf₀t_k）d sin（２πΔft_k＋Δφ） ……（９） ここで、t_k＝ｋΔＴであり、ΔＴ＝1/（4f₀）である
ので、（８）式のうちで、sin（２πf₀t_k）はsin（２π
/4）ｋになり、ｋ＝…，−1,0,1,2,3,…であるので、si
n（２πf₀t_k）は「０、１、０、−１」を繰り返すもの
である。また、（９）式のうちで、cos（２πf₀t_k）はc
os（２π/4）ｋになり、cos（２πf₀t_k）は「１、０、
−１、０」を繰り返すものである。

なお、（８）式の信号28は、ｋ＝4m＋１、4m＋３のと
きにのみsin（２πf₀t_k）が有効であり、つまり、sin
（２πf₀t_k）は、クロック毎に「−１、１、１、−１」
を繰り返す。また、（９）式の信号29は、ｋ＝4m、4m＋
２のときにのみcos（２πf₀t_k）が有効であり、つま
り、cos（２πf₀t_k）は、クロック毎に「１、１、−
１、−１」を繰り返す。

そして、タイミング制御回路30が、高周波信号sin
（２πf₀t_k）をπ/2移送毎にディジタル量として発生し
（f₀は1/4分周回路15の出力周波数である）、Ｄフリッ
プフロップ19とデータセレクタ21とが、低周波信号発生
器18の出力信号26と高周波信号sin（２πf₀t_k）とをデ
ィジタル乗算し、sin（２πf₀t_k）cos（２πΔft_k＋Δ
φ）の信号を発生させ、上記のようにsin（２πf₀t_k）
は、π/2位相毎に変化し、「−１、１、１、−１」を繰
り返す。

また、タイミング制御回路30が高周波信号sin（２πf
₀t_k）をπ/2位相毎にディジタル量とし発生し、Ｄフリ
ップフロップ20とデータセレクタ22とが、低周波信号発
生部18の出力信号27と高周波信号cos（２πf₀t_k）とを
ディジタル乗算し、cos（２πf₀t_k）sin（２πΔft_k＋
Δφ）の信号を発生させ、上記のようにcos（２πf
₀t_k）はπ/2位相毎に変化し「１、１、−１、−１」を
繰り返す。

さらに、データセレクタ23は、（８）式の信号28と
（９）式の信号29とに基づいて、次の（10）式に示す信
号30を出力する。

d sin｛２π（f₀＋Δｆ）t_k＋Δφ｝ ……（10） つまり、データセレクタ21の出力信号とデータセレク
タ22の出力信号とをディジタル加算し、信号sin｛２π
（f₀＋Δｆ）t_k＋Δφ｝を発生させる。

第３図は、上記実施例の動作を示すタイムチャートで
ある。

低周波信号発生部18からはt_k単位でデータが出力され
る。つまり、C_kを８ビットパラレルデータで表現した信
号26と、S_kを８ビットパラレルデータで表現した信号27
とが低周波信号発生部18から出力される。そして、信号
26、27がそれぞれＤフリップフロップ19、20に送られ
る。ここで、f₃の1/2の周期のクロックで（Ｄフリップ
フロップ19とＤフリップフロップ20とは互いに逆相で）
ラッチされるので、Ｄフリップフロップ19の出力とＤフ
リップフロップ20の出力とは第３図に示すようになる。

これを、データセレクタ21、22によって、Ｑ出力とそ
の反転出力とを交互に取り出し、セレクタ23の出力デー
タ30が図示のようになる。

出力信号30は８ビットであり、D/A変換器24によって
アナログ量に変換され、低周波通過フィルタ25によって
不要波を除去することによって、所望の周波数変化量Δ
ｆと位相変換量Δφとを有する正弦波信号出力を得られ
る。

第４図は、上記実施例における出力信号波形図であ
り、D/A変換器24の出力信号波形と低域通過フィルタ25
の出力信号の波形とを示したものである。この図におい
て、D/A変換器24の出力信号S0、C1、−S2、−C3、S4、
………、−S18、……は、一定の間隔（固定発振器14が
出力するクロックの間隔）で発生するが、低域通過フィ
ルタ25が出力する正弦波の周波数は、Δｆづつ変化し、
またその位相もΔφづつ変化する。

上記実施例によれば、回路製作時の調整と、経年変
化、温度変化による性能の劣化とを考慮する必要がな
く、従来例と比較すると、LSI化に適した回路構成であ
る。

なお、上記実施例においては、低周波信号発生器18の
出力信号が８ビットであるが、８ビット以外のＮビット
パラレルの信号であってもよい。この場合は、Ｄフリッ
プフロップ19、20、データセレクタ21、22、23として、
Ｎ系列のものを使用する。

［発明の効果］ 本発明によれば、回路製作時の調整と、経年変化、温
度変化による性能の劣化とを考慮する必要がないという
効果を奏する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図である。 第２図は、上記実施例において、低周波信号発生部18の
構成の一例を示すブロック図である。 第３図は、上記実施例の動作を示すタイムチャートであ
る。 第４図は、上記実施例における出力信号波形図である。 第５図は、従来のディジタル制御発振器の構成を示す図
である。 14……固定発振器、 18……低周波信号発生部、 19、20……Ｄフリップフロップ、 21、22、23……データセレクタ、 24……D/A変換器、 25……低域通過フィルタ。

フロントページの続き (56)参考文献 特開 平３−60501（ＪＰ，Ａ) 特開 平２−312320（ＪＰ，Ａ) 特開 昭60−113505（ＪＰ，Ａ) 特開 昭63−185105（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03B 28/00 G06F 1/02

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】周波数制御信号△ｆと位相制御信号△φと
   に応じて周波数と位相とが変化ししかも直交する２つの
   信号cos（２πΔft_k＋Δφ）、sin（２πΔft_k＋Δφ）
   （ただし、t_kは、処理単位となる時間）をディジタル量
   で出力する低周波信号発生部と； 周波数4f₀の高周波信号を発生し、分周し、また、周波
   数2f₀の第１のタイミング制御信号と、上記第１のタイ
   ミング制御信号の反転信号である第２のタイミング制御
   信号と、周波数f₀の第３のタイミング制御信号とを出力
   する高周波信号およびタイミング制御信号発生部と； 上記低周波信号発生部が出力するデジタル信号のビット
   数に対応した数の複数の第１のＤフリップフロップと、
   上記第１のＤフリップフロップのそれぞれに接続されて
   いる同数の第１のデータセレクタとによって構成され、
   上記第１のＤフリップフロップのそれぞれが上記cos
   （２πΔft_k＋Δφ）信号のパラレルデータのそれぞれ
   を入力し、上記第１のタイミング制御信号によってラッ
   チされ、上記第１のデータセレクタのそれぞれが上記第
   ３のタイミング制御信号によって、上記第１のＤフリッ
   プフロップのそれぞれのラッチ出力から信号を選択し、
   sin（２πf₀t_k）cos（２πΔft_k＋Δφ）の信号を発生
   する第１ディジタル乗算回路と； 上記低周波信号発生部が出力するデジタル信号のビット
   数に対応した数の複数の第２のＤフリップフロップと、
   上記第２のＤフリップフロップのそれぞれに接続されて
   いる同数の第２のデータセレクタとによって構成され、
   上記第２のＤフリップフロップのそれぞれが上記sin
   （２πΔft_k＋Δφ）信号のパラレルデータのそれぞれ
   を入力し、上記第２のタイミング制御信号によってラッ
   チされ、上記第２のデータセレクタのそれぞれが上記第
   ３のタイミング制御信号によって、上記第２のＤフリッ
   プフロップのそれぞれのラッチ出力から信号を選択し、
   cos（２πf₀t_k）sin（２πΔft_k＋Δφ）の信号を発生
   する第２ディジタル乗算回路と； 上記第１ディジタル乗算回路の出力と上記第２ディジタ
   ル乗算回路の出力とを入力とし、上記第１のタイミング
   制御信号で駆動される第３のデータセレクタによって構
   成され、上記第１ディジタル乗算回路の出力と上記第２
   ディジタル乗算回路の出力とをディジタル加算し、信号
   sin｛２π（f₀＋Δｆ）t_k＋Δφ｝を発生する加算回路
   と； この加算回路の出力をアナログ量に変換するD/A変換器
   と； このD/A変換器の出力の不要波を除去する低域通過フィ
   ルタと； を有することを特徴とするディジタル制御発振器。