KR100487354B1 - 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템 - Google Patents

디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템 Download PDF

Info

Publication number
KR100487354B1
KR100487354B1 KR1019980012164A KR19980012164A KR100487354B1 KR 100487354 B1 KR100487354 B1 KR 100487354B1 KR 1019980012164 A KR1019980012164 A KR 1019980012164A KR 19980012164 A KR19980012164 A KR 19980012164A KR 100487354 B1 KR100487354 B1 KR 100487354B1
Authority
KR
South Korea
Prior art keywords
input bit
signal
data
digital
modulation
Prior art date
Application number
KR1019980012164A
Other languages
English (en)
Other versions
KR19990079527A (ko
Inventor
김범진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019980012164A priority Critical patent/KR100487354B1/ko
Publication of KR19990079527A publication Critical patent/KR19990079527A/ko
Application granted granted Critical
Publication of KR100487354B1 publication Critical patent/KR100487354B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 고속신호 처리에 적합한 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조시스템에 관한 것이다.
본 발명에 따른 엠에스케이 변조기는, 차동부호화된 입력비트 데이터를 저장하는 입력비트 저장부와, 입력비트 데이터의 부호를 조정하는 부호조정부와, 복소 기저대역 신호에 대응하는 데이터 테이블을 생성하는 테이블생성부와, 상기 데이터 테이블에 입력비트 데이터와 부호조정을 위한 데이터를 입력하여 복소 디지털 기저대역 신호를 출력하는 변조신호 발생부를 구비한다.

Description

디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템{Method of Digital Minimum Shift Keying Modulation and Apparatus of The Same and Modulation System Using The Same}
본 발명은 통신 시스템에 관한 것으로, 특히 고속신호 처리에 적합한 엠에스케이 변조기 및 이를 이용한 변조시스템에 관한 것이다.
통상적으로, 통신시스템에서는 신호의 전송방식에 따라 다양한 변조방식을 채용하고 있으며, 상기 변조방식중에서 디지털 변조방식의 하나인 최소천이 변조(Minimum Shift Keying; 이하 "MSK"라 함) 방식은 연속위상 변조방식(CPM) 가운데 변조지수가 0.5인 특별한 경우의 변조방식으로 주파수 사용효율이 뛰어나 이동통신 시스템의 변조방식으로 채택되어 사용되고 있다. 여기에서, 최소천이는 직교신호(Orthogonal Signal) 전송에 필요한 최소한의 주파수 천이가 1/2T (T는 한 심볼구간)을 가지고 있음을 의미한다. 한편, 유럽형 셀룰라 표준방식인 GSM은 MSK변조방식의 일종인 GMSK(Gaussian Minimum Shift Key; 이하 "GMSK"라 함)변조방식을 사용하고 있으며, 미국특허 4,339,724와 4,567,602에 GMSK를 이용한 변조방식이 제공되고 있다.
실제로, 도 1에 도시된 바와같이 GMSK변조장치는, 입력비트 시퀀스(Sequence)를 부호화하는 차동부호화기(Differentia Encoder;2)와, 상기 부호화된 입력신호 비트 시퀀스를 연속적인 가우시안 펄스(Gaussian Pulse)의 합으로 출력하는 가우시안 필터(Gaussian Filter;4)와 상기 연속적인 가우시안 펄스를 적분하여 위상신호를 출력하는 적분기(Integrator;6)를 구비한다. 입력비트들은 정해진 순서에 따라 나열된 시퀀스의 형태를 가지고 차동부호화기(2)에 입력되는 각각의 비트에 대응하는 부호화가 이루어진후, 가우시안 필터(4)를 경유하여 연속적인 가우시안 펄스의 형태를 이루며, 적분기(6)를 경유하여 위상신호(Φ(t))가 출력된다. 또한, GMSK변조장치는, 소정의 형태를 갖는 코사인(cosine) 함수를 저장함과 아울러 상기 위상신호를 상기 코사인 함수에 입력하여 기저대역 신호를 출력하는 제1 메모리(8a)와, 소정의 형태를 갖는 사인(sine) 함수를 저장함과 아울러 상기 위상신호를 상기 사인함수에 입력하여 기저대역 신호를 출력하는 제2 메모리(8b)를 구비한다. 상기 적분기(6)에서 출력되는 위상신호를 제1 메모리(8a)에 저장된 코사인 함수에 입력하여 제1 프로세스(9a)에서 연산하여 기저대역 신호를 출력하며, 상기 위상신호를 제2 메모리(8b)에 저장된 사인함수에 입력하여 제2 프로세스(9b)에서 연산하여 기저대역 신호를 출력하게 된다.
또한, GMSK변조장치는, 소정의 주파수를 갖는 반송파를 발생하는 발진기(12)와, 상기 반송파의 위상을 90°지연 시키는 이상기(14)와, 제1 메모리(8a)에서 출력되는 기저대역 신호와 발진기(12)의 출력신호를 믹싱(Mixing)하는 제1 승산기(10a)와, 제2 메모리에서 출력되는 기저대역 신호와 이상기(14)의 출력신호를 믹싱(Mixing)하는 제2 승산기(10b)와, 제1 및 제2 승산기(10a,10b)의 출력신호를 병합하여 고주파(Radio Frequence; 이하 "RF"라 함)신호를 출력하는 가산기(16)를 구비한다. 제1 승산기(10a)는 기저대역 신호와 반송파 신호를 믹싱하며, 제2 승산기(10b)는 기저대역 신호와 위상변이된 반송파 신호를 믹싱한다. 가산기(16)는 제1 및 제2 승산기(10a,10b)의 출력신호를 병합하여 RF신호를 출력하게 된다.
그러나, 종래기술에 따른 GMSK 변조장치는, 가우시안 필터,적분기,신호처리기 및 변조기로 구성되어 있으며, 이들은 DSP, FDGA 및 EPDL과 같은 프로그램 가능한 디지털 직접회로칩에서는 소프트웨어적으로 구현하기 힘들고, 상기 변조기의 세부과정이 비교적 복잡하여 고속통신 환경에서는 부적합하고 전력소모가 큰 단점이 있다.
따라서, 본발명의 목적은 고속신호 처리에 적합한 엠에스케이 변조기 및 이를 이용한 변조시스템을 제공 하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 엠에스케이 변조기는, 차동부호화된 입력비트 데이터를 저장하는 입력비트 저장부와, 입력비트 데이터의 부호를 조정하는 부호조정부와, 복소 기저대역 신호에 대응하는 데이터 테이블을 생성하는 테이블생성부와, 상기 데이터 테이블에 입력비트 데이터와 부호조정을 위한 데이터를 입력하여 복소 디지털 기저대역 신호를 출력하는 변조신호 발생부를 구비한다.
본 발명에 따른 엠에스케이 변조방법은, 데이터 테이블을 형성하는 제1 단계와, 입력비트 데이터를 소정의 길이로 저장하고 입력비트 데이터의 부호를 결정하는 제2 단계와, 입력비트 데이터 및 결정된 부호 데이터를 상기 데이터 테이블에 입력하여 복소 디지털 기저대역 신호를 출력하는 제3 단계를 포함한다.
또한, 본 발명에 따른 엠에스케이 변조기를 이용한 변조 시스템은, 입력비트 시퀀스의 에러정정을 한후, 차동부호화 하는 채널부화기와, 차동부화화된 입력비트 데이터를 입력하여 복소 기저대역 디지털 신호를 출력하는 디지털 엠에스케이 변조기와, 디지털 신호를 아날로그 신호로 출력하는 디지털아날로그 변환기와, 아날로그 신호를 고주파신호로 변환하는 고주파변환기를 구비한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 2 내지 도 3을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 2는 본 발명에 따른 변조시스템을 나타내는 도면으로써, 도 2의 구성에서 본 발명에 따른 변조 시스템은, 입력비트 시퀀스의 에러정정을 한후, 차동부호화 하는 채널부화기(22)와, 상기 차동부화화된 입력비트 데이터를 입력하여 복소 기저대역 디지털 신호를 출력하는 디지털 MSK 변조기(24)와, 상기 디지털 신호를 아날로그 신호로 출력하는 디지털-아날로그 변환기(Didital-Analog Converter;이하 "DAC"라 함)와, 상기 아날로그 신호를 RF신호로 변환하는 RF변환기(28)를 구비한다. 상기 채널부호화기(22)는 입력신호 비트의 에러정정을 수행한후, 이결과를 차동부호화 하게 되며, 상기 차동부호화된 입력비트는 후술하는 디지털 MSK변조기(24)에서 복소 기저대역 디지털 신호로 출력되어 진다. 또한, 상기 디지털 신호는 DAC(26)를 경유하여 아날로그 신호로 변환된후, RF변환기에서 RF신호로 변환됨으로써 상기 입력비트 시퀀스를 MSK변조하여 RF신호를 발생하게 된다.
도 3은 본 발명에 따른 디지털 MSK 변조기를 나타내는 도면으로써, 도 3의 구성에서 본 발명에 따른 디지털 MSK 변조기는, 차동부호화된 입력비트 데이터를 저장하는 입력비트 저장부(30)와, 상기 저장된 입력비트중 가장 과거의 입력비트와 시간에 의해 자신의 부호를 조정하는 부호조정부(32)와, 복소 기저대역 신호에 대응하는 데이터 테이블을 생성하는 테이블생성부(34)와, 상기 데이터 테이블에 입력비트 데이터와 부호조정을 위한 데이터를 입력하여 복소 디지털 기저대역 신호를 출력하는 변조신호 발생부(34)를 구비한다. 상기 입력비트 시퀀스는 수학식 1에 나타나 있는 기저대역의 MSK변조신호(S(t))의 an을 의미한다.
[수학식 1]
어기에서, h는 변조 인덱스를 의미하고, an은 입력비트 시퀀스를 의미히며, T는 심볼주기를 나타내고, P(t)는 변조방식에 따라 특유의 형태를 갖는 펄스를 의미한다. 상기 MSK변조신호(S(t))는 실수부인 인페이저(In-Phase)와 허수부인 쿼드레츄어(Quadrature)로 나누어 진다.
상기 부호조정부(32)는 입력비트의 길이와 시간에 의해 자신의 부호를 변경하게된다. a를 입력비트를 저장하는 길이(L+1)인 이진벡터라 하면, a의 모든 원소를 오른쪽으로 한칸씩 시프트 하여 맨 왼쪽에 입력비트를 하나씩 저장하게 된다. 상기 부호조정부(32)의 부호조정인자 A(k)는 수학식 2에 의해 계산되어 진다.
[수학식 2]
여기에서, Cs는 (-1,1,1,-1)을 반복적으로 발생하는 길이가 4인 상수벡터를 의미한다. 또한, k는 비트 인덱스로서 시간을 의미하며, At의 초기값은 -1 또는 1 둘중 하나로 들 수 있다. At에 의해 입력비트에 따른 부호변화 요인을 가지며, Cs에 의해 시간에 의해 부호변화 요인을 가지게 된다. 이로인해, 부호조정부(32) 에서는 임의의 시간에서의 입력비트의 부호를 결정하게된다.
또한, 상기 부호조정부(32)를 경유하여 발생되는 복소 디지털 신호의 In-Phase와 Quadrature의 샘플을 각각 I(k,m)와 Q(k,m)라고 할때, I(k,m)와 Q(k,m)는 수학식 3에 의해 계산되어 진다.
[수학식 3]
상기 수학식 2 및 수학식 3에서의 계산과정은 매우간단하여 고속의 통신 시스템에 적용이 가능하다. 또한, 수학식 2는 시프트 레지스트로 구현이 가능하다. 이와같이, 부호조정부(32)에서 결정된 부호와 후술하는 테이블 생성부(36)에서 생성된 s테이블과 C테이블을 연산하여 실수부와 허수부를 계산할수 있다.
상기 테이블 생성부(36)는 C테이블(Cosine-Table; 이하 "C테이블"라 함)과 S테이블(Sine-Table; 이하 "S테이블"라 함)로 구성되어 있으며 이것의 생성과정은 도 4에 도시되어 있는 L비트 펄스로 근사화 할수 있다. 한편, L비트 펄스(P(t))는 구형펄스와 특정펄스의 컨볼루션 형태로 나타나며 이때의 L*N 펄스행렬{PIJ은 수학식 4에 의해 계산되어 진다.
[수학식 4]
여기에서, P(t)는 변조벙식에 따라 특유의 형태를 갖는 펄스를 의미하고, N은 비트당 출력샘플수를 의미하며 [L/2]는 L/2를 넘지않는 최대정수를 의미한다. 한편, 비트당 출력 샘플수N은 출력스펙트럼의 요구조건에 맞게 Aliasing을 피할수 있도록 결정하면 된다.
또한, 상기 C테이블과 S테이블을 각각 {C(n,m)}와 {S(n,m)}라 하면 상기 테이블은 수학식 5에 의해 계산되어 진다.
[수학식 5]
여기에서, 1^은 길이가 L이고 그것의 원소는 모두 1인 행벡터를 의미히고, an^은 십진수 n을 나타내는 길이 L^인 이진행벡터이며, Pm은 펄스행렬의 m번째 열을 의미한다.
상기 테이블의 크기는 2L+1 * N 워드이며 사인함수와 코사인함수는 근본적으로 같은 것이므로 절반만 있어도 가능하다. 또한, 상기 테이블은 DSP칩으로 구현할 경우에는 초기화 과정에서 한번만 계산하거나, 미리 계산된 값을 메모리에 넣어두면 되고, 디지털 로직회로로 구현할 경우 미리 계산된 값을 메모리에 넣어두면 된다.
또한, 디지털 MSK변조방법에 대해서 설명하면, 먼저 데이터 테이블을 생성한다.(제1 단계) 테이블 생성부(36)는 소정의 형태를 갖는 사인함수와 코사인 함수를 이용하여 입력비트에 대응하는 데이터의 테이블을 생성하게 된다. 다음으로, 입력비트 데이터를 소정의 길이로 저장하고 입력비트 데이터의 부호를 결정한다.(제2 단계) 부호조정부(32)는 입력비트의 길이와 시간에 의해 입력비트의 부호를 결정하게 된다. 이를 상세히 설명하면, 길이가 (L+1)인 이진벡터의 모든원소를 오른쪽으로 한칸씩 시프트 시킨후, 맨 왼쪽에 입력비트를 하나 저장하게 된다. 부호조정인자를 수학식 2를 사용하여 연산한다. 끝으로 상기 입력비트 데이터 및 결정된 부호 데이터를 상기 데이터 테이블에 입력하여 복소 디지털 기저대역 신호를 출력한다.(제3 단계) 변조신호 발생부(3)는 상기 테이터 테이블을 이용하여 복소신호이고 기저대역을 갖는 신호가 출력되므로, 복소 디지털 기저대역 신호를 출력한다.
상술한 바와같이, 본 발명에 따른 디지털 MSK변조기 및 그를 이용한 변조 시스템은, 초기화 과정에서 테이블만 생성해 놓으면, 입력신호를 변조신호 발생부에서 상기 테이블을 사용하여 고주파 신호로 변조할수 있으므로, 고속통신에 적합함과 아울러, 전력소모를 줄일수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래기술에 따른 지엠에스케이 변조장치의 구성을 나타낸 블럭도.
도 2는 본 발명에 따른 변조시스템의 구성을 나타낸 블럭도.
도 3은 도 2의 디지털 엠에스케이 변조기의 구성을 나타낸 블럭도.
도 4는 입력신호의 펄스파형을 나타낸 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
2 : 차동 부호화기 4 : 가우시안 필터
6 : 적분기 8 : 메모리
10 : 승산기 12 : 발진기
14 : 이상기 16 : 가산기
22 : 채널 부호화기 26 : 디지털-아날로그 변환기
24 : 디지털 엠에스케이 변조기 28 : 고주파 변환기
30 : 입력비트 저장부 32 : 부호조정부
34 : 변조신호 발생부 36 : 테이블 생성부

Claims (4)

  1. 차동부호화된 입력비트 데이터를 저장하는 입력비트 저장부와,
    상기 입력비트 데이터의 부호를 조정하는 부호조정부와,
    복소 기저대역 신호에 대응하는 데이터 테이블을 생성하는 테이블생성부와, 상기 데이터 테이블에 입력비트 데이터와 부호조정을 위한 데이터를 입력하여 복소 디지털 기저대역 신호를 출력하는 변조신호 발생부를 구비하는 것을 특징으로 하는 디지털 엠에스케이 변조기.
  2. 데이터 테이블을 형성하는 제1 단계와,
    입력비트 데이터를 소정의 길이로 저장하고 입력비트 데이터의 부호를 결정하는 제2 단계와,
    상기 입력비트 데이터 및 결정된 부호 데이터를 상기 데이터 테이블에 입력하여 복소 디지털 기저대역 신호를 출력하는 제3 단계를 포함하는 것을 특징으로 하는 디지털 엠에스케이 변조방법.
  3. 제 2 항에 있어서,
    데이터의 부호를 결정하는 단계가,
    입력비트를 오른쪽으로 한칸씩 시프트 시킨후, 맨 왼쪽에 입력비트를 하나씩 저장하는 단계와,
    부호조정인자를 연산하는 단계를 포함하는 것을 특징으로 하는 디지털 에에스케이 변조방법.
  4. 입력비트 시퀀스의 에러정정을 한후, 차동부호화 하는 채널부화기와,
    상기 차동부화화된 입력비트 데이터를 입력하여 복소 기저대역 디지털 신호를 출력하는 디지털 엠에스케이 변조기와,
    상기 디지털 신호를 아날로그 신호로 출력하는 디지털아날로그 변환기와,
    상기 아날로그 신호를 고주파신호로 변환하는 고주파변환기를 구비하는 것을 특징으로 하는 디지털 엠에스케이 변조기를 이용한 엠에스케이 변조 시스템
KR1019980012164A 1998-04-06 1998-04-06 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템 KR100487354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012164A KR100487354B1 (ko) 1998-04-06 1998-04-06 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012164A KR100487354B1 (ko) 1998-04-06 1998-04-06 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템

Publications (2)

Publication Number Publication Date
KR19990079527A KR19990079527A (ko) 1999-11-05
KR100487354B1 true KR100487354B1 (ko) 2005-07-07

Family

ID=37303505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012164A KR100487354B1 (ko) 1998-04-06 1998-04-06 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템

Country Status (1)

Country Link
KR (1) KR100487354B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773745B1 (ko) * 2006-07-14 2007-11-09 삼성전자주식회사 Gmsk변조에 기초한 데이터 변조 장치 및 이를 포함하는데이터 송신 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648099A (en) * 1984-12-17 1987-03-03 Allied Corporation Digital minimum shift keyed modulator
KR940000922A (ko) * 1992-06-30 1994-01-10 김주용 화상기록 장치의 급지부 용지걸림 자동제거 장치 및 방법
KR950003665A (ko) * 1993-07-07 1995-02-17 카마카리 료오타 금속 가스켓 조립체 및 그의 제조방법
JPH07193603A (ja) * 1993-12-27 1995-07-28 Nippon Hoso Kyokai <Nhk> Msk変調器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648099A (en) * 1984-12-17 1987-03-03 Allied Corporation Digital minimum shift keyed modulator
KR940000922A (ko) * 1992-06-30 1994-01-10 김주용 화상기록 장치의 급지부 용지걸림 자동제거 장치 및 방법
KR950003665A (ko) * 1993-07-07 1995-02-17 카마카리 료오타 금속 가스켓 조립체 및 그의 제조방법
JPH07193603A (ja) * 1993-12-27 1995-07-28 Nippon Hoso Kyokai <Nhk> Msk変調器

Also Published As

Publication number Publication date
KR19990079527A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
Vankka et al. Direct digital synthesizers: theory, design and applications
US7412008B2 (en) Programmable phase mapping and phase rotation modulator and method
JP3941039B2 (ja) マルチプロトコル変調器
Riley et al. A simplified continuous phase modulator technique
JP3410671B2 (ja) デジタル・ベースバンド変調器
JP2853230B2 (ja) ディジタルフィルタ装置
US5369378A (en) Digital DQPSK modulator
US5767750A (en) Modulator
US5937010A (en) Sample interpolator and method of generating additional samples of a sampled waveform using a programmable sample divider
TWI513249B (zh) 數位傳送器及其信號處理方法
JPH0621765A (ja) ディジタル濾波方法及び差分直交位相変調のための方法と装置
US5425055A (en) Digital radio modulator
US6025758A (en) Method and apparatus for performing digital data signal modulation
US7542520B1 (en) Apparatus and method for implementing a low complexity digital modulator
JPH05236033A (ja) デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム
JP3147000B2 (ja) 疑似gmsk変調装置
KR100487354B1 (ko) 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템
CN108881099A (zh) 一种通信信号的生成系统和生成方法
US7065157B2 (en) GMSK modulation techniques
US5512865A (en) Digital oversampled quadrature modulator
US6359936B1 (en) Modulator employing a memory reduction circuit
JP2850876B2 (ja) 変調方式
US5802104A (en) Method and apparatus for vector modulation in a communication system
US20050157816A1 (en) Circuit and method for binary modulation
WO2002060146A1 (en) Method of implementing modulation and modulator

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee