JP3941039B2 - マルチプロトコル変調器 - Google Patents
マルチプロトコル変調器 Download PDFInfo
- Publication number
- JP3941039B2 JP3941039B2 JP2002059624A JP2002059624A JP3941039B2 JP 3941039 B2 JP3941039 B2 JP 3941039B2 JP 2002059624 A JP2002059624 A JP 2002059624A JP 2002059624 A JP2002059624 A JP 2002059624A JP 3941039 B2 JP3941039 B2 JP 3941039B2
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- modulation
- phase
- gmsk
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0012—Modulated-carrier systems arrangements for identifying the type of modulation
Description
【０００１】
【発明の属する技術分野】
本発明は、一般には信号の変調、より詳細には、信号を複数の変調プロトコルの一つにて動作する能力を有する変調器を用いて変調する技法に関する。
【０００２】
【従来の技術】
現在、従来から広いカバレッジエリアに渡って高品質な移動通信を提供するために採用されてきた多くのセルラ無線あるいは移動電話システムが存在する。このようなシステムの一つとして、例えば、デジタル移動電話システムGSM（Groupe Special Mobile）がある。今日、GSM標準に関する開発は、European Telecommunications Standards Institute（ETSI）によって、Special Mobile Group（SMG）技術委員会の下で管理されている。SMGから出版されている“GSM Technical Specifications”なる名称の文書は、GSM標準の技術要件を規定するため参照されたい。GSM技術は、例えば、携帯移動デバイス、PCMCIA（Personal Computer Memory Card International Association）カード、パーソナルコンピュータ、PDA（パーソナルデジタルアシスタント）、アダプタカード、モデム、等を含む多様なアプリケーションにおいて採用されている。
【０００３】
GSMシステムにおけるより高いデータ伝送レートに対する需要に後押しされ、標準グループは、情報レートを増加するための新たな技術を検討している。高帯域幅無線通信に対しては、ETSIは、最近、EDGE（Enhanced Data Rates for GMS Evolution：GMS進化のためのエンハンスドデータレート）と呼ばれる新たな変調プロトコルを採択した。このEDGEプロトコルは、エンハンスド（高速）データレートを達成するために、8−レベル位相シフトキーシング（8PSK）変調およびマルチスロット伝送技法を利用する。さらに、EDGE起動（EDGE−enabled）無線製品は、地球規模でローミングする移動電話に対する電気通信キャリアの要件を満足させるために、800−MHz帯および1900−MHz帯を用いる850−MHz Advanced Mobile Phone System（AMPS）、すなわちIS−136（a North American Digital Cellular digital speech transmission standard）と共に、900−MHz帯、1800−MHz帯および1900−MHz帯のある組合せを用いるGSMおよびEDGEもサポートすることを要求される。無線EDGE起動（ｗｉｒｅｌｅｓｓ ＥＤＧＥ−ｅｎａｂｌｅｄ）デバイスのベースバンドセクションは、従って、例えば、FM、差分直交位相シフトキーイング（DQPSK）およびGMSKモデムなどの多様な変調技法と共に、IS−136、GSM、ハーフレートボイスエンコーダ（ボコーダ）等もサポートできることを要求される。設計者に対するさらなる挑戦として、これら全ての機能を、コスト効率の良いやり方で、しかも、縮小化傾向を続けるパッケージング要件を満たす最小の物理フットプリント（面積）を占拠するアーキテクチャにて実現することが要望される。従来の技術はこれら問題を十分には解決しない。
【０００４】
【発明が解決しようとする課題】
EDGE変調プロトコルはGSM標準において用いられるGMSK変調プロトコルより大きな変調効率を達成するが、ただし、この変調効率はシステムノイズ余裕の低減という犠牲の下で達成される。上述のように、EDGE技術は、GMSK変調プロトコルの代わりに、新たな高データ速度の物理層、すなわち、8PSK変調アーキテクチャを定義する。8PSK変調アーキテクチャによると、総データレートは、GSMのレートは1ビット／シンボルであるのに対して各DEGEパルスすなわちシンボルは3ビットの情報を運ぶために、GSMのそれと比較して3の係数だけ増加する。EDGE変調プロトコルについては、例えば、Communication Systems Design,Vol.6,No.1,Jan.2000に掲載のHari Shankarによる論文“Emerging Technology Series#1:EDGE in Wireless Data”においてさらに詳細に説明されているため、これを参照されたい。ただし、EDGE変調プロトコルの方がGMSK変調プロトコルより効率的ではあるが、GSMシステムも、いまだに広く用いられている。従って、無線EDGE起動製品に、GMSK変調器（例えば、音声通信用）とEDGE変調器（例えば、高データレート通信用）の両方を装備することが求められる。不幸なことに、従来のアプローチを用いて、２つの独立な変調器およびこれらの対応するタイミングおよび制御回路を装備した場合、結果として製品の物理サイズおよび電力要件が増加し、このことが問題となる。
【０００５】
【課題を解決するための手段】
本発明は、２つあるいはそれ以上の変調アーキテクチャを、少なくとも一つの機能サブシステムをこれら２つのアーキテクチャ間で共有することで結合するための技法を提供する。本発明の一面によると、各動作モードが異なる変調タイプに対応する２つあるいはそれ以上の異なる動作モードをサポートする能力を持つマルチプロトコル変調器は、直列入力データ流を受信し、この中に含まれるデータを所定のマッピングスキームに従ってm個 の等距離位相を含む信号点配置（constellation）にマッピングするm−レベル位相シフトキーイング（m−PSK）変調器を含む。このm−PSK変調器は、少なくとも２つの異なる変調プロトコルによって、用いられる変調プロトコルに依存してマッピングスキームを選択的に変更することで共有される。このマルチプロトコル変調器は、さらに、m−PSK変調器の出力に結合された位相ロテータを備える。この位相ロテータは、m−PSK信号の位相を選択的に所定の位相回転値だけ回転させる。この位相ロテータは、２つあるいはそれ以上の変調プロトコルによって、用いられる変調プロトコルに依存して位相回転値を選択的に修正することで共有される。位相回転された信号は、次に、線形ガウス応答を持つパルス整形フィルタに通される。
【０００６】
本発明の一つの好ましい実施例においては、新規な認識として、GMSK変調アーキテクチャが、EDGE変調アーキテクチャと一貫して（適合的に）動作できるように、ローラン級数近似（Laurent series approximation）を用いて修正される。こうして、EDGE変調器アーキテクチャにわずかな修正を加えることのみで、このEDGE変調システムは、GMSK変調プロトコルをサポートすることが可能となる。本発明は、好ましくは、さらに、任意の時間においてどの変調プロトコルが採用されるべきかを選択的に制御するための手段を備える。この新規のアプローチの一つの重要な長所は、このGMSK/EDGE結合型変調器では、重複する機能サブシステムが排除され、このため、変調システムの物理サイズおよび電力要件が大幅に低減される所にある。
【０００７】
上述の好ましい実施例の一つの実現においては、GMSK/EDGE結合型変調器は、直列入力データ流を受信し、このデータを所定のマッピングスキームに従って8個の等距離位相を含む信号点配置にマッピングする8−レベル位相シフトキーシング（8PSK）変調器を備える。この8PSK変調器は、GMSKプロトコルおよびEDGEプロトコルによって、このマッピングスキームをGMSKとEDGE変調プロトコルのどちらが要求されるかに依存して選択的に変更することで共有される。このGMSK/EDGE結合型変調器は、さらに、この8PSK変調器の出力に結合された位相ロテータを備える。この位相ロテータもこれら２つの変調プロトコルによって、GMSKとEDGE変調のどちらが用いられているかに依存して位相回転値を選択的に修正することで共有される。こうして位相回転された信号は、次に、線形ガウス応答を持つパルス整形フィルタに通される。
【０００８】
【発明の実施の形態】
以下では本発明を一例としてのEDGE/GMSK変調器システムとの関連で説明する。本発明 は特に無線通信チャネルを用いる移動通信システム内で使用するのに適するが、本発明は特定のタイプの通信システムあるいは通信チャネルとの使用に制限されるものではない。ここで用いられる“通信チャネル（communication channel）”なる用語は、例えばセ ルラ、無線周波数（RF）、マイクロ波、衛星等の無線通信リンクを含む他、例えば電話、ケーブル、光ファイバ等の専用通信ラインも含むことを意図する。さらに、マルチプロトコル変調器（multi−protoco1 modulator）およびマルチプロトコル変調器を含む機能サブシステムの様々な他の実現も同様に、データと音声変調の組合せも含めて、本発明の範囲内に入るものと理解されるべきである。
【０００９】
移動通信システムは、典型的には、しばしば差分コヒーレント復調アーキテクチャ（differentially coherent demodulation architecture）を要求する変調技法を採用する。これは、少なくとも一部、送信された信号が例えば物体からの反射などの事象が原因で急速かつ予測不能な位相変化を受け、このため、キャリア位相の回復が不可能ではないとしても困難なことによる。例えば、GSMは差分符号化GMSK技法（differentially encoded GMSK technique）を用い、North American TDMA（IS−136）スキームはπ/4差分直交位相シフトキーイング（π/4 differential quadrature phase shift keying、QPSK）を用いる。
【００１０】
本発明の主要な特徴は、後に説明されるように、２つあるいはそれ以上の異なる変調アーキテクチャ（例えば、GMSK変調器とEDGE変調器）がこれら２つあるいはそれ以上の変調アーキテクチャを含む一つあるいはそれ以上の類似の機能サブシステムあるいはコンポーネント（およびそれらと関連する回路）が共有されるようなやり方にて結合されることである。例えば、本発明によると、新規な認識として、GMSK変調アーキテクチャが、ローラン級数近似（Laurent series approximation）を用いることで、EDGE変調アーキテクチャと一貫して（適合的に）動作できるように修正される。こうして、EDGE変調アーキテクチャにわずかな修正を加えることのみで、EDGE変調システムをGMSK変調アーキテクチャをサポートするために用いることが可能になる。本発明は、さらに、好ましくは、任意の与えられた時点においてどちらの変調プロトコルが採用されるべきかを選択的に制御するための手段を含む。本発明の新規の技法をより明確に説明するために、以下では、最初に、GMSKとEDGE変調システムの概要について述べる。
【００１１】
図１Ａは、単に一例として、EDGE変調器１００を図解する。図１Ａおよび幾つかの他の図面に渡って示される細い矢印（例えば、１０１、１０３）は実数信号成分を表し、他方、太い矢印（例えば、１０５、１１０）は複素信号成分（例えば、I+jQ）を表すことを意図するものと解されたい。EDGE変調器１００は、好ましくは8PSK ROM１０２として実現される8PSK変調器を備える。入力直列ビット流（bｉ）１０１は、8PSK ROM１０２に供給される前に、最初に3−ビット語すなわちトリプレット（tｉ）１０３に変換される。好ましくは、この直列ビット流１０１からトリプレット１０３への変換は、8PSK変調器１０２の入力に結合された直列並列変換器１０８あるいはこの適当な同等物によって達成される。この直列並列変換器１０８は、例えば、シフトレジスタあるいはバッファによって実現される。（bｉ,bｉ＋１,bｉ＋２）から成る各トリプレットは、8個の好ましくは等距離位相から成る信号点配置（point of constellation）１４０にマッピングされる。この一例が図１Ｂに示される。このマッピングは、好ましくは、任意の２つの隣接シンボル間でたった１ビット位置のみが変化するGray符号化（Gray encoding）を用いて遂行される。Gray符号化を用いることの長所は、あるシンボルがその隣接シンボル（adjacent neighbors）の一つとして誤って復号されたとき発生する、誤って解釈される（誤り）ビットの数が最小となることである。さらに、この変調プロトコルは（例えば、通信チャネルの雑音が大きいなどのために）要求される場合は、（非効率ではあるが）より頑丈な二元位相シフトキーシング（binary phase shift keying、BPSK）プロトコルに縮退することができる。例えば、バーストのミッドアブル部（例えば、送信のフレーム内の同期用のタイミング参照として用いられるビットのシーケンス）を位相零（０）度と位相１８０度のみを用いて送信することもできる。これは、例えば、各ミッドアンブルビットが零（０）である場合は信号点配置（1,1,1）１５０にマッピングし、各ミッドアンブルビット１である場合は信号点配置（0,0,1）１６０にマッピングすることで達成することができる。ただし、当業者においては明らかなように、類似の他のマッピング技法を考えることもできる。
【００１２】
引き続き図１Ａとの関連で、8PSK信号の包絡線が瞬間的に零となり、このためEDGE信号を送信するために用いるパワー増幅器回路の設計が著しく複雑になるために、この8PSK信号は、好ましくは、絶えず3π/8ラジアンだけ回転される。この3π/8ラジアンだけ回転は、本質的に約50.8kHzの周波数シフトに相当し、この回転は8PSK変調器１０２の出力に接続され適当な信号位相回転を遂行するように構成された位相ロテータ１０４によって達成される。こうして、この8PSK信号点配置を絶えず回転することで、この信号の包絡線が決して零にならないことが確保される。この周波数シフトされた8PSK信号は、次に、好ましくはパルス整形フィルタ１０６、例えば、線形ガウス応答（linearized Gaussian response）を持つパルス振幅変調（pulse amplitude modulation、PAM）フィルタに通される。フィルタ１０６は、実質的にこの信号を、これがGMSKスペクトルマスク内にうまく納まるように帯域制限する。こうして、結果としての信号１１０は、GSM通信網内のGMSK信号と共存可能となる。直交変調（quadrature modulation）アーキテクチャが用いられる場合は、このパルス整形フィルタ１０６は、実際には、この信号の各直交成分（例えばIとQ）に対する、実質的に同一の応答特性を持つ、２つの別個のフィルタとして実現されることに注意する。加えて、当業者においては理解できるように、各々が別個に動作する２つあるいはそれ以上のパルス整形フィルタを、総フィルタリング特性が実質的に線形ガウス応答となるようなやり方にて縦接に接続（例えば、直列に接続）することもできる。
【００１３】
図２Ａは、GMSK変調器２００を示す。当業者においては周知のように、GMSKは、キャリア信号の位相のみが変調される変調技法であり、このためGMSK信号は一定の包絡線波形を示す。GMSK変調プロトコルを実現するためには様々な方法が存在するが、GMSK信号を生成するための従来の手段は、図２Ａに示すように、通常は、入力直列ビット流２０１を符号化するための差分符号器２０２を備え、これら統合された信号は、変調の前にガウススペクトル整形フィルタ（Gaussian spectral shaping filter）２０４を用いてフィルタリングされる。こうしてフィルタリングされた信号が、次に位相変調段２０６に送られ、ここでこのキャリアをベースバンド情報系列にて変調することで、出力GMSK信号２０８が生成される。
【００１４】
本発明によると、他の重要な利点もあるがデバイスの物理サイズおよび電力消費を低減するために、長所としてEDGE変調器とGMSK変調器の一つあるいはそれ以上の類似の機能サブシステムあるいはコンポーネントが共有されるGMSK/EDGE結合型変調器が形成される。前述のように、このGMSKとEDGEの結合を達成するために、本発明によると、好ましくはEDGE変調アーキテクチャが採用され、GMSK変調アーキテクチャがEDGE変調システムに合うように、好ましくは少なくとも一部、GMSK信号の打切りローラン級数展開（truncated Laurent series decomposition）に基づいて、GMSK波形を近似することで適合化される。
【００１５】
これも参照されたいが、Ｐ．Ａ．Ｌａｕｒｅｎｔによる論文“Ｅｘａｃｔ ａｎｄ Ａｐｐｒｏｘｉｍａｔｅ Ｃｏｎｓｔｒｕｃｔｉｏｎ ｏｆ Ｇｉｇｉｔａｌ Ｐｈａｓｅ Ｍｏｄｕｌａｔｉｏｎ ｂｙ Ｓｕｐｅｒｐｏｓｉｔｉｏｎｓ ｏｆ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｅｄ Ｐｕｌｓｅｓ”，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｃｏｍｍｓ．，Ｖｏｌ．ＣＯＭ−３４，Ｎｏ．２，ｐｐ．１５０−１６０，Ｆｅｂ．１９８６によると、任意の一定振幅のデジタル位相変調（ｃｏｎｓｔａｎｔ−ａｍｐｌｉｔｕｄｅ ｄｉｇｉｔａｌ ｐｈａｓｅ ｍｏｄｕｌａｔｉｏｎ）は、有限個の時間制限振幅変調パルス（ｆｉｎｉｔｅ ｎｕｍｂｅｒ ｏｆ ｔｉｍｅ−ｌｉｍｉｔｅｄ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｅｄ ｐｕｌｓｅ）の総和として表現することができる。このことは、位相変調器は、位相変調器の位相整形フィルタが振幅変調器に対する等価のセットのフィルタCｉ(t)によって置換されたセットの振幅変調器を用いて近似できることを含蓄する。こうして、このことから、GMSK（Gaussian filtered minimum shift）信号を含む任意の部分応答連続位相変調信号（ｐａｒｔｉａｌ ｒｅｓｐｏｎｓｅ ｃｏｎｔｉｎｕｏｕｓ ｐｈａｓｅ−ｍｏｄｕｌａｔｅｄ ｓｉｇｎａｌ）は、パルスC０(t)．．．CＭ−１(t)の線形重ね合わせ（linear superposition）として記述できることがわかる。ここで、Ｍは、t＜0の場合はg(t)＝０とき、そして、t＞LTの場合はg(t)＝１のとき、２Ｌ−１となる。ここで、g(t)はステップ応答関数を表し、Ｔはシンボル期間（例えば、GMSKおよびEDGE変調の場合は秒当たり270kサンプル）を表す。最後の想定は、GMSKの場合は、厳密には正しくないが、それでも、これは、関数g(t)はL＝4では長さLTの期間の外側では急速に所望の値に接近するため、妥当な近似といえる。GMSKを含む多くの位相変調システムでは、線形項C０(t)は、信号エネルギーの大きな部分を含む。事実、ローラン級数（展開）がその線形項C０(t)で打切られた場合、その非線形項の振幅の総和は、線形項の振幅の１０パーセント（10%）以下となる。全ての非線形項の結合電力は、線形項よりも約24dBあるいはそれ以上低くなる。従って、ローラン展開の線形打切りはGMSK波形の非常に良好な近似を与える。
【００１６】
図２Ｂは、ローラン近似に基づくGMSK変調器の実現２５０を示す。図２Ｂに示すように、出力GMSK信号２０８は、好ましくは、振幅変調器２５５の重ね合わせ２８０によって表現され、ここでは、位相変調器の位相整形フィルタ（図２Ａの２０４）は、好ましくは振幅変調器に対するパルス振幅変調（PAM）フィルタ２６０、２７０として実現される等価のセットのフィルタによって置換される。上述のように、ローラン展開は、係数C０を持つパルス整形フィルタ２６０に対応する線形項２６５と、係数C１〜CＭ−１を持つパルス整形フィルタ２７０に対応する複数の非線形項２７５に分類される。
【００１７】
ローラン展開の（例えば、C０成分のみを用いての）線形打切りがGMSK波形の良好な近似を与えることの正当性を示すためには、この変調器が、許容可能なGMSK変調に対するETSI要件を満たすことを示すことで、これを証明することができる。ETSI標準においては、本質的に２つの良さの尺度（figures of merit）、つまり、（周波数領域の特性である）スペクトラルマスク（spectral mask）と、（時間領域の特性である）位相誤りが定義されており、これら尺度を、このこと（近似の正当性）を実証するために用いることができる。最初に、スペクトラルマスクを調べることで、C０のスペクトルは常にGMSK信号のスペクトルより低いことが観察でき、こうして、ローラン展開の線形打切りはスペクトラルマスク要件を違反しないことがわかる。
【００１８】
位相誤りに関しては、誤りベクトル規模（error vector magnitude、EVM）が図２Ｃに示すように定義される。図２Ｃからわかるように、パルス整形フィルタの直交出力（例えば、IoutとQout）を複素平面内に実際のベクトル（practical vector）２９０として描き、このベクトルを（例えば非線形性を持たない）理想ベクトル（ideal vector）２９２から引くことで、誤りベクトル（EV）２９４を計算することができる。理想ベクトルのRMS値に対して正規化された後のこの誤りベクトル（EV）２９４の規模は誤りベクトル規模（EVM）２９６と呼ばれ、通常、パーセントにて測定される。引算を行なう前に、実際のベクトル２９０を前処理し、これが、オフセット、周波数および／あるいは位相シフト、および減衰を含まないようにしておくことが必要であることに注意する。角度の観点から、最大位相誤りは、以下のように計算できる：
【数１】
ここで、20°は、最大許容可能位相誤り（maximum allowable phase error）に対するETSI仕様を表す。同様に、RMS位相誤り（φｅｒｒｏｒ，ｒｍｓ）は約2.6度に等しく、これはETSI仕様において最大RMS位相誤りに対して規定される５度よりも十分に低いことを示すことができる。こうして、上述のGMSKに対する打切りローラン近似はETSI仕様の観点から妥当であることがわかる。
【００１９】
図３は打切りローラン近似に基づくGMSK変調器を示す。ローラン近似GMSK変調器（Ｌａｕｒｅｎｔ−ａｐｐｒｏｘｉｍａｔｅｄ ＧＭＳＫ ｍｏｄｕｌａｔｏｒ）３００は、入力直列データ流３０１を受信する、好ましくはBPSK ROM３０２として実現される二元位相シフトキーイング（BPSK）変調器を備える。BPSK ROM３０２の出力３０３には、位相ロテータ３０４が接続され、これはBPSK信号３０３の位相を所定の位相値、つまり、π/2ラジアン（90度）だけ回転させる働きをする。こうして位相を回転された信号は、次に、出力GMSK信号３１０を生成するために、好ましくは線形ガウス応答を持つPAMフィルタとして実現される、パルス整形フィルタ３０６に通される。図１Ａと図３を比較することで、このローラン近似GMSK変調器３００は、少なくともアーキテクチャ上は、EDGE変調器１００とかなり類似することがわかる。より具体的には、両変調アーキテクチャとも（２つの変調プロトコルで位相回転の量は異なるが）位相ロテータ１０４、３０４を備え、両変調アーキテクチャともこれらのパルス整形フィルタ１０６、３０６としてC０係数を用いる。さらに、前述のように、（GMSKに対して必要とされる）BPSK変調に対して、8PSK変調器１０２が用いられる。これを行なうためには、GMSK入力データ流３０１は、好ましくは、GMSKビット系列内のπラジアンの位相に対応する全ての“１”が（0,0,1）のトリプレット（bｉ,bｉ＋１,bｉ＋２）にて置換され、同様に、GMSKビット系列内の零ラジアンの位相に対応する全ての“０”が（1,1,1）のトリプレットにて置換されるような変換が行なわれる。この変換は、ハードウエアあるいはソフトウエアにて、ビット流が送信バッファ（図示せず）、あるいは採用される場合はこの適当な同等物に供給される前に遂行される。
【００２０】
図４は本発明に従って構成された一例としてのGMSK/EDGE結合型変調器４００を示す。このGMSK/EDGE変調器４００は、図示するように8PSK ROM４０２として実現される8PSK変調器を備える。8PSK ROM４０２は、好ましくは、この中に格納されている８個の所定の位相値の内の１つにアクセスするための３つのアドレス入力（図示せず）を備える。EDGEプロトコル信号を扱うためには、8PSK変調器４０２は、各ビットが一つのアドレス入力に対応するトリプレット（bｉ,bｉ＋１,bｉ＋２）から成る入力データ流４０３を受信できる能力を要求される。ただし、本発明から逸脱することなく、この8PSK変調器を、例えば、所定の真理値表定義に基づくゲートアレイあるいは論理ゲートの組合せとして実現することもできる。
【００２１】
GMSK/EDGE変調器４００がデジタル信号プロセッサ（DSP）あるいは他の処理デバイス（例えば、CPU）とインタフェースできるようにするために、入力ビット流４０１と8PSK変 調器４０２との間に、好ましくは、送信バッファ４０４あるいは類似の一時記憶デバイスが接続される。送信バッファ４０４は、GMSK/EDGE変調器にデータを供給するDSPあるいはこの適当な同等物が、変調器４００が特定のデータバーストを処理している間に、他のシステムタスクを遂行することを可能にする。一般に、プロセッサは、GMSK/EDGE変調器より遥かに高い速度にて動作し、従って、送信バッファ４０４がない場合は、プロセッサはGMSK/EDGE変調器を待つことを余儀なくされ、このため、システムの性能および効率に悪い影響がでる。
【００２２】
送信バッファ４０４は、好ましくは、入力直列ビット流４０１を8PSK変調器４０２によって要求されるトリプレット４０３に変換するための変換回路、例えば、直列並列変換器あるいはシフトレジスタを備える。図４に示すように、送信バッファ４０４は、好ましくは、GMSK/EDGE変調選択信号に応答して、前述のように、GMSK入力ビットマッピング４１４とEDGE入力ビットマッピング４１６の間で選択的にスイッチングする。この選択信号は、例えば、送信バッファ４０４内の変調選択回路によって生成することも、あるいは外部から生成することもできる。いずれの場合も、（採用される場合）変調選択回路は、例えば、GMSK/EDGE変調器４００の他の機能サブシステムを制御するためにグローバルに用いられる。さらに、本発明から逸脱することなく、この変調選択回路に入力データ流内に含まれる情報に応答して変調タイプ（例えば、GMSKかEDGE）を自動的に選択するための手段を含むこともできる。さらに、変調プロトコルを変更するために（例えば、ユーザによって手動で操作される）変調選択スイッチを採用することもできる。
【００２３】
さらに、図４に示すように、8PSK変調器４０２の出力は、好ましくは、8PSK信号４０５の位相を所定の位相回転値だけ回転させるためにロテータ４０６に結合される。位相回転値は、好ましくは、ロテータ４０６に接続されたレジスタ４０８あるいは類似のデバイス内にプログラムされ、こうして、事実上任意の位相回転スキームが可能となるうにされる。事実、本発明においては、この機能を用いて、単にGMSKあるいはEDGE位相回転値に、位相誤りランプ項（phase error ramp term）、つまり、GMSK変調の場合はπ/2、そしてEDGE変調の場合は3π/8を加えることで、水晶発振器の周波数の訂正も遂行される。
【００２４】
本発明の一つの実施例によると、ロテータ４０６は、位相ランプ（phase ramp）を8PSK変調器４０２の出力に加える乗算器として実現される。好ましくは、この位相ランプは、時間とともに次第に増加し、選択的にプログラマブルな傾きを持つ。このランプ信号は、例えば、一方の入力が8PSK変調器４０２の出力に結合され、他方の入力がプログラマブルカウンタに結合された2−入力加算器によって生成される。このカウンタは、好ましくは、上方にカウントし、オーバフローあるいはアンダフロー状態が発生した場合、360度の後に、ラップアラウンドすることを許される。つまり、モジュロ2π演算が用いられる。さらに、このカウンタのステップ（刻み）サイズも、好ましくは、プログラマブルとされ、GMSK変調（例えば、π/2ラジアン／ステップ）と、EDGE変調（例えば、3π/8ラジアン／ステップ）のいずれかに対して構成される。
【００２５】
ロテータ４０６の出力は、パルス整形フィルタ４１０に結合される。このパルス整形フィルタ４１０は、前述のように、好ましくは、線形ローラン係数C０で打切られるパルス振幅変調器から構成される。変調器４００の動作モードが、GMSKモードとEDGEモードのどちらに対して選択されているかに依存して、パルス整形フィルタ４１０の出力４１２は、入力データ流４０１の、それぞれ、GMSKあるいはEDGE変調された信号を供給する。本発明の一つの好ましい実施例においては、このパルス整形フィルタ４１０は、有限インパルス応答（FIR）フィルタとして実現される。当業者においては周知のように、FIRフィルタは、本質的に所定の数のタップ（例えば、係数／遅延ペア）を持つ遅延ラインから成る。このFIRフィルタは、遅延ライン内である入力サンプルにある対応する係数を乗じ、結果を累積し、次の入力サンプルに対する部屋を作るために、遅延ラインを１サンプルだけシフトする。当業者においては理解できるように、FIRフィルタは、DSPあるいは他のプロセッサによって、例えば、単一のインストラクションをルーピングすることなどで実現するのに良く適する。
【００２６】
例： GMSK/EDGE 結合型送信チャネル
単に一例として、図５Ａ〜５Ｄは本発明のに従って構成されたGMSK/EDGE結合型システム５００に対する送信チャネルの一つの実施例を示す。図５Ａに示すように、送信チャネルは、好ましくは直交チャネルとされ、8PSK変調器５１０、ロテータ・正弦ROM５２０、ペアのパルス整形フィルタ５３０、ペアの線形挿間器５４０、ペアのデジタルアナログ変換器（DAC）５５０、およびペアの平滑化フィルタ５６０を備える。直交出力信号５７０および５７２は、好ましくは、典型的にはオフチップとして設けられるRF段に結合される。図５Ａに示すように、ロテータ・正弦ROM５２０は、好ましくは、EDGE変調プロトコルとGMSK変調プロトコルの間の選択を行なうための制御入力、すなわち、
【外１】
を備える。
【００２７】
より詳細には、図５Ｂに示すように、8PSK変調器５１０は、好ましくは、本質的に、入力データ流５０１内の（１シンボルを形成する）３つの連続するビットを調べ、その出力の所に１つの3−ビット位相（例えば、EDGE変調の場合は、０＝０ラジアン、１＝2π/8ラジアン、．．．７＝2π−2π/8）を生成する8PSK ROM５１２を備える。この入力データ流は、3−ビット直列並列変換器５１６に供給される前に、送信バッファ５１１によって緩衝される。8PSK ROM５１２の内容は、GMSKとEDGEのどちらの変調プロトコルが選択されたかに関係なく同一にとどまり、従って、たった一つの8PSK ROMのみが要求される。以下のテーブル１は8PSK ROMの好ましい内容を示す。
【表１】
【００２８】
上述のように、GMSK変調の場合は、たった２つの位相値（例えば、０とπラジアン）のみを含むマッピングが採用される。従って、GMSK変調の場合は、8PSK ROM内のたった２つの位置、つまり、零ラジアンの位相に対応する8PSK ROMアドレス（1,1,1）と、πラジアンの位相に対応する8PSK ROMアドレス（1,0,0）のみがアクセスされる。
【００２９】
8PSK変調器５１０の出力は、8PSK信号の位相を選択された変調プロトコルに従って所定の量だけ回転させる位相ロテータ５１３に供給される。位相ロテータ５１３は、この実施例においては、絶えず所定の数をその累積値に加える、例えば、EDGE変調の場合は（3π/8なる位相回転に対応する）数３（５２２）を加え、GMSK変調の場合は（π/2なる位相回転に対応する）数４（５２４）を加える、4−ビットアキュムレータ５１４として実現される。このアキュムレータ５１４には、好ましくは、これに結合された入力制御信号
【外２】
に応答して少なくとも２つの異なるアキュムレータ値の内の一つを選択するためのマルチプレクサ５２６あるいはこの適当な同等物が接続される。
【００３０】
4−ビットアキュムレータは、（2６＝16であるため）モジュロ−16演算を採用することに注意する。4−ビットアキュムレータによって用いられるモジュロ−16演算を、位相ロテータに対する所望のモジュロ−2演算と相関付けるために、好ましくは、2πが16にマッピングされ、結果として、0⇒0、1⇒2π/16,2⇒4π/16,3⇒3π/8,4⇒π，．．．，15⇒π/8ラジアンなる位相回転マッピングがアキュムレータ５１４に対して得られる。こうして、アキュムレータ５１４は、好ましくは、上述のように、EDGE変調の場合は（3π/8ラジアンなる位相回転に対応する数３を、GMSK変調の場合は（π/2ラジアンなる位相回転に対応する）数４を、絶えず加えるように構成される。位相ロテータ５１３の出力は、上位ビット（MSB）を整合した後に、8PSK変調器５１０の出力に加えられる。アキュムレータ５１３内の加算器５１４と信号経路内の加算器５１５は、両方とも、好ましくは、上述のように、オーバフローあるいはアンダフロー状態が発生した場合は、ラップアラウンドすることを許される。
【００３１】
4−ビット回転されたシンボル位相（例えば、EDGE変調の場合、0＝0ラジアン、1 ＝2π/16，．．．，15＝2π−2π/16）の２の補数５１７によって、それぞれ、直交信号QR（sinφ） とIR（cosφ）を生成するためのペアの正弦（Sin）および余弦（Cos）ROM５１８に対するアドレスが形成される。各正弦／余弦ROM５１８は、16ワード長、9ビット幅（例えば、16×9ビット）とされる。幾つかの三角関数の恒等式（例えば、sin(−θ)＝−sin(θ)、cos(−θ)＝cos(θ)およびcos(θ)＝sin(θ+2π)）を用いることで、正弦／余弦ROM５１８のサイズを32ワード（例えば、各正弦／余弦ROMに対して16ワード）から８ワード（例えば、各正弦／余弦ROMに対して4ワード）に低減することもできるが、ただし、これら三角関数の項等式に対して必要とされる対応する回路、例えば、π/2（90度）加算器あるいはネゲータが実際にはROMのサイズの縮小によって節約される面積よりも多くの物理サイズを要することがあり、このためトレードオフ評価を行なう必要がある。
【００３２】
以下のテーブルは、正弦および余弦ROM５１８の内容の要約する。正弦値および余弦値は、打切りに起因するオフセットが排除あるいは低減できるよう完全な対称性が達成されされるように、（256ではなく）255にスケーリングされることに注意する。送信チャネル内の残りのデジタル信号処理に起因する任意の追加の打切り起因するオフセットは、丸め動作やアナログオフセット相殺技法にて除去される。どのちら変調プロトコルが選択されたかに関係なく、正弦および余弦ROM５１８に供給される信号は同一に扱われ、従って、たった一つのペアの正弦／余弦ROMが要求されることに注意する。
【表２】
【００３３】
正弦および余弦ROM５１８の出力からの直交信号IRとQRは、それぞれ、8なる係数だけオーバサンプリングされる。これは、好ましくは、パルス整形フィルタ５３０の設計を単純化することができる零挿入技法によって行なわれる。図５Ｃに示すように、各パルス整形フィルタ５３０は、好ましくは、32−タップFIRフィルタ５３４から成り、この係数は10ビット（無符号整数）に量子化される。これらフィルタ係数は、好ましくは、単一の32×10−ビット係数ROM５３２内に格納され、直交チャネルＩとＱにて共有される。上述のように、どの係数が採用されるかは、GMSKとEDGEのどちらの変調プロトコルが選択されたかに依存する。一例として、FIRフィルタの係数が以下のテーブル３に要約される。ここでも、信号はこの時点でどちらの変調スキームが採用されるかに関係なく同一に扱われるため、これらFIRフィルタの係数は同一である。
【表３】
【００３４】
引き続き図５Ｃとの関連で、パルス整形フィルタへの8個の連続する入力の内の１つが非零であるため、各挿間された出力を得るために、たった４回の乗算の遂行のみが要求される。13/6Mspsなる出力レートを想定すると、これら４回の乗算と対応する累積を遂行するために（13MHzクロックの）６サイクルが利用できる。こうして、一つの乗算器を用いてパルス整形フィルタリング機能を遂行することができる。４サイクルは、好ましくは、４回の乗算に割当てられ、１サイクルは、出力を10ビットに丸めるために割当てられ（５３６）、１サイクルは、累積のリセットに割当てられる。出力を丸める（５３６）前に、FIRフィルタ５３４からの19−ビット出力は、13ビットで打切られる（５３８）。
【００３５】
再び図５Ａに戻り、パルス整形フィルタ５３０の出力（IR8とQR8）は、好ましくは、サンプリングレートを（13/6MHzから）13/3MHzに増加するために、従来の×2線形挿間器５４０に供給される。この線形挿間器を実現するための一例としてのアーキテクチャが図５Ｄに示される。この挿間器の目的は、13/6MHzのサンプリングレートの信号の影像成分（image component）を減衰することで、平滑化フィルタ５６０の仕様を緩和することにある。当業者においては周知のように、信号のサンプリングレートを増加すると影像周波数（image frequency）は上方に押し上げられ、このため、より低次の平滑化フィルタを使用することが可能となる。挿間器５４０の直交変調された出力は、次に、ペアの9−ビットデジタルアナログ変換器５５０とペアの平滑化フィルタ５６０を経た後、変調された信号を送信するためにRFセクションへと送られる。
【００３６】
ここに開示されるマルチプロトコル変調器のこれら実施例は、全体あるいは一部分を半導体デバイスにて実現することができる。さらに、前述のように、変調器の少なくとも一部分は、例えば、デジタル信号プロセッサ（DSP）にて実現することができる。
【００３７】
図６は、上で図面を用いて詳細に説明したマルチプロトコル変調器の様々な機能コンポーネント／サブシステムを少なくとも一部、実現するのに適するプロセッサシステムの一般ハードウエアアーキテクチャを示す。変調器のこれらコンポーネントは一つあるいは複数のこれらプロセッサシステム上に実現される。
【００３８】
図示するように、このプロセッサシステムは、プロセッサ６０２、メモリ６０４および1/Oデバイス６０６に従って実現される。ここで用いられる“プロセッサ（processor）”なる用語は、例えば、中央処理ユニット（CPU）、デジタル信号プロセッサ（DSP）および／あるいは他の処理回路を含むあらゆる処理デバイスを含む。さらに、“プロセッサ”なる用語は、一つの処理デバイス以上のもの、すなわち、ある与えられた処理デバイスの一つあるいは複数の要素も指し、さらに、ある処理デバイスと関連する様々な要素が他の処理デバイスによって共有されることもあり得る。ここで用いられる“メモリ（memory）”なる用語は、プロセッサあるいはCPUと関連するメモリ、例えば、ランダムアクセスメモリ（RAM）、読出専用メモリ（ROM）、フラッシュメモリなどを含む。加えて、ここで用いられる“入／出力デバイス（input/output device）”、すなわち、“I/Oデバイス（I/O device）”なる用語は、例えば、データを処理ユニットに入力するための一つあるいは複数の入力デバイス（例えば、キーボード、キーパッド、ポイント・アンド・クリックデバイス、等）、および／あるいは処理ユニットによる結果を提示するための一つあるいは複数の出力デバイス（例えば、ディスプレイ、オーディオ出力デバイス、等）を含む。こうして、ここに開示される発明の方法を遂行するためのインストラクションあるいはコードを含むソフトウエアコンポーネントが、一つあるいは複数の関連するメモリデバイス（例えば、ROM、固定あるいは取り外し可能なメモリ、等）に格納され、使用の準備が整った段階で、全体あるいは一部が（例えば、RAM内に）ロードされ、CPUによって実行される。
【００３９】
ここでは本発明の様々な実施例が付属の図面を参照に説明されたが、ここに開示される技法は、本発明から逸脱することなく、より一般的に、各モードが異なる変調タイプに対応する２つあるいはそれ以上の異なる動作モードをサポートする能力を持つマルチプロトコル変調器を実現するために用いることができるものである。これを達成するためには、（幾つかの図面において示された）8PSK変調器が、好ましくは、m−レベル位相シフトキーイング（m−PSK）変調器と置換される。さらに、本発明は、説明の具体的な実施例に制限されるものではなく、当業者においては、本発明の範囲および精神から逸脱することなく、様々な他の変更および修正が可能である。
【図面の簡単な説明】
【図１Ａ】 8−レベル位相シフトキーシング（8PSK）変調器を図解するシステムブロックの図である。
【図１Ｂ】図１の8PSK変調器に対する一例としてのシンボルのマッピングを示すグラフ図である。
【図２Ａ】 GMSK（Gauussian mean shift keying）変調器を図解するシステムブロックの図である。
【図２Ｂ】ローラン級数展開に基づくGMSK変調器を図解するブロックの図である。
【図２Ｃ】一例としての誤りベクトル規模（EVM）の定義のグラフ図である。
【図３】打切りローラン級数近似に基づくGMSK変調器を図解するシステムブロックの図である。
【図４】本発明に従って構成されたGMSK/EDGE結合型変調器を図解するシステムブロックの図である。
【図５Ａ】本発明に従って構成されたGMSK/EDGE結合型変調器システムに対する送信チャネルの一つの実施例を図解するシステムブロックの図である。
【図５Ｂ】本発明に従って構成された図５Ａに示す送信チャネルの8PSK変調器、位相ロテータおよび正弦ROMサブシステムの一つの実施例を図解するブロックの図である。
【図５Ｃ】本発明に従って構成された図５Ａに示す送信チャネルのパルス整形フィルタサブシステムの一つの実施例を図解するブロックの図である。
【図５Ｄ】本発明に従って構成された図５Ａに示す送信チャネルの線形挿間器サブシステムの一つの実施例を図解するブロックの図である。
【図６】本発明の方法の少なくとも一部を実現するために適するコンピュータシステムを図解するブロック図である。
【符号の説明】
１００ EDGE変調器
１０２ 8PSK ROM
１０３ 3−ビット語すなわちトリプレット
１０４ 位相ロテータ
１０６ パルス整形フィルタ
１０８ 直列並列変換器
２００ GMSK変調器
２０２ 差分符号器
２０４ ガウススペクトル整形フィルタ
２０６ 位相変調段
２５０ ローラン近似に基づくGMSK変調器
２６０、２７０ パルス振幅変調（PAM）フィルタ
３００ ローラン近似に基づくGMSK変調器
３０２ BPSK ROM
３０４ 位相ロテータ
３０６ パルス整形フィルタ
４００ GMSK/EDGE結合型変調器
４０２ 8PSK ROM
４０４ 送信バッファ
４０６ ロテータ
４０８ レジスタ
４１０ パルス整形フィルタ
５００ GMSK/EDGE結合型システム
５１０ 8PSK変調器
５１０ 8PSK変調器
５１１ 送信バッファ
５１２ 8PSK ROM
５１３ 位相ロテータ
５１３、５１４ アキュムレータ
５１４、５１５ 加算器
５１６ 3−ビット直列並列変換器
５１８ 正弦／余弦ROM
５２０ ロテータ・正弦ROM
５２６ マルチプレクサ
５３０ パルス整形フィルタ
５３２ 係数ROM
５３４ FIRフィルタ
５４０ 線形挿間器
５５０ デジタルアナログ変換器（DAC）
５６０ 平滑化フィルタ
６０２ プロセッサ
６０４ メモリ
６０６ 1/Oデバイス
【発明の属する技術分野】
本発明は、一般には信号の変調、より詳細には、信号を複数の変調プロトコルの一つにて動作する能力を有する変調器を用いて変調する技法に関する。
【０００２】
【従来の技術】
現在、従来から広いカバレッジエリアに渡って高品質な移動通信を提供するために採用されてきた多くのセルラ無線あるいは移動電話システムが存在する。このようなシステムの一つとして、例えば、デジタル移動電話システムGSM（Groupe Special Mobile）がある。今日、GSM標準に関する開発は、European Telecommunications Standards Institute（ETSI）によって、Special Mobile Group（SMG）技術委員会の下で管理されている。SMGから出版されている“GSM Technical Specifications”なる名称の文書は、GSM標準の技術要件を規定するため参照されたい。GSM技術は、例えば、携帯移動デバイス、PCMCIA（Personal Computer Memory Card International Association）カード、パーソナルコンピュータ、PDA（パーソナルデジタルアシスタント）、アダプタカード、モデム、等を含む多様なアプリケーションにおいて採用されている。
【０００３】
GSMシステムにおけるより高いデータ伝送レートに対する需要に後押しされ、標準グループは、情報レートを増加するための新たな技術を検討している。高帯域幅無線通信に対しては、ETSIは、最近、EDGE（Enhanced Data Rates for GMS Evolution：GMS進化のためのエンハンスドデータレート）と呼ばれる新たな変調プロトコルを採択した。このEDGEプロトコルは、エンハンスド（高速）データレートを達成するために、8−レベル位相シフトキーシング（8PSK）変調およびマルチスロット伝送技法を利用する。さらに、EDGE起動（EDGE−enabled）無線製品は、地球規模でローミングする移動電話に対する電気通信キャリアの要件を満足させるために、800−MHz帯および1900−MHz帯を用いる850−MHz Advanced Mobile Phone System（AMPS）、すなわちIS−136（a North American Digital Cellular digital speech transmission standard）と共に、900−MHz帯、1800−MHz帯および1900−MHz帯のある組合せを用いるGSMおよびEDGEもサポートすることを要求される。無線EDGE起動（ｗｉｒｅｌｅｓｓ ＥＤＧＥ−ｅｎａｂｌｅｄ）デバイスのベースバンドセクションは、従って、例えば、FM、差分直交位相シフトキーイング（DQPSK）およびGMSKモデムなどの多様な変調技法と共に、IS−136、GSM、ハーフレートボイスエンコーダ（ボコーダ）等もサポートできることを要求される。設計者に対するさらなる挑戦として、これら全ての機能を、コスト効率の良いやり方で、しかも、縮小化傾向を続けるパッケージング要件を満たす最小の物理フットプリント（面積）を占拠するアーキテクチャにて実現することが要望される。従来の技術はこれら問題を十分には解決しない。
【０００４】
【発明が解決しようとする課題】
EDGE変調プロトコルはGSM標準において用いられるGMSK変調プロトコルより大きな変調効率を達成するが、ただし、この変調効率はシステムノイズ余裕の低減という犠牲の下で達成される。上述のように、EDGE技術は、GMSK変調プロトコルの代わりに、新たな高データ速度の物理層、すなわち、8PSK変調アーキテクチャを定義する。8PSK変調アーキテクチャによると、総データレートは、GSMのレートは1ビット／シンボルであるのに対して各DEGEパルスすなわちシンボルは3ビットの情報を運ぶために、GSMのそれと比較して3の係数だけ増加する。EDGE変調プロトコルについては、例えば、Communication Systems Design,Vol.6,No.1,Jan.2000に掲載のHari Shankarによる論文“Emerging Technology Series#1:EDGE in Wireless Data”においてさらに詳細に説明されているため、これを参照されたい。ただし、EDGE変調プロトコルの方がGMSK変調プロトコルより効率的ではあるが、GSMシステムも、いまだに広く用いられている。従って、無線EDGE起動製品に、GMSK変調器（例えば、音声通信用）とEDGE変調器（例えば、高データレート通信用）の両方を装備することが求められる。不幸なことに、従来のアプローチを用いて、２つの独立な変調器およびこれらの対応するタイミングおよび制御回路を装備した場合、結果として製品の物理サイズおよび電力要件が増加し、このことが問題となる。
【０００５】
【課題を解決するための手段】
本発明は、２つあるいはそれ以上の変調アーキテクチャを、少なくとも一つの機能サブシステムをこれら２つのアーキテクチャ間で共有することで結合するための技法を提供する。本発明の一面によると、各動作モードが異なる変調タイプに対応する２つあるいはそれ以上の異なる動作モードをサポートする能力を持つマルチプロトコル変調器は、直列入力データ流を受信し、この中に含まれるデータを所定のマッピングスキームに従ってm個 の等距離位相を含む信号点配置（constellation）にマッピングするm−レベル位相シフトキーイング（m−PSK）変調器を含む。このm−PSK変調器は、少なくとも２つの異なる変調プロトコルによって、用いられる変調プロトコルに依存してマッピングスキームを選択的に変更することで共有される。このマルチプロトコル変調器は、さらに、m−PSK変調器の出力に結合された位相ロテータを備える。この位相ロテータは、m−PSK信号の位相を選択的に所定の位相回転値だけ回転させる。この位相ロテータは、２つあるいはそれ以上の変調プロトコルによって、用いられる変調プロトコルに依存して位相回転値を選択的に修正することで共有される。位相回転された信号は、次に、線形ガウス応答を持つパルス整形フィルタに通される。
【０００６】
本発明の一つの好ましい実施例においては、新規な認識として、GMSK変調アーキテクチャが、EDGE変調アーキテクチャと一貫して（適合的に）動作できるように、ローラン級数近似（Laurent series approximation）を用いて修正される。こうして、EDGE変調器アーキテクチャにわずかな修正を加えることのみで、このEDGE変調システムは、GMSK変調プロトコルをサポートすることが可能となる。本発明は、好ましくは、さらに、任意の時間においてどの変調プロトコルが採用されるべきかを選択的に制御するための手段を備える。この新規のアプローチの一つの重要な長所は、このGMSK/EDGE結合型変調器では、重複する機能サブシステムが排除され、このため、変調システムの物理サイズおよび電力要件が大幅に低減される所にある。
【０００７】
上述の好ましい実施例の一つの実現においては、GMSK/EDGE結合型変調器は、直列入力データ流を受信し、このデータを所定のマッピングスキームに従って8個の等距離位相を含む信号点配置にマッピングする8−レベル位相シフトキーシング（8PSK）変調器を備える。この8PSK変調器は、GMSKプロトコルおよびEDGEプロトコルによって、このマッピングスキームをGMSKとEDGE変調プロトコルのどちらが要求されるかに依存して選択的に変更することで共有される。このGMSK/EDGE結合型変調器は、さらに、この8PSK変調器の出力に結合された位相ロテータを備える。この位相ロテータもこれら２つの変調プロトコルによって、GMSKとEDGE変調のどちらが用いられているかに依存して位相回転値を選択的に修正することで共有される。こうして位相回転された信号は、次に、線形ガウス応答を持つパルス整形フィルタに通される。
【０００８】
【発明の実施の形態】
以下では本発明を一例としてのEDGE/GMSK変調器システムとの関連で説明する。本発明 は特に無線通信チャネルを用いる移動通信システム内で使用するのに適するが、本発明は特定のタイプの通信システムあるいは通信チャネルとの使用に制限されるものではない。ここで用いられる“通信チャネル（communication channel）”なる用語は、例えばセ ルラ、無線周波数（RF）、マイクロ波、衛星等の無線通信リンクを含む他、例えば電話、ケーブル、光ファイバ等の専用通信ラインも含むことを意図する。さらに、マルチプロトコル変調器（multi−protoco1 modulator）およびマルチプロトコル変調器を含む機能サブシステムの様々な他の実現も同様に、データと音声変調の組合せも含めて、本発明の範囲内に入るものと理解されるべきである。
【０００９】
移動通信システムは、典型的には、しばしば差分コヒーレント復調アーキテクチャ（differentially coherent demodulation architecture）を要求する変調技法を採用する。これは、少なくとも一部、送信された信号が例えば物体からの反射などの事象が原因で急速かつ予測不能な位相変化を受け、このため、キャリア位相の回復が不可能ではないとしても困難なことによる。例えば、GSMは差分符号化GMSK技法（differentially encoded GMSK technique）を用い、North American TDMA（IS−136）スキームはπ/4差分直交位相シフトキーイング（π/4 differential quadrature phase shift keying、QPSK）を用いる。
【００１０】
本発明の主要な特徴は、後に説明されるように、２つあるいはそれ以上の異なる変調アーキテクチャ（例えば、GMSK変調器とEDGE変調器）がこれら２つあるいはそれ以上の変調アーキテクチャを含む一つあるいはそれ以上の類似の機能サブシステムあるいはコンポーネント（およびそれらと関連する回路）が共有されるようなやり方にて結合されることである。例えば、本発明によると、新規な認識として、GMSK変調アーキテクチャが、ローラン級数近似（Laurent series approximation）を用いることで、EDGE変調アーキテクチャと一貫して（適合的に）動作できるように修正される。こうして、EDGE変調アーキテクチャにわずかな修正を加えることのみで、EDGE変調システムをGMSK変調アーキテクチャをサポートするために用いることが可能になる。本発明は、さらに、好ましくは、任意の与えられた時点においてどちらの変調プロトコルが採用されるべきかを選択的に制御するための手段を含む。本発明の新規の技法をより明確に説明するために、以下では、最初に、GMSKとEDGE変調システムの概要について述べる。
【００１１】
図１Ａは、単に一例として、EDGE変調器１００を図解する。図１Ａおよび幾つかの他の図面に渡って示される細い矢印（例えば、１０１、１０３）は実数信号成分を表し、他方、太い矢印（例えば、１０５、１１０）は複素信号成分（例えば、I+jQ）を表すことを意図するものと解されたい。EDGE変調器１００は、好ましくは8PSK ROM１０２として実現される8PSK変調器を備える。入力直列ビット流（bｉ）１０１は、8PSK ROM１０２に供給される前に、最初に3−ビット語すなわちトリプレット（tｉ）１０３に変換される。好ましくは、この直列ビット流１０１からトリプレット１０３への変換は、8PSK変調器１０２の入力に結合された直列並列変換器１０８あるいはこの適当な同等物によって達成される。この直列並列変換器１０８は、例えば、シフトレジスタあるいはバッファによって実現される。（bｉ,bｉ＋１,bｉ＋２）から成る各トリプレットは、8個の好ましくは等距離位相から成る信号点配置（point of constellation）１４０にマッピングされる。この一例が図１Ｂに示される。このマッピングは、好ましくは、任意の２つの隣接シンボル間でたった１ビット位置のみが変化するGray符号化（Gray encoding）を用いて遂行される。Gray符号化を用いることの長所は、あるシンボルがその隣接シンボル（adjacent neighbors）の一つとして誤って復号されたとき発生する、誤って解釈される（誤り）ビットの数が最小となることである。さらに、この変調プロトコルは（例えば、通信チャネルの雑音が大きいなどのために）要求される場合は、（非効率ではあるが）より頑丈な二元位相シフトキーシング（binary phase shift keying、BPSK）プロトコルに縮退することができる。例えば、バーストのミッドアブル部（例えば、送信のフレーム内の同期用のタイミング参照として用いられるビットのシーケンス）を位相零（０）度と位相１８０度のみを用いて送信することもできる。これは、例えば、各ミッドアンブルビットが零（０）である場合は信号点配置（1,1,1）１５０にマッピングし、各ミッドアンブルビット１である場合は信号点配置（0,0,1）１６０にマッピングすることで達成することができる。ただし、当業者においては明らかなように、類似の他のマッピング技法を考えることもできる。
【００１２】
引き続き図１Ａとの関連で、8PSK信号の包絡線が瞬間的に零となり、このためEDGE信号を送信するために用いるパワー増幅器回路の設計が著しく複雑になるために、この8PSK信号は、好ましくは、絶えず3π/8ラジアンだけ回転される。この3π/8ラジアンだけ回転は、本質的に約50.8kHzの周波数シフトに相当し、この回転は8PSK変調器１０２の出力に接続され適当な信号位相回転を遂行するように構成された位相ロテータ１０４によって達成される。こうして、この8PSK信号点配置を絶えず回転することで、この信号の包絡線が決して零にならないことが確保される。この周波数シフトされた8PSK信号は、次に、好ましくはパルス整形フィルタ１０６、例えば、線形ガウス応答（linearized Gaussian response）を持つパルス振幅変調（pulse amplitude modulation、PAM）フィルタに通される。フィルタ１０６は、実質的にこの信号を、これがGMSKスペクトルマスク内にうまく納まるように帯域制限する。こうして、結果としての信号１１０は、GSM通信網内のGMSK信号と共存可能となる。直交変調（quadrature modulation）アーキテクチャが用いられる場合は、このパルス整形フィルタ１０６は、実際には、この信号の各直交成分（例えばIとQ）に対する、実質的に同一の応答特性を持つ、２つの別個のフィルタとして実現されることに注意する。加えて、当業者においては理解できるように、各々が別個に動作する２つあるいはそれ以上のパルス整形フィルタを、総フィルタリング特性が実質的に線形ガウス応答となるようなやり方にて縦接に接続（例えば、直列に接続）することもできる。
【００１３】
図２Ａは、GMSK変調器２００を示す。当業者においては周知のように、GMSKは、キャリア信号の位相のみが変調される変調技法であり、このためGMSK信号は一定の包絡線波形を示す。GMSK変調プロトコルを実現するためには様々な方法が存在するが、GMSK信号を生成するための従来の手段は、図２Ａに示すように、通常は、入力直列ビット流２０１を符号化するための差分符号器２０２を備え、これら統合された信号は、変調の前にガウススペクトル整形フィルタ（Gaussian spectral shaping filter）２０４を用いてフィルタリングされる。こうしてフィルタリングされた信号が、次に位相変調段２０６に送られ、ここでこのキャリアをベースバンド情報系列にて変調することで、出力GMSK信号２０８が生成される。
【００１４】
本発明によると、他の重要な利点もあるがデバイスの物理サイズおよび電力消費を低減するために、長所としてEDGE変調器とGMSK変調器の一つあるいはそれ以上の類似の機能サブシステムあるいはコンポーネントが共有されるGMSK/EDGE結合型変調器が形成される。前述のように、このGMSKとEDGEの結合を達成するために、本発明によると、好ましくはEDGE変調アーキテクチャが採用され、GMSK変調アーキテクチャがEDGE変調システムに合うように、好ましくは少なくとも一部、GMSK信号の打切りローラン級数展開（truncated Laurent series decomposition）に基づいて、GMSK波形を近似することで適合化される。
【００１５】
これも参照されたいが、Ｐ．Ａ．Ｌａｕｒｅｎｔによる論文“Ｅｘａｃｔ ａｎｄ Ａｐｐｒｏｘｉｍａｔｅ Ｃｏｎｓｔｒｕｃｔｉｏｎ ｏｆ Ｇｉｇｉｔａｌ Ｐｈａｓｅ Ｍｏｄｕｌａｔｉｏｎ ｂｙ Ｓｕｐｅｒｐｏｓｉｔｉｏｎｓ ｏｆ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｅｄ Ｐｕｌｓｅｓ”，ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｃｏｍｍｓ．，Ｖｏｌ．ＣＯＭ−３４，Ｎｏ．２，ｐｐ．１５０−１６０，Ｆｅｂ．１９８６によると、任意の一定振幅のデジタル位相変調（ｃｏｎｓｔａｎｔ−ａｍｐｌｉｔｕｄｅ ｄｉｇｉｔａｌ ｐｈａｓｅ ｍｏｄｕｌａｔｉｏｎ）は、有限個の時間制限振幅変調パルス（ｆｉｎｉｔｅ ｎｕｍｂｅｒ ｏｆ ｔｉｍｅ−ｌｉｍｉｔｅｄ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｅｄ ｐｕｌｓｅ）の総和として表現することができる。このことは、位相変調器は、位相変調器の位相整形フィルタが振幅変調器に対する等価のセットのフィルタCｉ(t)によって置換されたセットの振幅変調器を用いて近似できることを含蓄する。こうして、このことから、GMSK（Gaussian filtered minimum shift）信号を含む任意の部分応答連続位相変調信号（ｐａｒｔｉａｌ ｒｅｓｐｏｎｓｅ ｃｏｎｔｉｎｕｏｕｓ ｐｈａｓｅ−ｍｏｄｕｌａｔｅｄ ｓｉｇｎａｌ）は、パルスC０(t)．．．CＭ−１(t)の線形重ね合わせ（linear superposition）として記述できることがわかる。ここで、Ｍは、t＜0の場合はg(t)＝０とき、そして、t＞LTの場合はg(t)＝１のとき、２Ｌ−１となる。ここで、g(t)はステップ応答関数を表し、Ｔはシンボル期間（例えば、GMSKおよびEDGE変調の場合は秒当たり270kサンプル）を表す。最後の想定は、GMSKの場合は、厳密には正しくないが、それでも、これは、関数g(t)はL＝4では長さLTの期間の外側では急速に所望の値に接近するため、妥当な近似といえる。GMSKを含む多くの位相変調システムでは、線形項C０(t)は、信号エネルギーの大きな部分を含む。事実、ローラン級数（展開）がその線形項C０(t)で打切られた場合、その非線形項の振幅の総和は、線形項の振幅の１０パーセント（10%）以下となる。全ての非線形項の結合電力は、線形項よりも約24dBあるいはそれ以上低くなる。従って、ローラン展開の線形打切りはGMSK波形の非常に良好な近似を与える。
【００１６】
図２Ｂは、ローラン近似に基づくGMSK変調器の実現２５０を示す。図２Ｂに示すように、出力GMSK信号２０８は、好ましくは、振幅変調器２５５の重ね合わせ２８０によって表現され、ここでは、位相変調器の位相整形フィルタ（図２Ａの２０４）は、好ましくは振幅変調器に対するパルス振幅変調（PAM）フィルタ２６０、２７０として実現される等価のセットのフィルタによって置換される。上述のように、ローラン展開は、係数C０を持つパルス整形フィルタ２６０に対応する線形項２６５と、係数C１〜CＭ−１を持つパルス整形フィルタ２７０に対応する複数の非線形項２７５に分類される。
【００１７】
ローラン展開の（例えば、C０成分のみを用いての）線形打切りがGMSK波形の良好な近似を与えることの正当性を示すためには、この変調器が、許容可能なGMSK変調に対するETSI要件を満たすことを示すことで、これを証明することができる。ETSI標準においては、本質的に２つの良さの尺度（figures of merit）、つまり、（周波数領域の特性である）スペクトラルマスク（spectral mask）と、（時間領域の特性である）位相誤りが定義されており、これら尺度を、このこと（近似の正当性）を実証するために用いることができる。最初に、スペクトラルマスクを調べることで、C０のスペクトルは常にGMSK信号のスペクトルより低いことが観察でき、こうして、ローラン展開の線形打切りはスペクトラルマスク要件を違反しないことがわかる。
【００１８】
位相誤りに関しては、誤りベクトル規模（error vector magnitude、EVM）が図２Ｃに示すように定義される。図２Ｃからわかるように、パルス整形フィルタの直交出力（例えば、IoutとQout）を複素平面内に実際のベクトル（practical vector）２９０として描き、このベクトルを（例えば非線形性を持たない）理想ベクトル（ideal vector）２９２から引くことで、誤りベクトル（EV）２９４を計算することができる。理想ベクトルのRMS値に対して正規化された後のこの誤りベクトル（EV）２９４の規模は誤りベクトル規模（EVM）２９６と呼ばれ、通常、パーセントにて測定される。引算を行なう前に、実際のベクトル２９０を前処理し、これが、オフセット、周波数および／あるいは位相シフト、および減衰を含まないようにしておくことが必要であることに注意する。角度の観点から、最大位相誤りは、以下のように計算できる：
【数１】
【００１９】
図３は打切りローラン近似に基づくGMSK変調器を示す。ローラン近似GMSK変調器（Ｌａｕｒｅｎｔ−ａｐｐｒｏｘｉｍａｔｅｄ ＧＭＳＫ ｍｏｄｕｌａｔｏｒ）３００は、入力直列データ流３０１を受信する、好ましくはBPSK ROM３０２として実現される二元位相シフトキーイング（BPSK）変調器を備える。BPSK ROM３０２の出力３０３には、位相ロテータ３０４が接続され、これはBPSK信号３０３の位相を所定の位相値、つまり、π/2ラジアン（90度）だけ回転させる働きをする。こうして位相を回転された信号は、次に、出力GMSK信号３１０を生成するために、好ましくは線形ガウス応答を持つPAMフィルタとして実現される、パルス整形フィルタ３０６に通される。図１Ａと図３を比較することで、このローラン近似GMSK変調器３００は、少なくともアーキテクチャ上は、EDGE変調器１００とかなり類似することがわかる。より具体的には、両変調アーキテクチャとも（２つの変調プロトコルで位相回転の量は異なるが）位相ロテータ１０４、３０４を備え、両変調アーキテクチャともこれらのパルス整形フィルタ１０６、３０６としてC０係数を用いる。さらに、前述のように、（GMSKに対して必要とされる）BPSK変調に対して、8PSK変調器１０２が用いられる。これを行なうためには、GMSK入力データ流３０１は、好ましくは、GMSKビット系列内のπラジアンの位相に対応する全ての“１”が（0,0,1）のトリプレット（bｉ,bｉ＋１,bｉ＋２）にて置換され、同様に、GMSKビット系列内の零ラジアンの位相に対応する全ての“０”が（1,1,1）のトリプレットにて置換されるような変換が行なわれる。この変換は、ハードウエアあるいはソフトウエアにて、ビット流が送信バッファ（図示せず）、あるいは採用される場合はこの適当な同等物に供給される前に遂行される。
【００２０】
図４は本発明に従って構成された一例としてのGMSK/EDGE結合型変調器４００を示す。このGMSK/EDGE変調器４００は、図示するように8PSK ROM４０２として実現される8PSK変調器を備える。8PSK ROM４０２は、好ましくは、この中に格納されている８個の所定の位相値の内の１つにアクセスするための３つのアドレス入力（図示せず）を備える。EDGEプロトコル信号を扱うためには、8PSK変調器４０２は、各ビットが一つのアドレス入力に対応するトリプレット（bｉ,bｉ＋１,bｉ＋２）から成る入力データ流４０３を受信できる能力を要求される。ただし、本発明から逸脱することなく、この8PSK変調器を、例えば、所定の真理値表定義に基づくゲートアレイあるいは論理ゲートの組合せとして実現することもできる。
【００２１】
GMSK/EDGE変調器４００がデジタル信号プロセッサ（DSP）あるいは他の処理デバイス（例えば、CPU）とインタフェースできるようにするために、入力ビット流４０１と8PSK変 調器４０２との間に、好ましくは、送信バッファ４０４あるいは類似の一時記憶デバイスが接続される。送信バッファ４０４は、GMSK/EDGE変調器にデータを供給するDSPあるいはこの適当な同等物が、変調器４００が特定のデータバーストを処理している間に、他のシステムタスクを遂行することを可能にする。一般に、プロセッサは、GMSK/EDGE変調器より遥かに高い速度にて動作し、従って、送信バッファ４０４がない場合は、プロセッサはGMSK/EDGE変調器を待つことを余儀なくされ、このため、システムの性能および効率に悪い影響がでる。
【００２２】
送信バッファ４０４は、好ましくは、入力直列ビット流４０１を8PSK変調器４０２によって要求されるトリプレット４０３に変換するための変換回路、例えば、直列並列変換器あるいはシフトレジスタを備える。図４に示すように、送信バッファ４０４は、好ましくは、GMSK/EDGE変調選択信号に応答して、前述のように、GMSK入力ビットマッピング４１４とEDGE入力ビットマッピング４１６の間で選択的にスイッチングする。この選択信号は、例えば、送信バッファ４０４内の変調選択回路によって生成することも、あるいは外部から生成することもできる。いずれの場合も、（採用される場合）変調選択回路は、例えば、GMSK/EDGE変調器４００の他の機能サブシステムを制御するためにグローバルに用いられる。さらに、本発明から逸脱することなく、この変調選択回路に入力データ流内に含まれる情報に応答して変調タイプ（例えば、GMSKかEDGE）を自動的に選択するための手段を含むこともできる。さらに、変調プロトコルを変更するために（例えば、ユーザによって手動で操作される）変調選択スイッチを採用することもできる。
【００２３】
さらに、図４に示すように、8PSK変調器４０２の出力は、好ましくは、8PSK信号４０５の位相を所定の位相回転値だけ回転させるためにロテータ４０６に結合される。位相回転値は、好ましくは、ロテータ４０６に接続されたレジスタ４０８あるいは類似のデバイス内にプログラムされ、こうして、事実上任意の位相回転スキームが可能となるうにされる。事実、本発明においては、この機能を用いて、単にGMSKあるいはEDGE位相回転値に、位相誤りランプ項（phase error ramp term）、つまり、GMSK変調の場合はπ/2、そしてEDGE変調の場合は3π/8を加えることで、水晶発振器の周波数の訂正も遂行される。
【００２４】
本発明の一つの実施例によると、ロテータ４０６は、位相ランプ（phase ramp）を8PSK変調器４０２の出力に加える乗算器として実現される。好ましくは、この位相ランプは、時間とともに次第に増加し、選択的にプログラマブルな傾きを持つ。このランプ信号は、例えば、一方の入力が8PSK変調器４０２の出力に結合され、他方の入力がプログラマブルカウンタに結合された2−入力加算器によって生成される。このカウンタは、好ましくは、上方にカウントし、オーバフローあるいはアンダフロー状態が発生した場合、360度の後に、ラップアラウンドすることを許される。つまり、モジュロ2π演算が用いられる。さらに、このカウンタのステップ（刻み）サイズも、好ましくは、プログラマブルとされ、GMSK変調（例えば、π/2ラジアン／ステップ）と、EDGE変調（例えば、3π/8ラジアン／ステップ）のいずれかに対して構成される。
【００２５】
ロテータ４０６の出力は、パルス整形フィルタ４１０に結合される。このパルス整形フィルタ４１０は、前述のように、好ましくは、線形ローラン係数C０で打切られるパルス振幅変調器から構成される。変調器４００の動作モードが、GMSKモードとEDGEモードのどちらに対して選択されているかに依存して、パルス整形フィルタ４１０の出力４１２は、入力データ流４０１の、それぞれ、GMSKあるいはEDGE変調された信号を供給する。本発明の一つの好ましい実施例においては、このパルス整形フィルタ４１０は、有限インパルス応答（FIR）フィルタとして実現される。当業者においては周知のように、FIRフィルタは、本質的に所定の数のタップ（例えば、係数／遅延ペア）を持つ遅延ラインから成る。このFIRフィルタは、遅延ライン内である入力サンプルにある対応する係数を乗じ、結果を累積し、次の入力サンプルに対する部屋を作るために、遅延ラインを１サンプルだけシフトする。当業者においては理解できるように、FIRフィルタは、DSPあるいは他のプロセッサによって、例えば、単一のインストラクションをルーピングすることなどで実現するのに良く適する。
【００２６】
例： GMSK/EDGE 結合型送信チャネル
単に一例として、図５Ａ〜５Ｄは本発明のに従って構成されたGMSK/EDGE結合型システム５００に対する送信チャネルの一つの実施例を示す。図５Ａに示すように、送信チャネルは、好ましくは直交チャネルとされ、8PSK変調器５１０、ロテータ・正弦ROM５２０、ペアのパルス整形フィルタ５３０、ペアの線形挿間器５４０、ペアのデジタルアナログ変換器（DAC）５５０、およびペアの平滑化フィルタ５６０を備える。直交出力信号５７０および５７２は、好ましくは、典型的にはオフチップとして設けられるRF段に結合される。図５Ａに示すように、ロテータ・正弦ROM５２０は、好ましくは、EDGE変調プロトコルとGMSK変調プロトコルの間の選択を行なうための制御入力、すなわち、
【外１】
【００２７】
より詳細には、図５Ｂに示すように、8PSK変調器５１０は、好ましくは、本質的に、入力データ流５０１内の（１シンボルを形成する）３つの連続するビットを調べ、その出力の所に１つの3−ビット位相（例えば、EDGE変調の場合は、０＝０ラジアン、１＝2π/8ラジアン、．．．７＝2π−2π/8）を生成する8PSK ROM５１２を備える。この入力データ流は、3−ビット直列並列変換器５１６に供給される前に、送信バッファ５１１によって緩衝される。8PSK ROM５１２の内容は、GMSKとEDGEのどちらの変調プロトコルが選択されたかに関係なく同一にとどまり、従って、たった一つの8PSK ROMのみが要求される。以下のテーブル１は8PSK ROMの好ましい内容を示す。
【表１】
上述のように、GMSK変調の場合は、たった２つの位相値（例えば、０とπラジアン）のみを含むマッピングが採用される。従って、GMSK変調の場合は、8PSK ROM内のたった２つの位置、つまり、零ラジアンの位相に対応する8PSK ROMアドレス（1,1,1）と、πラジアンの位相に対応する8PSK ROMアドレス（1,0,0）のみがアクセスされる。
【００２９】
8PSK変調器５１０の出力は、8PSK信号の位相を選択された変調プロトコルに従って所定の量だけ回転させる位相ロテータ５１３に供給される。位相ロテータ５１３は、この実施例においては、絶えず所定の数をその累積値に加える、例えば、EDGE変調の場合は（3π/8なる位相回転に対応する）数３（５２２）を加え、GMSK変調の場合は（π/2なる位相回転に対応する）数４（５２４）を加える、4−ビットアキュムレータ５１４として実現される。このアキュムレータ５１４には、好ましくは、これに結合された入力制御信号
【外２】
【００３０】
4−ビットアキュムレータは、（2６＝16であるため）モジュロ−16演算を採用することに注意する。4−ビットアキュムレータによって用いられるモジュロ−16演算を、位相ロテータに対する所望のモジュロ−2演算と相関付けるために、好ましくは、2πが16にマッピングされ、結果として、0⇒0、1⇒2π/16,2⇒4π/16,3⇒3π/8,4⇒π，．．．，15⇒π/8ラジアンなる位相回転マッピングがアキュムレータ５１４に対して得られる。こうして、アキュムレータ５１４は、好ましくは、上述のように、EDGE変調の場合は（3π/8ラジアンなる位相回転に対応する数３を、GMSK変調の場合は（π/2ラジアンなる位相回転に対応する）数４を、絶えず加えるように構成される。位相ロテータ５１３の出力は、上位ビット（MSB）を整合した後に、8PSK変調器５１０の出力に加えられる。アキュムレータ５１３内の加算器５１４と信号経路内の加算器５１５は、両方とも、好ましくは、上述のように、オーバフローあるいはアンダフロー状態が発生した場合は、ラップアラウンドすることを許される。
【００３１】
4−ビット回転されたシンボル位相（例えば、EDGE変調の場合、0＝0ラジアン、1 ＝2π/16，．．．，15＝2π−2π/16）の２の補数５１７によって、それぞれ、直交信号QR（sinφ） とIR（cosφ）を生成するためのペアの正弦（Sin）および余弦（Cos）ROM５１８に対するアドレスが形成される。各正弦／余弦ROM５１８は、16ワード長、9ビット幅（例えば、16×9ビット）とされる。幾つかの三角関数の恒等式（例えば、sin(−θ)＝−sin(θ)、cos(−θ)＝cos(θ)およびcos(θ)＝sin(θ+2π)）を用いることで、正弦／余弦ROM５１８のサイズを32ワード（例えば、各正弦／余弦ROMに対して16ワード）から８ワード（例えば、各正弦／余弦ROMに対して4ワード）に低減することもできるが、ただし、これら三角関数の項等式に対して必要とされる対応する回路、例えば、π/2（90度）加算器あるいはネゲータが実際にはROMのサイズの縮小によって節約される面積よりも多くの物理サイズを要することがあり、このためトレードオフ評価を行なう必要がある。
【００３２】
以下のテーブルは、正弦および余弦ROM５１８の内容の要約する。正弦値および余弦値は、打切りに起因するオフセットが排除あるいは低減できるよう完全な対称性が達成されされるように、（256ではなく）255にスケーリングされることに注意する。送信チャネル内の残りのデジタル信号処理に起因する任意の追加の打切り起因するオフセットは、丸め動作やアナログオフセット相殺技法にて除去される。どのちら変調プロトコルが選択されたかに関係なく、正弦および余弦ROM５１８に供給される信号は同一に扱われ、従って、たった一つのペアの正弦／余弦ROMが要求されることに注意する。
【表２】
正弦および余弦ROM５１８の出力からの直交信号IRとQRは、それぞれ、8なる係数だけオーバサンプリングされる。これは、好ましくは、パルス整形フィルタ５３０の設計を単純化することができる零挿入技法によって行なわれる。図５Ｃに示すように、各パルス整形フィルタ５３０は、好ましくは、32−タップFIRフィルタ５３４から成り、この係数は10ビット（無符号整数）に量子化される。これらフィルタ係数は、好ましくは、単一の32×10−ビット係数ROM５３２内に格納され、直交チャネルＩとＱにて共有される。上述のように、どの係数が採用されるかは、GMSKとEDGEのどちらの変調プロトコルが選択されたかに依存する。一例として、FIRフィルタの係数が以下のテーブル３に要約される。ここでも、信号はこの時点でどちらの変調スキームが採用されるかに関係なく同一に扱われるため、これらFIRフィルタの係数は同一である。
【表３】
引き続き図５Ｃとの関連で、パルス整形フィルタへの8個の連続する入力の内の１つが非零であるため、各挿間された出力を得るために、たった４回の乗算の遂行のみが要求される。13/6Mspsなる出力レートを想定すると、これら４回の乗算と対応する累積を遂行するために（13MHzクロックの）６サイクルが利用できる。こうして、一つの乗算器を用いてパルス整形フィルタリング機能を遂行することができる。４サイクルは、好ましくは、４回の乗算に割当てられ、１サイクルは、出力を10ビットに丸めるために割当てられ（５３６）、１サイクルは、累積のリセットに割当てられる。出力を丸める（５３６）前に、FIRフィルタ５３４からの19−ビット出力は、13ビットで打切られる（５３８）。
【００３５】
再び図５Ａに戻り、パルス整形フィルタ５３０の出力（IR8とQR8）は、好ましくは、サンプリングレートを（13/6MHzから）13/3MHzに増加するために、従来の×2線形挿間器５４０に供給される。この線形挿間器を実現するための一例としてのアーキテクチャが図５Ｄに示される。この挿間器の目的は、13/6MHzのサンプリングレートの信号の影像成分（image component）を減衰することで、平滑化フィルタ５６０の仕様を緩和することにある。当業者においては周知のように、信号のサンプリングレートを増加すると影像周波数（image frequency）は上方に押し上げられ、このため、より低次の平滑化フィルタを使用することが可能となる。挿間器５４０の直交変調された出力は、次に、ペアの9−ビットデジタルアナログ変換器５５０とペアの平滑化フィルタ５６０を経た後、変調された信号を送信するためにRFセクションへと送られる。
【００３６】
ここに開示されるマルチプロトコル変調器のこれら実施例は、全体あるいは一部分を半導体デバイスにて実現することができる。さらに、前述のように、変調器の少なくとも一部分は、例えば、デジタル信号プロセッサ（DSP）にて実現することができる。
【００３７】
図６は、上で図面を用いて詳細に説明したマルチプロトコル変調器の様々な機能コンポーネント／サブシステムを少なくとも一部、実現するのに適するプロセッサシステムの一般ハードウエアアーキテクチャを示す。変調器のこれらコンポーネントは一つあるいは複数のこれらプロセッサシステム上に実現される。
【００３８】
図示するように、このプロセッサシステムは、プロセッサ６０２、メモリ６０４および1/Oデバイス６０６に従って実現される。ここで用いられる“プロセッサ（processor）”なる用語は、例えば、中央処理ユニット（CPU）、デジタル信号プロセッサ（DSP）および／あるいは他の処理回路を含むあらゆる処理デバイスを含む。さらに、“プロセッサ”なる用語は、一つの処理デバイス以上のもの、すなわち、ある与えられた処理デバイスの一つあるいは複数の要素も指し、さらに、ある処理デバイスと関連する様々な要素が他の処理デバイスによって共有されることもあり得る。ここで用いられる“メモリ（memory）”なる用語は、プロセッサあるいはCPUと関連するメモリ、例えば、ランダムアクセスメモリ（RAM）、読出専用メモリ（ROM）、フラッシュメモリなどを含む。加えて、ここで用いられる“入／出力デバイス（input/output device）”、すなわち、“I/Oデバイス（I/O device）”なる用語は、例えば、データを処理ユニットに入力するための一つあるいは複数の入力デバイス（例えば、キーボード、キーパッド、ポイント・アンド・クリックデバイス、等）、および／あるいは処理ユニットによる結果を提示するための一つあるいは複数の出力デバイス（例えば、ディスプレイ、オーディオ出力デバイス、等）を含む。こうして、ここに開示される発明の方法を遂行するためのインストラクションあるいはコードを含むソフトウエアコンポーネントが、一つあるいは複数の関連するメモリデバイス（例えば、ROM、固定あるいは取り外し可能なメモリ、等）に格納され、使用の準備が整った段階で、全体あるいは一部が（例えば、RAM内に）ロードされ、CPUによって実行される。
【００３９】
ここでは本発明の様々な実施例が付属の図面を参照に説明されたが、ここに開示される技法は、本発明から逸脱することなく、より一般的に、各モードが異なる変調タイプに対応する２つあるいはそれ以上の異なる動作モードをサポートする能力を持つマルチプロトコル変調器を実現するために用いることができるものである。これを達成するためには、（幾つかの図面において示された）8PSK変調器が、好ましくは、m−レベル位相シフトキーイング（m−PSK）変調器と置換される。さらに、本発明は、説明の具体的な実施例に制限されるものではなく、当業者においては、本発明の範囲および精神から逸脱することなく、様々な他の変更および修正が可能である。
【図面の簡単な説明】
【図１Ａ】 8−レベル位相シフトキーシング（8PSK）変調器を図解するシステムブロックの図である。
【図１Ｂ】図１の8PSK変調器に対する一例としてのシンボルのマッピングを示すグラフ図である。
【図２Ａ】 GMSK（Gauussian mean shift keying）変調器を図解するシステムブロックの図である。
【図２Ｂ】ローラン級数展開に基づくGMSK変調器を図解するブロックの図である。
【図２Ｃ】一例としての誤りベクトル規模（EVM）の定義のグラフ図である。
【図３】打切りローラン級数近似に基づくGMSK変調器を図解するシステムブロックの図である。
【図４】本発明に従って構成されたGMSK/EDGE結合型変調器を図解するシステムブロックの図である。
【図５Ａ】本発明に従って構成されたGMSK/EDGE結合型変調器システムに対する送信チャネルの一つの実施例を図解するシステムブロックの図である。
【図５Ｂ】本発明に従って構成された図５Ａに示す送信チャネルの8PSK変調器、位相ロテータおよび正弦ROMサブシステムの一つの実施例を図解するブロックの図である。
【図５Ｃ】本発明に従って構成された図５Ａに示す送信チャネルのパルス整形フィルタサブシステムの一つの実施例を図解するブロックの図である。
【図５Ｄ】本発明に従って構成された図５Ａに示す送信チャネルの線形挿間器サブシステムの一つの実施例を図解するブロックの図である。
【図６】本発明の方法の少なくとも一部を実現するために適するコンピュータシステムを図解するブロック図である。
【符号の説明】
１００ EDGE変調器
１０２ 8PSK ROM
１０３ 3−ビット語すなわちトリプレット
１０４ 位相ロテータ
１０６ パルス整形フィルタ
１０８ 直列並列変換器
２００ GMSK変調器
２０２ 差分符号器
２０４ ガウススペクトル整形フィルタ
２０６ 位相変調段
２５０ ローラン近似に基づくGMSK変調器
２６０、２７０ パルス振幅変調（PAM）フィルタ
３００ ローラン近似に基づくGMSK変調器
３０２ BPSK ROM
３０４ 位相ロテータ
３０６ パルス整形フィルタ
４００ GMSK/EDGE結合型変調器
４０２ 8PSK ROM
４０４ 送信バッファ
４０６ ロテータ
４０８ レジスタ
４１０ パルス整形フィルタ
５００ GMSK/EDGE結合型システム
５１０ 8PSK変調器
５１０ 8PSK変調器
５１１ 送信バッファ
５１２ 8PSK ROM
５１３ 位相ロテータ
５１３、５１４ アキュムレータ
５１４、５１５ 加算器
５１６ 3−ビット直列並列変換器
５１８ 正弦／余弦ROM
５２０ ロテータ・正弦ROM
５２６ マルチプレクサ
５３０ パルス整形フィルタ
５３２ 係数ROM
５３４ FIRフィルタ
５４０ 線形挿間器
５５０ デジタルアナログ変換器（DAC）
５６０ 平滑化フィルタ
６０２ プロセッサ
６０４ メモリ
６０６ 1/Oデバイス
Claims (10)
- 各動作モードが異なる変調タイプに対応する２つあるいはそれより多くの異なる動作モードをサポートする能力を持つ変調器であって、
直列データ流を受信するための一つの入力および一つの出力を含むm−レベル位相シフトキーイング（m−PSK）変調器と、
前記m−PSK変調器の出力に結合された前記m−PSK変調器によって生成された出力信号の位相を少なくとも第一の動作モードにおける第一の変調タイプに対応する第一の所定の値と第二の動作モードにおける第二の変調タイプに対応する第二の所定の値の一方だけ回転させるための位相ロテータと、
前記位相ロテータに結合されたパルス整形フィルタと、
前記位相ロテータに結合された前記変調器を前記第一と第二の動作モードの間でスイッチングするためのコントローラとを備えることを特徴とする変調器。 - 前記第一の変調タイプがGMSK（ガウシアンフィルタド平均シフトキーイング）から成り、前記第二の変調タイプがEDGE（GSM進化のためのエンハンスドデータレート）から成ることを特徴とする請求項１記載の変調器。
- 前記パルス整形フィルタが線形ガウス応答を与えるように構成されることを特徴とする請求項１記載の変調器。
- さらに、前記m−PSK変調器の入力に結合された送信バッファを備え、この送信バッファが前記直列データ流の一部を少なくとも一時的に格納することを特徴とする請求項１記載の変調器。
- 前記m−PSK変調器が前記入力データ流に対応する複数の所定の位相を格納するための読出専用メモリ（ROM）を備えることを特徴とする請求項１記載の変調器。
- 前記位相ロテータが、
第一と第二の入力および一つの出力を持つ加算器であって、前記第一の入力が前記m−PSK変調器の出力に結合される加算器と、
前記加算器の第二の入力に結合されたランプ発生器であって、前記コントローラに応答して少なくとも前記第一の動作モードにおける第一の傾きと前記第二の動作モードにおける第二の傾きの一方を持つ位相ランプ信号を選択的に生成するランプ発生器と、を備えることを特徴とする請求項１記載の変調器。 - 前記ランプ発生器が前記位相ランプ信号を生成するためのカウンタを備え、このカウンタがプログラマブルであり、コントローラに応答して少なくとも前記第一の傾きと第二の傾きの一方に対応する刻みサイズを選択することを特徴とする請求項６記載の変調器。
- 前記第一の傾きが１刻みπ／２ラジアンであり、前記第二の傾きが１刻み３π／８ラジアンであることを特徴とする請求項６記載の変調器。
- ２つあるいはそれより多くの異なる変調タイプをサポートする半導体デバイスであって、
入力データ流に関して第一のタイプの変調を遂行するための１つあるいはそれより多くのサブ回路を含む第一の変調器と、
前記入力データ流に関して第二のタイプの変調を遂行するための前記第一の変調器と共通の少なくとも一つのサブ回路を含む第二の変調器であって、前記共通のサブ回路が少なくとも前記第一の変調タイプに対応する第一の動作モードと前記第二の変調タイプに対応する第二の動作モードの少なくとも一方にて動作する第二の変調器であって、該第二の動作モードでの位相回転値が該第一の動作モードでの位相回転値と相違するものである第二の変調器と、
前記第一と第二の変調器に結合されたコントローラであって、少なくとも一つの制御信号に応答して少なくとも前記第一と第二の動作モードの間で選択的にスイッチングするコントローラと、を備えることを特徴とする半導体デバイス。 - 信号を少なくとも第一の変調タイプと第二の変調タイプの一方にて選択的に変調するための方法であって、
m−レベル位相シフトキーイング（m−PSK）変調器を配備するステップであって、このm−PSK変調器が少なくとも第一の変調モードと第二の変調モードの一方にて動作し、第一の変調モードにおいてはこの変調器が前記第一の変調タイプに対応する第一の位相マッピングを採用し、第二の変調モードにおいてはこのm−PSK変調器が前記第二の変調タイプに対応する第二の位相マッピングを採用するステップと、
入力直列データ流を前記m−PSK変調器を前記第一あるいは第二の動作モードの一方にて用いることで変調し、m−PSK変調された信号を生成するステップと、
前記m−PSK変調された信号の位相を前記第一の動作モードにおける第一の所定の位相回転値あるいは前記第二の動作モードにおける第二の所定の位相回転値の一方だけ回転させ、位相回転された信号を生成するステップと、
前記位相回転された信号をパルス整形フィルタを用いてフィルタリングするステップとを含むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/800192 | 2001-03-06 | ||
| US09/800,192 US6865235B2 (en) | 2001-03-06 | 2001-03-06 | Multi-protocol modulator |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002281099A JP2002281099A (ja) | 2002-09-27 |
| JP2002281099A5 JP2002281099A5 (ja) | 2005-09-02 |
| JP3941039B2 true JP3941039B2 (ja) | 2007-07-04 |
Family
ID=25177713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059624A Expired - Lifetime JP3941039B2 (ja) | 2001-03-06 | 2002-03-06 | マルチプロトコル変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6865235B2 (ja) |
| JP (1) | JP3941039B2 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970529B2 (en) * | 2001-01-16 | 2005-11-29 | International Business Machines Corporation | Unified digital architecture |
| US6983025B2 (en) * | 2001-04-11 | 2006-01-03 | Tropian, Inc. | High quality power ramping in a communications transmitter |
| EP1274183A1 (en) * | 2001-07-05 | 2003-01-08 | Alcatel | Data transmission method employing different modulation schemes on radio communication channels |
| DE60116646T2 (de) * | 2001-07-09 | 2006-08-10 | Nokia Corp. | Paketdatenübertragung mittels variabler dqpsk modulation |
| US7027784B2 (en) * | 2001-09-04 | 2006-04-11 | Nokia Corporation | Method and apparatus for detecting power levels of varying envelope signals |
| GB2389256B (en) * | 2002-05-31 | 2005-12-21 | Hitachi Ltd | Semiconductor integrated circuit device for communication radio-communications apparatus and transmission starting method |
| EP1537709B1 (en) * | 2002-08-28 | 2018-02-14 | Nxp B.V. | Method for generating a digital i/q signal in a tdma transmitter and corresponding modulator |
| JP2004153466A (ja) * | 2002-10-29 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 受信方法、受信装置及び無線伝送システム |
| GB0229320D0 (en) * | 2002-12-17 | 2003-01-22 | Koninkl Philips Electronics Nv | Signal processing method and apparatus |
| US7412008B2 (en) * | 2003-06-30 | 2008-08-12 | Freescale Semiconductor, Inc. | Programmable phase mapping and phase rotation modulator and method |
| US7773694B2 (en) | 2003-07-02 | 2010-08-10 | Panasonic Corporation | Communication apparatus and communication method |
| US7394869B2 (en) * | 2004-04-02 | 2008-07-01 | Broadcom Corporation | RF transmitter architecture for continuous switching between modulation modes |
| US7738545B2 (en) * | 2003-09-30 | 2010-06-15 | Regents Of The University Of Minnesota | Pulse shaper design for ultra-wideband communications |
| US7515652B2 (en) * | 2003-09-30 | 2009-04-07 | Broadcom Corporation | Digital modulator for a GSM/GPRS/EDGE wireless polar RF transmitter |
| US7436894B2 (en) * | 2003-10-28 | 2008-10-14 | Harris Corporation | Method and apparatus for efficient bandwidth communication |
| US7215713B2 (en) * | 2003-11-26 | 2007-05-08 | Delphi Technologies, Inc. | Method to minimize compatibility error in hierarchical modulation |
| CN1890932A (zh) * | 2003-12-04 | 2007-01-03 | 皇家飞利浦电子股份有限公司 | 当在调制模式之间转换时突变的避免 |
| US8009761B2 (en) * | 2004-06-24 | 2011-08-30 | Qualcomm Incorporation | Unified modulator for continuous phase modulation and phase-shift keying |
| CN1993958B (zh) * | 2004-07-29 | 2012-06-27 | Nxp股份有限公司 | 用于调相和/或调幅信号的复信号定标 |
| US7684497B2 (en) * | 2005-06-30 | 2010-03-23 | Nokia Corporation | Method and apparatus for generating M-ary CPM waveforms from a superposition of PAM waveforms |
| WO2007003233A1 (en) * | 2005-07-04 | 2007-01-11 | Freescale Semiconductor, Inc | Ramping in multimode transmitters using primed fir filters |
| JP2008005402A (ja) * | 2005-08-25 | 2008-01-10 | Yokogawa Electric Corp | 試験装置 |
| JP2007142881A (ja) * | 2005-11-18 | 2007-06-07 | Fujitsu Ltd | 通信システム及び通信方法並びに送信機及び受信機 |
| US7409015B1 (en) * | 2005-11-29 | 2008-08-05 | The United States As Represented By The Secretary Of The Army | Adaptive modulation scheme based on cutoff rate with imperfect channel state information |
| US7725627B2 (en) * | 2005-12-21 | 2010-05-25 | National Instruments Corporation | Serial port that supports multiple protocols |
| KR100786101B1 (ko) * | 2005-12-22 | 2007-12-21 | 엘지전자 주식회사 | 데이터 전송방법 |
| US7738570B2 (en) * | 2006-12-22 | 2010-06-15 | Qimonda Ag | Sender, receiver and method of transferring information from a sender to a receiver |
| US20080207258A1 (en) * | 2007-02-26 | 2008-08-28 | Broadcom Corporation, A California Corporation | Multimode transmitter with digital up conversion and methods for use therewith |
| KR100881191B1 (ko) * | 2007-03-27 | 2009-02-05 | 삼성전자주식회사 | 멀티 프로토콜 씨리얼 인터페이스 장치 및 그에 따른ｓｏｃ 장치 |
| CA2713991A1 (en) * | 2008-01-30 | 2009-08-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Timeslot sharing using unbalanced qpsk modulation |
| WO2009096843A1 (en) * | 2008-01-30 | 2009-08-06 | Telefonaktiebolaget L M Ericsson (Publ) | Report mechanism in a radio system reusing one time-slot |
| EP2235866B1 (en) * | 2008-01-30 | 2014-02-26 | Telefonaktiebolaget LM Ericsson (publ) | A method of data modulation adapted to selected modulation rotational angle |
| US20090296853A1 (en) * | 2008-05-30 | 2009-12-03 | Zerog Wireless, Inc. | Rotation Direction Control for Phase Modulation |
| EP2251976B1 (en) * | 2009-05-12 | 2012-02-01 | ST-Ericsson SA | RF amplifier with digital filter for polar transmitter |
| US8774315B2 (en) * | 2009-08-25 | 2014-07-08 | The Aerospace Corporation | Phase-optimized constant envelope transmission (POCET) method, apparatus and system |
| US20110200337A1 (en) * | 2010-02-14 | 2011-08-18 | Johnny Karout | Modulation scheme |
| US9130679B1 (en) * | 2011-05-27 | 2015-09-08 | Nec Laboratories America, Inc. | Polarization-switched differential ternary phase-shift keying |
| AU2013362820B2 (en) * | 2012-12-20 | 2017-04-20 | Myriota Pty Ltd | Digital communication system |
| CN110086736B (zh) * | 2013-04-12 | 2022-09-23 | 太阳专利托管公司 | 发送装置、发送方法、接收装置、接收方法 |
| US9876501B2 (en) * | 2013-05-21 | 2018-01-23 | Mediatek Inc. | Switching power amplifier and method for controlling the switching power amplifier |
| EP3195545B1 (en) | 2014-08-25 | 2019-01-02 | Telefonaktiebolaget LM Ericsson (publ) | Improved capacity for narrow-band hybrid modulation |
| CN104158778B (zh) * | 2014-09-01 | 2017-05-03 | 电子科技大学 | 一种用于空间相位调制的预编码方法 |
| US10148468B2 (en) * | 2015-06-01 | 2018-12-04 | Huawei Technologies Co., Ltd. | Configurable architecture for generating a waveform |
| CN106817335B (zh) * | 2015-11-30 | 2019-11-29 | 华为技术有限公司 | 一种数字调制方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473506B1 (en) * | 1998-10-13 | 2002-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Signaling using phase rotation techniques in a digital communications system |
| FI112892B (fi) * | 1999-04-14 | 2004-01-30 | Nokia Corp | Menetelmä ja vastaanotin eri modulaatiomenetelmillä moduloitujen signaalien vastaanottamiseksi ja dekoodaamiseksi |
| US6377817B1 (en) * | 1999-05-03 | 2002-04-23 | Nokia Mobile Phones Ltd. | Asymmetric data transmission for use in a multi-modulation environment |
| US6400928B1 (en) * | 1999-11-19 | 2002-06-04 | Telefonaktiebolaget L M Ericsson (Publ) | Method and system for blind detection of modulation |
| US6687507B2 (en) * | 2000-05-03 | 2004-02-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Time of arrival estimation for edge/GSM |
-
2001
- 2001-03-06 US US09/800,192 patent/US6865235B2/en not_active Expired - Lifetime
-
2002
- 2002-03-06 JP JP2002059624A patent/JP3941039B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020168026A1 (en) | 2002-11-14 |
| JP2002281099A (ja) | 2002-09-27 |
| US6865235B2 (en) | 2005-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941039B2 (ja) | マルチプロトコル変調器 | |
| US7394869B2 (en) | RF transmitter architecture for continuous switching between modulation modes | |
| US5945885A (en) | Digital baseband modulator adaptable to different modulation types | |
| KR20060125827A (ko) | 디지털 라디오 통신을 위한 방법, 장치 및 시스템 | |
| WO2006012136A1 (en) | Unified modulator for continuous phase modulation and phase-shift keying | |
| KR20010071626A (ko) | 나이퀴스트 필터 및 방법 | |
| KR20030035771A (ko) | Ｏｆｄｍ 신호 수신 시스템 및 그 방법 | |
| US5627499A (en) | Digital modulator and upconverter having single-bit delta-sigma data converters | |
| US7542520B1 (en) | Apparatus and method for implementing a low complexity digital modulator | |
| EP1776817A1 (en) | Enhanced bit mapping for digital interface of a wireless communication equipment in multi-time slot and multi-mode operation | |
| US8503571B2 (en) | Dual purpose modulator | |
| US20070024382A1 (en) | Method for modulating phase or frequency in a communication system using clock division | |
| EP1776816B1 (en) | Modulator with instantaneous modulation scheme switching in multi-time slot and multi-mode operation, for a wireless communication equipment | |
| US5512865A (en) | Digital oversampled quadrature modulator | |
| WO2004082231A2 (en) | Gmsk modulation techniques | |
| US7912144B2 (en) | Integrated modulators and demodulators | |
| WO2006018690A1 (en) | Efficient fir filter suitable for use with high order modulation radio frequency transmitters | |
| US7274753B2 (en) | Method of implementing modulation and modulator | |
| US6504879B1 (en) | Digital modulation apparatus | |
| WO2002028126A1 (fr) | Procede de modulation par deplacement de 8 phases (8mdp) et dispositif associe | |
| EP1010306A1 (en) | Digital modulator for angle and/or amplitude modulation | |
| GB2410407A (en) | Digital FSK transmitter containing a quadrature modulator | |
| Sakata et al. | A new fully-digitalized π/4-shift QPSK modulator for personal communication terminals | |
| GB2368244A (en) | Signal processor with look-up table for modulating data | |
| KR100487354B1 (ko) | 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070228 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3941039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |