JP4863213B2

JP4863213B2 - 変調方式間で切り替えるときの不連続性の回避

Info

Publication number: JP4863213B2
Application number: JP2006542075A
Authority: JP
Inventors: アレクサンデルラムペ; ライネルディーチ
Original assignee: エスティー‐エリクソン、ソシエテ、アノニム
Priority date: 2003-12-04
Filing date: 2004-11-24
Publication date: 2012-01-25
Anticipated expiration: 2024-11-24
Also published as: WO2005055541A1; JP2007513559A; CN1890932A; EP1692834A1; US20090015344A1; US7719376B2

Description

本発明は、第１の変調方式により入力信号を変調する第１の変調器と第２の変調方式により前記入力信号を変調する第２の変調器とを有する変調器システム、このような変調器システムを有する送信器、変調器、方法及びプロセッサプログラムプロダクトに関する。

このような送信器の例は、拡張型汎用パケット無線サービス（ＥＧＰＲＳ）又はユニバーサル移動通信システム（ＵＭＴＳ）をサポートするモバイル通信用グローバルシステム（ＧＳＭ）で動作するネットワークノード並びに移動無線端末及び基地局である。

従来技術の変調器システムは、Philips Semiconductors NurembergのPeter Bode及びAlexander Lampe並びにPhilips Semiconductor Zurich, SwitserlandのMarkus Helfensteinによる記事“Combined GMSK and 8PSK Modulator for GSM and EDGE”から既知であり、この記事は、図５において第１の変調器（変調方式：８相位相シフトキーイング即ち８ＰＳＫ）及び図６において第２の変調器（変調方式：ガウシアン最小シフトキーイング即ちＧＭＳＫ）を開示している。変調方式変更の間に、前記変調器システムの出力信号の不連続性が生じる可能性があり、これは隣接チャネル干渉を増加する。この隣接チャネル干渉を回避するために、この出力信号を増幅する電力増幅器が、前記変調方式変更の間にランプダウンされる。このランプダウンは、前記変調方式変更の間に信号成形により前記変調器システムのゼロ出力信号を作成することにより実現される。

この既知の変調器システムは、とりわけ、前記電力増幅器をランプダウンさせる点で不利である。これは、使用されるのが可能な電力増幅器を制限する。電力増幅器によっては、ランプダウンされることができず、入力部において常に非ゼロ信号を必要とする。

本発明の目的は、とりわけ、出力信号がランプダウンされずに変調方式変更の間に出力信号において比較的小さい不連続性を持つ変調器システムを提供することである。

本発明の他の目的は、とりわけ、出力信号がランプダウンされずに変調方式変更の間に出力信号において比較的小さい不連続性を持つこのような変調器システムを有する送信器、並びに出力信号がランプダウンされずに変調方式変更の間に出力信号において比較的小さい不連続性を持つ変調器、方法及びプロセッサプログラムプロダクトを提供することである。

本発明による変調器システムは、第１の変調方式により入力信号を変調する第１の変調器と第２の変調方式により前記入力信号を変調する第２の変調器とを有し、前記変調器システムは、少なくとも１つの波形を少なくとも１つの変調器信号に組み合わせて、変調方式変更の結果として生じる不連続性に対して出力信号の少なくとも１つの信号パラメータを補償する補償器を有する。

不連続性に対して前記変調器システムの出力信号の１つ以上の信号パラメータを補償する前記補償器を前記変調器システムに備えることにより、変調方式変更の結果として生じるこれらの不連続性は、比較的大幅に減少される。例えば変調された信号と波形との乗算及び／又は加算のような組み合わせは、第１の変調方式により変調された第１の変調信号と第２の変調方式により変調された第２の変調信号との間の不連続性が比較的大幅に滑らかにされるように、少なくとも１つの変調された信号が適合されることを可能にする。通常は、これは、一方における幾つかのデータシンボル及び（３つの）テールシンボル（tail symbols）夫々と、他方における（３つの）テールシンボル及び幾つかのデータシンボル夫々との間に位置するいわゆるガードインターバルの間に行われる。代替的なガードインターバルは、一方における幾つかのデータシンボルと他方における幾つかのデータシンボルとの間に配置されることができる。

本発明による前記変調器システムの第１の実施例は、少なくとも１つのパルス成形器を更に有し、前記補償器が前記パルス成形器の後に配置されることにより規定される。前記変調器の前記１つ以上のパルス成形器の後に前記補償器を配置することにより、これらの変調器自体が修正される必要が無い。

本発明による前記変調器システムの第２の実施例は、前記補償器が、少なくとも１つのパルス成形された変調された信号の形式の前記変調器信号を複素数値波形の形式の波形と乗算する乗算器を有し、前記少なくとも１つの信号パラメータが振幅及び位相を有することにより規定される。前記１つ以上のパルス成形器の後に配置された場合に前記補償器に前記乗算器を備えることにより、少なくとも１つのパルス成形された変調された信号の振幅及び位相の不連続性は、前記複素数値波形を受ける１つの乗算器を介して滑らかにされる。

本発明による前記変調器システムの第３の実施例は、少なくとも１つのパルス成形器を更に有し、前記補償器が前記パルス成形器の前に配置されることにより規定される。前記変調器の前記１つ以上のパルス成形器の前に前記補償器を配置することにより、前記補償器は、前記変調器に組み込まれることができる。通常は、前記補償器の第１の部分は、前記第１の変調器に組み込まれ、前記補償器の第２の部分は、前記第２の変調器に組み込まれる。

本発明による前記変調器システムの第４の実施例は、前記補償器が、少なくとも１つの変調された信号の形式の前記変調器信号に前記波形を乗算する少なくとも１つの乗算器を有し、前記少なくとも１つの信号パラメータが振幅を有することにより規定される。前記１つ以上のパルス成形器の前に配置される場合に前記補償器に少なくとも１つであるが通常は２つの乗算器を備えることにより、少なくとも１つの変調された信号の振幅の不連続性は、前記波形を受ける前記１つ又は２つの乗算器により滑らかにされる。この波形は、複素数値波形の形式を持つことができ、これは、排他的ではないが場合により、実数値波形のみを有する。

本発明による前記変調器システムの第５の実施例は、各変調器が、マッピングされた入力信号を複素数値信号と乗算する少なくとも１つの乗算器を有し、前記補償器が、前記複素数値信号の形式の前記変調器信号を複素数値位相オフセットの形式の前記波形と乗算する少なくとも１つの乗算器を有し、前記少なくとも１つの信号パラメータが位相を有することにより規定される。前記１つ以上のパルス成形器の前に配置された場合に前記補償器に少なくとも１つであるが通常は３つの追加の乗算器、即ち前記第１の変調器における１つの従来技術の乗算器に対する１つの追加の乗算器及び前記第２の変調器における２つの従来技術の乗算器に対する２つの乗算器を備え、これにより前記第２の変調器が２つのブランチ変調方式に基づくことを提案することにより、少なくとも１つの変調された信号の位相の不連続性が滑らかにされる。これに対し、変調方式ごとに、通常は異なる位相オフセットが、前記複素数値信号に乗算される必要がある。

本発明による前記変調器システムの第６の実施例は、前記第１の変調方式が位相シフトキーイング変調方式であり、前記第２の変調方式がガウシアン最小シフトキーイング変調方式であることにより規定される。

本発明による送信器は、第１の変調方式により入力信号を変調する第１の変調器と第２の変調方式により前記入力信号を変調する第２の変調器とを有する変調器システムを有し、前記変調器システムは、少なくとも１つの変調器信号に少なくとも１つの波形を組み合わせて、変調方式変更の結果として生じる不連続性に対して出力信号の少なくとも１つの信号パラメータを補償する補償器を有し、前記送信器が、前記出力信号を増幅する電力増幅器を更に有する。もちろん、この出力信号は、前記変調器システムから発生する出力信号又は当該出力信号の派生バージョン、例えばデジタル化されたバージョンであることができる。

変調方式により入力信号を変調する本発明による変調器は、少なくとも１つの変調器信号を少なくとも１つの波形と組み合わせて、変調方式変更の結果として生じる不連続性に対して出力信号の少なくとも１つの信号パラメータを補償する補償器を有する。この変調器は、変調方式に適合する能力を持つか、又は他の変調器と組み合わせて使用されるかのいずれかである。

第１の変調方式により入力信号を変調し、第２の変調方式により前記入力信号を変調する本発明による方法は、少なくとも１つの変調器信号を少なくとも１つの波形と組み合わせて、変調方式変更の結果として生じる不連続性に対して出力信号の少なくとも１つの信号パラメータを補償するステップを有する。

第１の変調方式により入力信号を変調し、第２の変調方式により前記入力信号を変調する本発明によるプロセッサプログラムプロダクトは、少なくとも１つの変調器信号を少なくとも１つの波形と組み合わせて、変調方式変更の結果として生じる不連続性に対して出力信号の少なくとも１つの信号パラメータを補償するファンクションを有する。

本発明による前記送信器、本発明による前記変調器、本発明による前記方法、及び本発明による前記プロセッサプログラムプロダクトの実施例は、本発明による前記変調器システムの実施例に対応する。

本発明は、とりわけ、前記変調器システムの出力信号のランプダウンが回避されるべきであるという洞察に基づき、とりわけ、信号の振幅及び／又は位相の不連続性が、前記不連続性の前のこの信号の少なくとも最後の部分及び／又は前記不連続性の後のこの信号の少なくとも初めの部分を適合することにより滑らかにされることができるという基本的なアイデアに基づく。

本発明は、とりわけ、出力信号がランプダウンされることなく、変調方式変更の間に出力信号において比較的小さな不連続性を持つ変調器システムを提供するという問題を解決し、とりわけ、この変調器システムが、ランプダウンされることができない、常に入力部に非ゼロ信号を必要とする電力増幅器とさえ組み合わされることができる点で有利である。

本発明のこれら及び他の態様は、以下に記載される実施例を参照して説明され、明らかになる。

図１に示される本発明による変調器システム１は、第１の８相位相シフトキーイング（８ＰＳＫ）変調器２と、第１の変調部分３（第１のブランチ）及び第２の変調部分４（第２のブランチ）を持つ第２のガウシアン最小シフトキーイング（ＧＭＳＫ）変調器３，４とを有する。入力信号Ａは、第１のマルチプレクサ５の入力部に供給され、第１のマルチプレクサ５の第１の出力部を介して変調器２の入力部に供給され、第１のマルチプレクサ５の第２の出力部を介して変調部分３，４の入力部に供給される。変調器２において、入力信号Ａは、シリアル−パラレル変換器６に供給され、次いでマッパ７によりマッピングされ、この後に前記マッピングされた信号が、乗算器８により信号Ｂと乗算され、結果として生じる変調された信号が、第２のマルチプレクサ９の第１の入力部に供給される。第２のマルチプレクサ９の出力信号は、アップサンプラ１０に供給され、次いでパルス成形器１１（有限インパルス応答（ＦＩＲ）フィルタ）によりパルス成形され、この後に第１のパルス成形された信号は、加算器１２を介して変調部分４から来る第２のパルス成形された信号に加算される。

変調部分３において、入力信号Ａはマッパ１４に供給され、この後にマッピングされた信号は、乗算器１５により信号Ｃと乗算され、結果として生じる変調された信号は、第２のマルチプレクサ９の第２の入力部に供給される。変調部分４において、入力信号Ａは、有限状態機械（ＦＳＭ）１６に供給され、次いでマッパ１７によりマッピングされ、この後に前記マッピングされた信号は、乗算器１８により信号Ｄと乗算され、結果として生じる変調された信号は、第３のマルチプレクサ１９の第１の入力部に供給される。第３のマルチプレクサ１９の出力信号は、アップサンプラ２０に供給され、次いでパルス成形器２１（有限インパルス応答（ＦＩＲ）フィルタ）によりパルス成形され、この後にこの第２のパルス成形された信号が、以前に論じられた加算器１２に供給される。加算される第１及び第２のパルス成形された信号は、複素数値波形Ｅと組み合わされ、以下に論じされるように、変調方式変更の結果として生じる不連続性に対して出力信号Ｆの振幅又は位相のような少なくとも１つの信号パラメータを補償する。

第１の変調器２は、第１の変調方式８ＰＳＫにより入力信号Ａを変調する。これに対して、第１のマルチプレクサ５は、前記入力信号が変調器３，４ではなく変調器２に供給されるように制御される。入力信号Ａは、シリアル−パラレル変換され、次いでマッピングされ、次いで信号Ｂと乗算され、信号Ｂは例えばexp[j(3πk/8)]に等しい。第２のマルチプレクサ９は、結果として生じる変調された信号がアップサンプリングされ、パルス成形されるように制御される。乗算器１３が存在しない従来技術の状況において、前記アップサンプリングされ、パルス成形された変調された信号は、この変調器システム１が８ＰＳＫモードである場合に変調器システム１の出力信号Ｆを形成する。これに対して、第３のマルチプレクサ１９は、ゼロ信号を受けるこの第３のマルチプレクサ１９の第２の入力部が前記第３のマルチプレクサの出力部に結合されるように制御される。

第２の変調器３，４は、第２の変調方式ＧＭＳＫにより入力信号Ａを変調する。これに対して、第１のマルチプレクサ５は、前記入力信号が変調器２ではなく変調器３，４に供給されるように制御される。変調部分３において、入力信号Ａは、マッピングされ、次いで信号Ｃと乗算され、信号Ｃは例えばexp[j(πk/2)]に等しい。変調部分４において、入力信号Ａは、ＦＳＭ１６により処理され、マッピングされ、次いで信号Ｄと乗算され、信号Ｄは例えばexp[j(π[k-1]/2)]に等しい。第２のマルチプレクサ９及び第３のマルチプレクサ１９は、結果として生じる変調された信号がアップサンプリングされ、パルス成形されることができるように制御される。乗算器１３が存在しない従来技術の状況において、前記アップサンプリングされ、パルス成形された変調された信号は、変調器システム１の出力信号Ｆを形成する。

したがって、マルチプレクサ５、９及び１９を制御することにより、前記変調方式が選択されることができる。変調方式変更の場合に、変調器システム１の出力信号Ｆの不連続性が生じる可能性があり、これは隣接チャネル干渉を増加する。増加された隣接チャネル干渉を避けるために、これらの不連続性は、乗算器１３（第１のタイプの補償器）を導入することにより回避されることができる。例えば、４つのＧＭＳＫシンボルが加算器１２から到達し、乗算器１３にフィードされ、次いで４つの８ＰＳＫシンボルが加算器１２から到達し、８つのシンボルを有するガードインターバルの間に乗算器１３にフィードされる場合、前記振幅は例えば１、１、１、１、０．７、０．７、０．７及び０．７である。振幅不連続性を回避するために、複素数値波形Ｅの８つのサンプルの振幅は、１，０．９６，０．９１，０．８６，１．１４，１．０９，１．０３及び１として選択されることができる。乗算器１３の出力信号の振幅は、この場合、１、０．９６、０．９１、０．８６、０．８、０、７６、０．７２及び０．７に等しい。結果として、前記振幅は、１から０．７に滑らかに減少し、出力信号Ｆにおける振幅不連続性は、回避されている。同様に、出力信号Ｆにおける位相不連続性は、適切に選択された位相を持つ前記複素数値波形の８つのサンプルを供給することにより回避されることができる。

図２に示される本発明による変調器システム１は、以下のことは別として、図１に示された本発明による変調器システム１に対応する。乗算器１３の代わりに、ここでマルチプレクサ２５、２６が、マルチプレクサ９、１９とアップサンプラ１０、２０との間に位置するように夫々導入され（第２のタイプの補償器）、マルチプレクサ９、１９の出力信号を波形Ｓ、Ｔと夫々乗算し、乗算器２２、２３、２４は、乗算器８、１５、１８に夫々結合されるように夫々導入され（第３のタイプの補償器）、信号Ｂ、Ｃ、Ｄを複素数値位相オフセットＸ、Ｙ、Ｚと夫々乗算する。

ＧＭＳＫから８ＰＳＫへの遷移の間のマルチプレクサ９（Mux 9）及び１９（Mux 19）の可能なセッティングは以下のとおりである。

シンボルを有する第１の列は最後の３つのデータシンボルを示し、第２の列は３つのテールシンボルを示し、第３の列は８つのガードシンボルを示し、第４の列は３つのテールシンボルを示し、第５の列は初めの３つのデータシンボルを示す。

複素数値位相オフセットＸは、例えば、exp{j[φ_8PSK]}＝exp{j[arg(g[k])＋πk/2＋φ_GMSK−arg(p[k+1])−3π(k+1)/8＋Δφ]}に等しく、これにより最後のＧＭＳＫシンボル及び初めの８ＰＳＫシンボルが夫々シンボル間隔ｋ及びｋ＋１においてマルチプレクサ９及び１９にフィードされ、φ_GMSKが先行するＧＭＳＫ変調バーストの位相オフセットを示し、Δφが前記最後のＧＭＳＫシンボルと前記最初の８ＰＳＫシンボルとの間の位相差を規定する位相角を示すことを意味する。全てのシンボルＧ[k]及びＰ[k]が前記ガードインターバルにおいて“１”に等しい場合、Δφに対する適切な選択は、例えば３π／８である。この選択を用いて、シンボル間隔ｋにおいて前記マルチプレクサにフィードされた前記ＧＭＳＫシンボルは、シンボル間隔ｋ＋１において前記マルチプレクサに送られた前記８ＰＳＫシンボルに対する先行する８ＰＳＫの“１”のように見える。位相オフセットφ_8PSKは、ＧＭＳＫから８ＰＳＫに切り替えるときに更新され、８ＰＳＫ変調バーストの間、一定のままである。

８ＰＳＫからＧＭＳＫへの遷移の間のマルチプレクサ９（Mux 9）及び１９（Mux 19）の可能なセッティングは以下のとおりである。

複素数値位相オフセットＹ，Ｚは、例えば、exp{j[φ_GMSK]}＝exp{j[arg(p[k])＋3πk/8＋φ_8PSK−arg(g[k+1])−π(k+1)/2＋Δφ]}に等しく、これにより最後の８ＰＳＫシンボル及び初めのＧＭＳＫシンボルが、夫々シンボル間隔ｋ及びｋ＋１においてマルチプレクサ９及び１９にフィードされ、φ_8PSKが先行する８ＰＳＫ変調バーストの位相オフセットを示し、Δφが前記最後の８ＰＳＫシンボルと前記最初のＧＭＳＫシンボルとの間の位相差を規定する位相角を示すことを意味する。全てのシンボルＰ[k]及びＧ[k]が前記ガードインターバルにおいて“１”に等しい場合に、Δφに対する適切な選択は例えばπ／２である。この選択を用いて、シンボル間隔ｋにおいて前記マルチプレクサにフィードされる前記８ＰＳＫシンボルは、シンボル間隔ｋ＋１において前記マルチプレクサに送られる前記ＧＭＳＫシンボルに対する先行するＧＭＳＫの“１”のように見える。位相オフセットφ_GMSKは、８ＰＳＫからＧＭＳＫに切り替えるときに更新され、ＧＭＳＫ変調バーストの間、一定のままである。

図３は、上側のグラフ（従来技術）において補償無しで作成されたデジタル／アナログ変換後の出力信号Ｆの絶対値を示し、下側のグラフ（本発明）においてパルス成形の前に複素数値信号の形式の変調器信号Ｂ、Ｃ及びＤを複素数値位相オフセットＸ、Ｙ及びＺの形の波形Ｘ、Ｙ及びＺと乗算することにより補償を介して作成されたデジタル／アナログ変換後の出力信号Ｆの絶対値を示す。８ＰＳＫからＧＭＳＫへの変調方式変更は、シンボル間隔５６と５７との間に行われ、全てのシンボルＰ(k)、Ｇ(k)は前記ガードインターバル（５３ないし６０）において値“１”を持つように選択される。

ＧＭＳＫ及び８ＰＳＫに対して等しいピーク値を望む場合、波形Ｓ及びＴのサンプルは８ＰＳＫに対して“１”及びＧＭＳＫに対して約“１．５”であるべきであり、等しい二乗平均平方根を望む場合、これらのサンプルは全て“１”であるべきである。

図２に示される変調器システム１は、位相オフセットＹ、Ｚを計算し、これを用いてＧＭＳＫパルス成形フィルタ入力シンボルを回転し、位相オフセットＸを計算し、これを用いて８ＰＳＫパルス成形フィルタ入力シンボルを回転し、振幅波形Ｓ，Ｔを計算し、これとＧＭＳＫ／８ＰＳＫパルス成形フィルタ入力シンボルを乗算する。

図１及び２に示される変調器システム１は、隣接チャネル干渉を最小化し、出力信号Ｆにより制御される位相及び／又は振幅ループの安定性を向上し、ランピング及びランピング計算を必要とせず、単純であり、変調方式間で速い遷移を可能にし、無償でＧＭＳＫ及び８ＰＳＫに対する等しい二乗平均平方根値及びピーク値の間で変更する場合に振幅スムージングを提供する。

図４に示される送信器３０は、変調器システム１に対する入力信号Ａを生成する入力段３１を有し、例えば出力信号Ｆをデジタル信号に変換するデジタル／アナログ変換器３２を有し、例えばデジタル化された出力信号を増幅する電力増幅器３３を有する。

８ＰＳＫの代わりに例えば４ＰＳＫ又は１６ＰＳＫのような代替的な変調方式及び代替的な変調器システム構成が可能である。exp[j(a)]及びexp[j(b)]を乗算する代わりに、a+bの加算が実行されることができ、逆も同様であり、即ちexp[j(a)]・exp[j(b)]＝exp[j(a+b)]である。

複素数値波形は、実数値波形、虚数値波形、又は両方の組み合わせを有する。

上述の実施例は、本発明を制限するのではなく説明し、当業者は、添付の請求項の範囲から外れることなく多くの代替実施例を設計することができることに注意すべきである。請求項において、括弧間に配置された如何なる参照符号も請求項を制限するように解釈されるべきでない。動詞“有する”及びその活用形の使用は、請求項に記載された要素又はステップ以外の要素又はステップの存在を除外しない。要素に先行する冠詞“１つの”は複数のこのような要素の存在を除外しない。本発明は、幾つかの別個の素子を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実施されることができる。特定の方策が相互に異なる従属請求項に記載されるという単なる事実は、これらの方策の組み合わせが有利に使用されることができないことを示さない。

第１のタイプの補償器を有する本発明による変調器システムをブロック図形式で示す。第２及び第３のタイプの補償器を有する本発明による変調器システムをブロック図形式で示す。上側のグラフ（従来技術）において補償無しで作成された出力信号の絶対値を示し、下側のグラフ（本発明）においてパルス成形の前に補償を介して作成された出力信号の絶対値を示す。本発明による送信器をブロック図形式で示す。

Claims

第１の変調方式により入力信号を変調する第１の変調器と第２の変調方式により前記入力信号を変調する第２の変調器とを有する変調器システムにおいて、前記変調器システムが、変調方式の切替時点の前後における変調器出力信号の振幅と位相の少なくとも１つをより滑らかに遷移させるための少なくとも１つの波形を、少なくとも１つの変調器信号に組み合わせる補償器を有する変調器システム。
少なくとも１つのパルス成形器を更に有し、前記補償器が前記パルス成形器の後に配置される、請求項１に記載の変調器システム。
前記補償器が、少なくとも１つのパルス成形された変調された信号の形式の前記変調器信号を複素数値波形の形式の前記波形と乗算する乗算器を有し、前記少なくとも１つの信号パラメータが振幅及び位相を有する、請求項２に記載の変調器システム。
少なくとも１つのパルス成形器を更に有し、前記補償器が前記パルス成形器の前に配置される、請求項１に記載の変調器システム。
前記補償器が、少なくとも１つの変調された信号の形式の前記変調器信号を前記波形と乗算する少なくとも１つの乗算器を有し、前記少なくとも１つの信号パラメータが振幅を有する、請求項４に記載の変調器システム。
各変調器が、マッピングされた入力信号を複素数値信号と乗算する少なくとも１つの乗算器を有し、前記補償器が、前記複素数値信号の形式の前記変調器信号を複素数値位相オフセットの形式の前記波形と乗算する少なくとも１つの乗算器を有し、前記少なくとも１つの信号パラメータが位相を有する、請求項４に記載の変調器システム。
前記第１の変調方式が位相シフトキーイング変調方式であり、前記第２の変調方式がガウシアン最小シフトキーイング変調方式である、請求項１に記載の変調器システム。
第１の変調方式により入力信号を変調する第１の変調器と第２の変調方式により前記入力信号を変調する第２の変調器とを有する変調器システムを有する送信器において、前記変調器システムが、変調方式の切替時点の前後における変調器出力信号の振幅と位相の少なくとも１つをより滑らかに遷移させるための少なくとも１つの波形を、少なくとも１つの変調器信号に組み合わせる補償器を有し、前記送信器が、前記出力信号を増幅する電力増幅器を更に有する送信器。
変調方式により入力信号を変調する変調器において、変調方式の切替時点の前後における変調器出力信号の振幅と位相の少なくとも１つをより滑らかに遷移させるための少なくとも１つの波形を、少なくとも１つの変調器信号に組み合わせる補償器を有する変調器。
第１の変調方式により入力信号を変調し、第２の変調方式により前記入力信号を変調する方法において、変調方式の切替時点の前後における変調器出力信号の振幅と位相の少なくとも１つをより滑らかに遷移させるための少なくとも１つの波形を、少なくとも１つの変調器信号に組み合わせるステップを有する方法。
第１の変調方式により入力信号を変調し、第２の変調方式により前記入力信号を変調するプロセッサプログラムにおいて、変調方式の切替時点の前後における変調器出力信号の振幅と位相の少なくとも１つをより滑らかに遷移させるための少なくとも１つの波形を、少なくとも１つの変調器信号に組み合わせるファンクションを有するプロセッサプログラム。