KR20060125827A

KR20060125827A - 디지털 라디오 통신을 위한 방법, 장치 및 시스템

Info

Publication number: KR20060125827A
Application number: KR1020067013244A
Authority: KR
Inventors: 세르쥬 프랑소아 드로지; 한스 드로프만; 비카스 빈나야크; 프라모트 피리야포크솜부트; 고든 올센; 조엘 킹
Original assignee: 맥심 인터그래이티드 프로덕츠 인코포레이티드
Priority date: 2003-12-02
Filing date: 2004-11-12
Publication date: 2006-12-06
Also published as: US20050118977A1; EP1719254A2; CN101228702A; WO2005062477A3; US20060128347A1; WO2005062477A2; US20080261650A1

Abstract

라디오 시스템은 라디오 주파수(RF) 집적 회로(IC) 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함한다. 직렬 디지털 인터페이스는 높은 데이터 레이트 및 낮은 잡음을 제공하기 위하여 상기 RF IC 및 상기 DSP IC 사이의 데이터를 결합한다. 일 실시예에서, 상기 RF IC는 아날로그 신호를 직렬 디지털 비트 스트림으로 변환하는 단일 비트 시그마 델타 변조기 및 차동 데이터 신호로서의 상기 직렬 디지털 비트 스트림을 드라이브하는 차동 출력 드라이버를 갖는다. 일 실시예에서, 상기 DSP IC는 상기 차동 데이터 신호를 수신하며 상기 직렬 디지털 비트 스트림을 생성하는 차동 입력 리시버, 상기 직렬 디지털 비트 스트림의 데이터 레이트를 낮추며 그것을 병렬 디지털 데이터 샘플들로 변환하는 데시메이터, 및 디지털 신호 처리를 위하여 상기 병렬 디지털 데이터 샘플들을 데이터 워드들로 디지털적으로 복조하는 복조기를 갖는다.

데시메이터, 시그마 델타 변조기, 출력 스윙, 하향 변환기, 가변 이득 증폭기

Description

디지털 라디오 통신을 위한 방법, 장치 및 시스템{METHOD, APPARATUS AND SYSTEMS FOR DIGITAL RADIO COMMUNICATION SYSTEMS}

본 발명의 실시예들은 대체로 라디오(radio) 통신 시스템에 관한 것으로, 보다 구체적으로는 라디오 리시버, 트랜스미터 및 트랜시버 집적회로와, 베이스밴드 집적회로에 대한 이들의 인터페이스에 관한 것이다.

통상의 셀룰러 라디오 아키텍처에서, 캐리어 주파수에서 동작하는 상기 라디오와 신호 주파수 근처에서 동작하는 상기 베이스밴드 섹션 사이의 상기 인터페이스는 통상 아날로그 신호 인터페이스이다. 상기 아날로그 신호 인터페이스는 잡음 및 상기 라디오 동작과의 간섭을 초래할 수 있는, 고주파수에서 동작하는 병렬 디지털 신호들(parallel digital signals)의 사용을 피할 수 있기 때문에, 통상적으로 종래의 디지털 신호 인터페이스에서 바람직하였다.

통상적으로 상기 라디오는 통신 시스템의 하나의 라디오 전송 표준(radio transmission standard)만을 위하여 특별히 디자인된 액티브 아날로그 필터들(active analog filters)을 포함하는 하나 또는 그 이상의 아날로그 집적 회로들로 구성되었다. 즉, 상기 액티브 아날로그 필터들은 하나의 통신 시스템에 제공되며, 다른 통신 시스템 표준들에 적응될 수 없었다. 또한, 상기 액티브 아날로그 필 터들은 파워를 소모하며 상기 집적 회로 내에서 상당한 실리콘 영역(silicon area)을 필요로 하였다.

만약 대부분의, 전부가 아닌, 액티브 아날로그 필터들이 상기 라디오의 상기 아날로그 집적 회로들로부터 제거될 수 있다면, 파워가 절약될 수 있으며 다이 사이즈(die size)가 줄어들 수 있어서, 보다 낮은 비용 및 배터리로 동작하는 디바이스들에서의 배터리 사용 시간 증가로 이끌 수 있다.

부가적으로 수신 채널에서, 멀티-비트 병렬 아날로그-디지털 변환기들(multi-bit parallel analog to digital converters)은 베이스밴드 아날로그 신호를 디지털 숫자를 나타내는 병렬 바이너리 값(parallel binary value)으로 변환하는 데 자주 사용된다. 상기 디지털 숫자는 이후 디지털 신호 처리기(digital signal processor)에 의하여 처리될 수 있다. 전송 채널에서, 멀티-비트 병렬 디지털-아날로그 변환기들이 사용될 수 있다. 그러나 상기 멀티-비트 병렬 아날로그-디지털 변환기들 및 멀티-비트 병렬 아날로그-디지털 변환기들은 집적 회로에서 아주 큰 영역을 필요로 한다. 부가적으로, 멀티-비트 병렬 아날로그-디지털 변환기들 및 멀티-비트 병렬 디지털-아날로그 변환기들은 보통 특수한 실리콘 제조 공정들을 사용하여 제조되는데, 이것들은 혼합된 신호 디바이스들이다. 상기 실리콘 제조 공정들은 라디오의 코스트 효과에 공헌하였다. 멀티-비트 병렬 아날로그-디지털 변환기 디바이스 및 멀티-비트 병렬 디지털-아날로그 변환기 디바이스의 제거에 의하여, 상기 라디오의 코스트는 보다 절감될 수 있을 것이다.

본 발명의 실시예들이 청구항들에 의하여 간단히 기술된다.

일 실시예에서, 시스템은 라디오 주파수 집적 회로 및 상기 라디오 주파수 집적 회로에 결합되는 디지털 신호 처리 집적 회로를 포함한다. 상기 라디오 주파수 집적 회로는 아날로그 신호를 직렬 디지털 비트 스트림으로 변환하는 단일 비트 시그마 델타 변조기, 상기 디지털 신호 처리 집적 회로로 상기 직렬 디지털 비트 스트림을 드라이브하는, 상기 단일 비트 시그마 델타 변조기에 결합되는 출력 드라이버를 갖는다. 상기 디지털 신호 처리 집적 회로는 상기 라디오 주파수 집적 회로의 상기 출력 드라이버에 결합되는 입력 리시버, 상기 입력 리시버에 결합되는 데시메이터 및 상기 데시메이터에 결합되는 복조기를 포함한다. 상기 입력 리시버는 상기 라디오 주파수 IC로부터 상기 직렬 디지털 비트 스트림을 수신한다. 상기 데시메이터는 상기 입력 리시버를 통하여 상기 직렬 디지털 비트 스트림을 수신하며, 상기 디지털 신호 처리 집적 회로에 의하여 디지털 신호 처리가 되도록 상기 직렬 디지털 비트 스트림의 샘플링 레이트를 낮춘다. 상기 데시메이터는 상기 디지털 신호 처리 집적 회로에 의하여 더 신호 처리되도록 상기 직렬 디지털 비트 스트림을 병렬 디지털 데이터 샘플들로 변환한다. 상기 복조기는 상기 디지털 신호 처리 집적 회로에 의하여 더 신호 처리되도록 상기 병렬 디지털 데이터 샘플들을 데이터 워드들로 복조한다.

다른 실시예에서, 상기 라디오 주파수 집적 회로의 상기 출력 드라이버는 상기 직렬 디지털 비트 스트림의 제1 출력 전압 스윙의 제1 전압 레벨들을 상기 제1 출력 전압 스윙 보다 작은 제2 출력 전압 스윙의 제2 전압 레벨들로 바꾸며, 상기 입력 리시버는 제3 출력 전압의 스윙과 더불어 상기 제2 출력 전압 스윙의 상기 제2 전압 레벨들을 제3 전압 레벨들로 바꾼다. 제3 출력 전압 스윙은 상기 디지털 신호 프로세서의 범위 내에서 충분한 로직 레벨들을 제공하기 위하여 상기 제2 출력 전압 스윙보다 더 크게 될 수 있다. 다른 실시예에서, 상기 출력 드라이버는 이중 선단이며 상기 직렬 디지털 비트 스트림을 나타내기 위하여 감소된 출력 전압 스윙과 더불어 차동 신호를 생성하며, 상기 입력 리시버는 상기 직렬 디지털 비트 스트림을 나타내기 위하여 상기 감소된 출력 전압 스윙과 더불어 상기 차동 신호를 수신하기 위한 차동 입력을 가진다.

일 실시예에서, 상기 출력 드라이버는 저전압 차동 시그널링 (LVDS) 트랜스미터이며, 상기 입력 리시버는 저전압 차동 시그널링 (LVDS) 리시버이다.

상기 시스템의 일 실시예에서, 상기 라디오 주파수 집적 회로는 리시버이며, 다른 실시예에서 그것은 트랜시버이다.

본 발명의 다른 실시예에서, 라디오 주파수 집적 회로는 가변/개폐 이득 증폭기, 상기 가변/개폐 이득 증폭기에 결합되는 하향 변환기, 상기 하향 변환기에 결합되는 단일 비트 시그마 델타 변조기, 및 상기 단일 비트 시그마 델타 변조기에 결합되는 출력 드라이버를 포함한다. 가변/개폐 이득 증폭기 중 적어도 하나는 무선 라디오 주파수 신호를 수신하기 위하여 안테나에 결합한다. 상기 하향 변환기는 상기 라디오 주파수 신호의 제1 선택적 캐리어 주파수로부터 아날로그 신호를 제거한다. 상기 단일 비트 시그마 델타 변조기는 상기 아날로그 신호를 직렬 디지털 비트 스트림으로 변환한다. 상기 출력 드라이버는 상기 직렬 디지털 비트 스트림이 다른 집적 회로에 결합될 때 잡음 발생을 줄이기 위하여 상기 직렬 디지털 비트 스트림인 출력 전압 스윙을 줄인다. 일 실시예에서 상기 라디오 주파수 집적 회로는 리시버이며, 반면 다른 실시예에서 그것은 트랜시버이다. 트랜시버로서, 상기 라디오 주파수 집적 회로는 감속된 출력 전압 스윙을 가지는 직렬 디지털 전송 비트 스트림을 수신하는 입력 리시버, 상기 입력 리시버에 결합되는 데이터 복구기, 상기 데이터 복구기에 결합되는 저역 통과 필터, 상기 저역 통과 필터에 결합되는 믹서, 및 상기 믹서에 결합되는 증폭기를 더 포함한다. 상기 입력 리시버는 감소된 출력 전압 스윙을 가지는 직렬 디지털 전송 비트 스트림을 수신하며, 상기 트랜시버 집적 회로 내에서 상기 직렬 디지털 전송 비트 스트림인 상기 출력 전압 스윙을 증가시킨다. 상기 데이터 복구기는 상기 증가된 출력 전압 스윙 신호로부터 상기 직렬 디지털 전송 비트 스트림을 복구한다. 상기 저역 통과 필터는 상기 직렬 디지털 전송 비트 스트림을 아날로그 전송 신호로 변환한다. 상기 믹서는 베이스밴드 주파수로부터의 상기 아날로그 전송 신호를 전송 라디오 주파수 신호로서의 제2 선택적 캐리어 주파수로 상향 변환한다. 상기 증폭기는 상기 안테나를 통하여 브로드캐스트 되도록 상기 전송 라디오 주파수 신호를 증폭한다. 상기 제1 선택 캐리어 주파수 및 상기 제2 선택 캐리어 주파수는 선택된 무선 통신 시스템들의 캐리어 주파수들 중에서 선택된다.

본 발명의 다른 실시예에서, 라디오 주파수 집적 회로는 입력 리시버, 상기 입력 리시버에 결합되는 데이터 복구기, 상기 데이터 복구기에 결합되는 저역 통과 필터, 상기 저역 통과 필터에 결합되는 믹서, 및 상기 믹서에 결합되는 증폭기를 포함한다. 상기 입력 리시버는 감소된 출력 전압 스윙을 가지는 직렬 디지털 전송 비트 스트림을 수신하며, 상기 라디오 주파수 집적 회로 내에서 상기 직렬 디지털 전송 비트 스트림인 상기 출력 전압 스윙을 증가시킨다. 상기 데이터 복구기는 상기 증가된 출력 전압 스윙 신호로부터 상기 직렬 디지털 전송 비트 스트림을 복구한다. 상기 저역 통과 필터는 상기 직렬 디지털 전송 비트 스트림을 아날로그 전송 신호로 변환한다. 상기 믹서는 베이스밴드 주파수로부터의 상기 아날로그 전송 신호를 전송 라디오 주파수 신호인 선택된 캐리어 주파수로 상향 변환한다. 상기 증폭기는 안테나를 통하여 브로드캐스트 되도록 상기 전송 라디오 주파수 신호를 증폭한다. 일 실시예에서, 상기 라디오 주파수 집적 회로는 트랜스미터이며, 반면 다른 실시예에서 그것은 트랜시버이다.

다른 실시예에서, 무선 라디오를 위한 방법이 개시된다. 상기 방법은 무선 라디오 신호를 수신하는 단계; 제1 아날로그 신호로부터 상기 캐리어 신호를 제거하기 위하여 상기 무선 라디오 신호를 하향 변환하는 단계; 상기 제1 아날로그 신호를 제1 직렬 디지털 데이터 신호로 변환하는 단계; 상기 제1 직렬 디지털 데이터 신호 내의 상기 출력 전압 스윙을 줄이는 단계; 라디오 집적 회로로부터 디지털 신호 처리 (DSP) 집적 회로로 상기 감소된 출력 전압 스윙을 가지는 상기 제1 직렬 디지털 데이터 신호를 전송하는 단계를 포함한다.

또 다른 실시예에서, 상기 방법은 상기 감소된 출력 전압 스윙을 가지는 상기 제1 직렬 디지털 데이터 신호를 수신하는 단계; 상기 제1 직렬 디지털 데이터 신호 내의 상기 출력 전압 스윙을 증가시키는 단계; 상기 제1 직렬 디지털 데이터 신호의 샘플링 주파수를 감소시키는 단계; 및 상기 DSP 집적 회로에 의하여 처리되도록 상기 제1 직렬 디지털 데이터 신호를 병렬 디지털 데이터 신호로 변환하는 단계를 더 포함한다. 상기 제1 아날로그 신호를 상기 제1 직렬 디지털 데이터 신호로 변환하는 것은 델타-시그마 변조를 이용한다. 상기 제1 직렬 디지털 데이터 신호를 상기 병렬 디지털 데이터 신호로 변환하는 것은 상기 제1 직렬 디지털 데이터 신호를 상기 병렬 디지털 데이터 신호로 델타-시그마 변조하는 것이다. 일 실시예에서, 상기 제1 직렬 디지털 데이터 신호의 전송은 단일 선로를 통하는 것이며, 다른 실시예에서 상기 제1 직렬 디지털 데이터 신호의 전송은 이중 선로들을 통하는 것이며 상기 제1 직렬 디지털 데이터 신호는 차동 데이터 신호로서 이중 선로들을 통하여 전송된다. 상기 방법은 상기 DSP 집적 회로로부터 감소된 출력 전압 스윙을 가지는 제2 직렬 디지털 데이터 신호를 수신하는 단계; 상기 제2 직렬 디지털 데이터 신호 내의 상기 출력 전압 스윙을 증가시키는 단계; 상기 제2 직렬 디지털 데이터 신호를 제2 아날로그 신호로 변환하는 단계; 상기 제2 아날로그 신호를 선택적 캐리어 주파수로 상향 변환하는 단계; 및 상기 제2 아날로그 신호를 라디오 주파수 신호로서 안테나를 통하여 전송하는 단계를 더 포함한다.

도 1은 본 발명에 적용되는 전형적인 무선 통신 시스템의 불록 다이어그램이다.

도 2A는 모바일 셀룰러 전화와 같은 무선 모바일 라디오 유니트의 블록 다이어그램이다.

도 2B는 셀룰러 전화 베이스 스테이션과 같은 무선 고정 라디오 유니트의 블록 다이어그램이다.

도 3A는 라디오 리시버 집적 회로(IC), 라디오 트랜스미터 IC, 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함하는 시스템의 블록 다이어그램이다.

도 3B는 상기 라디오 리시버 집적 회로(IC)의 확대된 블록 다이어그램이다.

도 3C는 상기 라디오 트랜스미터 집적 회로(IC)의 확대된 블록 다이어그램이다.

도 3D는 상기 베이스밴드 디지털 신호 처리(DSP) 집적 회로(IC)의 확대된 블록 다이어그램이다.

도 4는 라디오 리시버 집적 회로(IC), 라디오 트랜스미터 IC, 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함하는 상기 시스템의 대체적 실시예의 블록 다이어그램이다.

도 5는 라디오 리시버 집적 회로(IC), 라디오 트랜스미터 IC, 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함하는 상기 시스템의 다른 대체적 실시예의 블록 다이어그램이다.

도 6A는 라디오 트랜시버 집적 회로(IC), 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함하는 시스템의 블록 다이어그램이다.

도 6B는 상기 라디오 트랜시버 집적 회로(IC)의 확대된 블록 다이어그램이다.

도 6C는 상기 베이스밴드 디지털 신호 처리(DSP) 집적 회로(IC)의 확대된 블 록 다이어그램이다.

도 7은 라디오 트랜시버 집적 회로(IC) 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함하는 상기 시스템의 대체적 실시예의 블록 다이어그램이다.

도 8은 라디오 트랜시버 집적 회로(IC) 및 베이스밴드 디지털 신호 처리(DSP) IC를 포함하는 상기 시스템의 다른 대체적 실시예의 블록 다이어그램이다.

도 9A는 라디오 집적 회로(IC) 및 베이스밴드 디지털 신호 처리(DSP) IC 사이의 디지털 인터페이스의 수신 채널에 대한 상세(details)를 나타내기 위한 블록 다이어그램이다.

도 9B는 라디오 집적 회로(IC) 및 베이스밴드 디지털 신호 처리(DSP) IC 사이의 상기 디지털 직렬 인터페이스를 위한 클럭 생성 및 동기화의 대체적 실시예를 나타내기 위한 블록 다이어그램이다.

도 10은 통신 시스템들의 주파수 밴드들, 데이터 스펙트럼, 및 상기 클럭 스펙트럼과 비교하여 상기 디지털 인터페이스의 간섭 레벨에 대한 시뮬레이션을 나타내는 그래프이다.

후술하는 본 발명의 실시예들에 대한 상세한 설명에서, 다양한 특정 디테일들(details)이 충분히 이해될 수 있도록 개시된다. 그러나 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 이러한 특정 디테일들 없이 본 발명의 실시예들이 실행될 수 있음을 알 수 있을 것이다. 다른 경우에, 잘 알려진 방법들(methods), 프로시저들(procedures), 컴포넌트들(components) 및 회로 들(circuits)은 불필요하게 본 발명의 실시예들이 애매하게 해석되지 않도록 상세하게 설명되지 않는다.

본 발명의 실시예들은 라디오 주파수 집적 회로들을 위한 방법들, 장치들 및 시스템들 및 디지털 신호 처리 집적 회로들을 포함한다. 본 발명의 실시예들은 라디오 리시버 집적 회로 및 디지털 처리 회로 사이에서 수신된 라디오 신호들을 변환하는 새롭고 최적화된 방법을 제공한다. 본 발명의 실시예들은 라디오 트랜스미터 집적 회로 및 디지털 처리 회로 사이에서 전송을 위한 신호들을 변환하는 새로운 방법들을 더 제공한다.

본 발명의 실시예들은 특히 셀룰러 폰들에 적용이 가능할 뿐만 아니라 다른 타입의 라디오들에서도 사용될 수 있다. 본 발명의 실시예들은 물리적 인터페이스를 단순화하며(예를 들어, 많은 수의 핀들을 줄이며 이에 따라 인쇄 회로 기판 디자인을 쉽게 함), 제어 계층들(control layers)을 단순화하며(높은 다이내믹 레인지(dynamic range)의 제공에 의하여), 소프트웨어 교체(software changes)를 통하여 복수의 표준 동작을 가능하게 하며(밴드 교체(band changes), 코드 교체(code changes), 필터 교체(filter changes), 모드 교체(mode changes) 등이 소프트웨어 제어에 의하여 수행될 수 있다는 점에서 가변적임), 비용을 줄이며, 파워를 절약한다.

본 발명의 실시예들은 직렬 디지털 비트 스트림 상에서 두 집적 회로들(ICs) 사이에서 정보 전달을 할 수 있도록 아날로그-디지털 변환, 디지털 코딩, 고속 디지털 인터페이스 및 디지털 필터링의 조합을 사용한다. 수신된 라디오 신호들은 상 기 라디오 주파수 IC 범위 내에서 디지털 포맷으로 변환된다. 상기 수신된 라디오 신호들의 디지털 포맷은 상기 직렬 디지털 비트 스트림의 수단에 의하여 고속 디지털 인터페이스를 통하여 디지털 처리 IC로 전달된다. 상기 디지털 처리 IC는 디지털 필터링을 수행하며 상기 라디오 신호에 대한 아날로그 처리를 수행하지 않는다. 상기 디지털 처리 IC는 고가의 아날로그 처리 블록들(analog processing blocks)을 회피할 수 있으며, 따라서 저가의 디지털 제조 공정들에 의하여 제조될 수 있다.

일 실시예에 있어서, 상기 디지털 인터페이스는 단일 비트 디지털 스트림 출력(single bit digital stream output)을 가지는 시그마 델타 변조기(sigma delta modulator)로서 만들어진 아날로그-디지털 변환기(analog to digital converter), 저전압 차동 신호 트랜스미터(low voltage differential signal transmitter), 물리적 연결을 제공하기 위한 매치된 차동 라인(matched differential line), 및 이 후의 디지털 데이터 복구 및 신호 처리를 위한 저전압 차동 신호 리시버(low voltage differential signal receiver)를 포함한다. 상기 라디오 IC 및 상기 디지털 처리 IC 사이에서 고속 디지털 인터페이스를 가지는 구성 요소들의 상기 조합은 매우 높은 다이내믹 레인지(dynamic range)의 신호들이 디지털적으로 필터링되는 상기 디지털 IC에 전달되도록 한다.

즉, 선택된 상기 디지털 포맷은 복수의 데이터 전달 레이트들(data transfer rates)을 지원하며, 따라서 많은 다른 라디오 프로토콜들에 적용되며, 특히 협대역 라디오 시스템들로부터 광대역 라디오 시스템들까지 적용되며, 예를 들어 제1 세대로부터 가장 최신의 광대역 제3 세대 표준들까지의 셀룰러 폰들을 위하 여 사용될 수 있다. 또한 상기 디지털 포맷은 초당 수백 메가비트들까지의 매우 높은 데이터 레이트들(data rates)을 지원하며, 따라서 매우 높은 다이내믹 레인지를 가지며 보다 높은 초과 샘플링된 데이터 레이트들을 가지는, 부드럽게 필터링된 라디오 신호들의 전달에 적합하다.

상기 디지털 인터페이스를 지원하기 위해, 변조기들/데시메이터들(modulators/decimators)이 사용된다. 시그마-델타 변조/복조(sigma-delta modulation/demodulation)를 포함하여, 복수의 변조/복조 표준들이 사용될 수 있으며, 시그마-델타 변조/복조로서 참조된다. 바람직한 실시예에서, 상기 신호의 인코딩은 디지털 비트 직렬 데이터 스트림(digital bit serial data stream)을 생성하기 위하여 양자화의 두 레벨들인 단일 비트 변조기(single bit modulator)를 가진 복수 레이트의 시그마-델타 변조기를 사용하여 실현된다.

저전압 차동 신호인 상기 디지털 포맷 및 단일 디지털 비트 직렬 데이터 스트림을 생성하는 상기 코딩은 본질적으로 어떠한 라디오 리시버(radio receiver)에서도 중요한 낮은 의사 라디오 방사(low spurious radio emissions)를 제공한다. 더구나, 데이터 레이트 클럭(data rate clock)은 상기 단일 디지털 비트 직렬 데이터 스트림의 상기 신호와 함께 명백히 전송될 필요가 없으며, 그로 인하여 의사 방사의 다른 소스가 제거된다.

선택된 상기 디지털 포맷 및 코딩은 상기 정보를 병렬 워드들(parallel words)로의 상기 포맷팅을 요구하지 않으며, 따라서 데이터 전달을 위한 핸드쉐이크 동기화(handshake synchronization)의 필요성이 없다. 병렬로의 데이터 전달은 고용량의 부하를 드라이브해야 하는 상기 출력 드라이버들 때문에 파워를 소비한다. 직렬로의 데이터 전달은 전류/파워 소비를 줄인다. 게다가, 라디오 의사 방사의 다른 소스를 줄이면서, 훨씬 적은 선로들이 집적 회로들 사이의 상태를 바꾼다. 또한 핸드쉐이크 동기화 신호들을 제거하는 것은 라디오 의사 방사의 다른 소스 및 전류/파워 소비를 제거한다. 게다가, 직렬로 데이터를 전송하며 핸드쉐이크 동기화 신호의 사용을 피할 때, 상기 집적 회로에 사용되는 많은 수의 핀들이 줄어든다.

물리적 레벨에서, 상기 디지털 인터페이스는 낮은 전류/파워 소비, 고속 데이터 전달, 및 낮은 의사 방사를 제공하는 저전압 차동 시그널링(low voltage differential signaling)을 사용한다.

상기 디지털 인터페이스는 라디오 주파수 아날로그 집적 회로들에 의하여 수행되는 디지털 신호 처리 및 상기 디지털 신호 처리 집적 회로들에 의하여 수행되는 아날로그 신호 처리를 최소화함에 의하여, 상기 완전한 라디오 트랜시버 시스템(complete radio transceiver system) 내에서 파워 소비를 최적화한다. 상기 아날로그 신호를 안테나를 통하여 송수신하는 상기 라디오 주파수 아날로그 집적 회로들은 아날로그 처리를 위하여 최적화된 실리콘 제조 기술들(Silicon manufacturing techniques)을 사용한다. 아날로그 신호 처리를 위하여 최적화된 실리콘 제조 기술들은, 디지털 신호 처리를 위하여 최적화된 실리콘 제조 기술들과 비교하여, 디지털 신호 처리를 위하여 사용될 때 때때로 낮은 퍼포먼스(performance)를 갖는다. 이와 유사하게, 디지털 신호 처리를 위하여 최적화된 실리콘 제조 기술들은 아날로그 신호 처리를 위하여 최적화된 실리콘 제조 프로세 스들과 비교하여, 아날로그 신호 처리를 위하여 사용될 때 때때로 낮은 퍼포먼스를 갖는다. 상기 RF 아날로그 집적 회로들 및 상기 베이스밴드 DSP 집적 회로 사이의 상기 개시된 디지털 인터페이스의 사용은 디자인 및 제조를 용이하게 하면서, 상기 베이스밴드 DSP 집적 회로에서의 아날로그 신호 처리 및 상기 RF 아날로그 집적 회로 내에서의 디지털 신호 처리를 수행할 필요성을 억제한다. 복잡하게 혼합된 신호 회로들(complex mixed signal circuits)은 상기 RF 아날로그 집적 회로 및 상기 베이스밴드 DSP 집적 회로 사이의 상기 개시된 디지털 인터페이스에 적용되는 것이 회피된다. 상기 디지털 인터페이스는 상기 라디오 트랜시버(radio transceiver)의 전체 디자인 및 제조를 최적화하기 위하여 제공된다.

도 1을 참조하면, 전형적인 무선 통신 시스템의 블록 다이어그램이 도시된다. 상기 셀룰러 통신 시스템은 베이스 스테이션들(102A-102F), 모바일 디바이스들 또는 유니트들(104A-104I) 및 스위칭 센터(106)를 포함한다. 또한 인공위성들(103A-103B)은 상기 셀룰러 통신 시스템의 일부분이 될 수 있다. 상기 모바일 디바이스들 또는 유니트들(104A-104I)은 예를 들어 전화기들(cellular telephones), PDA들(personal digital assistants), 또는 이동 가능한 컴퓨터들(portable computers)이 될 수 있다. 상기 베이스 스테이션들(102A-102F) 및 그들의 하나 또는 그 이상의 안테나들이 셀들(A-F)의 셀 경계들(cell boundaries)을 형성한다. 상기 베이스 스테이션들(102A-102F)은 인터셀룰러 트렁크 선로들(intercellular trunk lines)을 통하여 상기 스위칭 센터(106)와 결합할 수 있다. 상기 인터셀룰러 트렁크 선로들은 광섬유 케이블들(fiber optic cables), 와이어 케이블들(wire cables), 또는 마이크로웨이브 릴레이 선로들(microwave relay lines)이 될 수 있다.

도 1에 도시된 상기 셀룰러 통신 시스템은 멀티모드 무선 통신 시스템(multimode wireless communication system)이다. 하나 또는 그 이상의 상기 모바일 디바이스들이 베이스 스테이션들을 가지는, 다른 무선 통신 방법들을 사용할 수 있다. 즉, 선택된 무선 통신 모드의 타입에 종속되어, 상기 물리적 링크 레이어(physical link layer)에서의 상기 라디오 주파수(radio frequency) 및 변복조(modulation/demodulation), 및 상기 데이터 링크 레이어(data link layer)에서 사용되는 디지털 코딩의 타입(the type of digital coding)이 달라질 수 있다. 예들 들어, 다른 주파수 밴드들(frequency bands), 변조 및 채널 코딩(channel coding)을 가지는 하나 또는 그 이상의 통신 시스템들은 Universal Mobile Telecommunication System (UMTS), Global System for Multiple Communication System (GSM), GSM Mobile Application Part (GSM-MAP), General Packet Radio Protocol System 또는 General Packet Radio Service (GPRS), Enhanced data GSM Environment (EDGE), (GAIT), Orthogonal Frequency-Division Multiplexing (OFDM), Code Orthogonal Frequency-Division Multiplexing (COFDM), Block Coding, Convolutional Coding, Turbo Coding, Trellis Coding, Gaussian Minimum Shift Keying (GMSK), Quadrature Phase Shift Keying (QPSK), Quadrature Amplitude Modulation (QAM), Frequency Modulation (FM), Frequency Division Multiple Access (FDMA), Time Division Multiple Access (TDMA), Code Division Multiple Access (CDMA), Narrowband CDMA (N-CDMA), Wideband CDMA (W-CDMA), CDMA2000, CDMA2000-1XEV, CDMA2000-EVDO, CDMA2000-EDV, Time Division-Synchronized Code Division Multiple Access (TD-SCDMA), Third-Generation Partnership Project (3GPP TDD), International Mobile Telecommunication (IMT), IMT2000MC, IMT2000DS, IMT2000SC, IMT2000TC, Personal Communication System (PCS), Digital Communication System(DCS), Personal Digital Cellular (PDC), Digital Enhanced Cordless Telecommunications (DECT), Advanced Mobile Phone System (AMPS), Wireless Local Area Network (LAN) (IEEE 802.11a, IEEE 802.11b, IEEE 802.11g), 및 Global Positioning System (GPS)과 같은 무선 통신 시스템들이 사용될 수 있다. 상기 베이스 스테이션들 및 모바일 디바이스들은 이러한 멀티모드(multimode)(및/또는 멀티슬롯(multislot), 멀티밴드(multiband), 멀티코드(multicode), 멀티시스템(multisystem)) 디바이스들의 하나 또는 그 이상을 지원할 수 있다.

예를 들어, 상기 모바일 디바이스들이 셀 D의 모바일 디바이스(104H 및 104G)인 것으로 가정한다. 무선 디바이스(104G)가 GSM 통신 링크를 사용하여 상기 베이스 스테이션(102D)과 통신할 때, 무선 디바이스(104H)는 CDMA 통신 링크를 사용하여 상기 베이스 스테이션(102D)과 무선으로 통신할 수 있다. 다른 예로, 상기 모바일 디바이스들이 셀 C에서 무선 디바이스(104F)인 것으로 가정한다. 상기 무선 디바이스(104F)는 멀티모드 통신 디바이스이며, AMPS, CDMA, TDMA 또는 GSM과 같은 무선 통신 링크들의 하나 또는 그 이상의 타입들을 사용하여 상기 베이스 스테이 션(102C)과 통신할 수 있다. 또한 상기 무선 디바이스(104F)는 GPS 주파수 밴드를 사용하여 상기 인공 위성들(103A-103B)과 통신할 수 있다. 또 다른 예로, 상기 모바일 디바이스들이 셀 A의 무선 디바이스(104A) 및 무선 디바이스(104B)인 것으로 가정한다. 무선 디바이스(104A)는 AMPS 또는 GSM을 이용하여 상기 베이스 스테이션(102A)과 통신할 수 있다. 또한 상기 무선 디바이스(104A)는 GPS 주파수 밴드를 이용하여 상기 인공위성들(103A-103B)과 통신할 수 있다. 무선 디바이스(104B)는 AMPS, CDMA, TDMA 또는 GSM과 같은 무선 통신 링크들의 하나 또는 그 이상의 타입들을 사용하여 상기 베이스 스테이션(102C)과 통신할 수 있다. 또한 상기 무선 디바이스(104A)는 GPS 주파수 밴드를 이용하여 상기 인공위성들(103A-103B)과 통신할 수 있다. 이러한 방법으로, 상기 베이스 스테이션들은 서로 다른 통신 링크들에 의하여 공유될 수 있다.

이제 도 2A를 참조하면, 모바일 셀룰러 전화기(mobile cellular telephone)와 같은 무선 모바일 라디오 유니트(104)의 블록 다이어그램이 도시된다. 상기 무선 모바일 라디오 유니트(104)는 멀티코드, 멀티슬롯, 멀티모드, 멀티밴드, 멀티시스템, 및/또는 무선 통신 모드들의 다른 타입들을 지원한다. 상기 무선 모바일 라디오 유니트(104)는 앞서 설명한 다른 통신 시스템들과 더불어, 도 1을 참조하여 설명한 상기 멀티모드 셀룰러 통신 시스템에서 사용될 수 있다.

상기 무선 모바일 라디오 유니트(104)는 안테나(201), 라디오 주파수 리시버/트랜스미터(receiver/transmitter), 또는 트랜시버(tranceiver)(206), 마이크로프로세서(215) 및 메모리(216)를 포함한다. 상기 라디오 주파수 트랜시버(206)는 라 디오파들(radio waves)을 전송 및 수신하기 위하여 상기 안테나(201)에 결합된다. 상기 라디오 주파수 트랜시버(206)는 CDMA, GSM, TDMA 등과 같은 무선 통신 시스템들의 복수의 타입들 및 멀티밴드들, 멀티슬롯들, 멀티코드들 및 멀티모드들을 지원할 수 있는 통합된 하드웨어 구성요소(unified hardware component)이다. 상기 라디오 주파수 트랜시버(206)는 상기 마이크로프로세서(215)와 함께 양 방향으로 작용하여 데이터를 통신하기 위하여, 상기 마이크로프로세서(215)에 결합한다. 상기 마이크로프로세서(215)는 상기 메모리(216)와 함께 실행을 위한 명령어들(instructions)을 읽으며, 데이터를 읽고 쓰기 위하여 상기 메모리(216)에 결합된다. 소프트웨어 코드는 상기 마이크로프로세서(215)에 의하여 실행되기 위하여, 상기 메모리(216)에 저장되거나, 상기 무선 모바일 라디오 유니트(104)의 다른 스토리지 디바이스(storage device)에 저장될 수 있다. 아래에서 상세히 설명되는 바와 같이, 상기 소프트웨어 코드는 다양한 타입들의 무선 통신 모드들 및 시스템들을 지원하기 위하여 사용될 수 있다.

이제 도 2B를 참조하면, 셀룰러 전화기 베이스 스테이션(cellular telephone base station)과 같은 무선 고정 라디오 유니트(wireless stationary radio unit, 102)의 블록 다이어그램이 도시된다. 상기 베이스 스테이션(102)은 멀티코드, 멀티슬롯, 멀티모드, 멀티밴드, 멀티시스템, 및/또는 무선 통신 모드들의 다른 타입들을 지원한다. 베이스 스테이션(102)은 도 1을 참조하여 이전에 설명한 상기 멀티모드 셀룰러 통신 시스템을 지원하기 위하여 사용될 수 있다.

베이스 스테이션(102)에서, 라디오 주파수 트랜스미터/리시버 또는 트랜시 버(226)는 상기 안테나(221)에 결합되어 제공된다. 상기 라디오 주파수 트랜시버(226)는 CDMA, GSM, TDMA 등과 같은 무선 통신 시스템들의 복수의 타입들 및 멀티밴드들, 멀티슬롯들, 멀티코드들 및 멀티모드들을 지원할 수 있는 통합된 하드웨어 구성 요소이다. 상기 라디오 주파수 트랜시버(226)는 마이크로프로세서(235)와 함께 양 방향으로 작용하여 데이터를 통신하기 위하여, 컴퓨터(228)의 상기 마이크로프로세서(235)에 결합한다.

상기 컴퓨터(228)는 상기 마이크로프로세서(235) 및 메모리(236)를 포함한다. 소프트웨어 코드는 상기 마이크로프로세서(235)에 의하여 실행되도록 상기 메모리(236) 또는 상기 컴퓨터의 다른 스토리지 디바이스들(예를 들어, 하드 디스크)에 저장될 수 있다. 아래에서 상세히 설명되는 바와 같이, 상기 소프트웨어 코드는 다양한 타입들의 무선 통신 모드들 및 시스템들을 지원하기 위하여 사용될 수 있다.

여기서 상기 컴퓨터(228) 및 마이크로프로세서(235)는 그것이 사용되는 시스템의 타입에 따라서 통신 네트워크 또는 컴퓨터 네트워크에 외부적으로 결합될 수 있다. 상기 통신 네트워크는 상기 평범한 구식 전화 시스템(plain old telephone system, POTS)과의 연결(connection)을 가지는 셀룰러 전화 통신 시스템일 수 있다. 상기 컴퓨터 네트워크는 예를 들어 인터넷과의 연결을 가지는 무선 LAN(wireless local area network)일 수 있다.

도 3A, 4, 5, 6A, 7 및 8은 상기 무선 모바일 라디오 유니트(104)의 상기 라디오 주파수 트랜시버(206) 및 상기 안테나에 결합되는 상기 베이스 스테이션(102) 의 상기 라디오 주파수 트랜시버(226)를 위한 교차하는 실시예들(alternate embodiments)을 나타낸다.

잠시 도 3A 및 도 4-5를 참조하면, 분리된 리시버 라디오 칩들(receiver radio chips), 트랜스미터 라디오 칩들(transmitter radio chips)이 베이스밴드 디지털 신호 처리 칩(baseband digital signal processing chip)에 결합되어 나타나 있다. 더욱 많은 집적 및 낮은 파워를 위하여, 상기 분리된 리시버 라디오 칩들 및 트랜스미터 라디오 칩들은 같이 집적되어 트랜시버 라디오 칩(transceiver radio chip)으로 될 수 있다.

덧붙여, 상기 베이스밴드 디지털 신호 처리 칩은 하나 또는 그 이상의 디지털 신호 프로세서(digital signal processor) 집적 회로들 또는 디지털 신호 처리를 제공하는 프로그램 명령어들을 갖는 마이크로프로세서와 같은 프로그램 가능한 일반 목적의 프로세서일 수 있다.

이제 도 3A를 참조하여, 본 발명의 실시예가 도시된다. 도 3A는 때로 멀티모드라고 언급되는 복수의 무선 통신 시스템을 지원하기 위하여, 보여진 바와 같이 결합된 라디오 리시버(radio receiver) 집적 회로(IC)(302A), 라디오 트랜스미터(radio transmitter) IC(304A), 및 베이스밴드 디지털 신호 처리 (DSP) IC(306A)를 포함하는 시스템(300A)을 나타낸다.

상기 시스템(300A)은 도 3에서 보여진 바와 같이 서로 결합되어 도시된, 듀플렉스 안테나(duplex antenna, 307), GPS 수신 안테나(307'), 상기 안테나(307) 및 듀플렉서 스위치(duplexer switch, 309)의 사이에서 결합되는 저역 통과 수신 수동 필터(low pass receive passive filter, 308B), 상기 안테나(307) 및 상기 듀플렉서 스위치(309)의 사이에서 결합되는 고역 통과 전송 수동 필터(high pass transmit passive filter, 308A), 상기 안테나(307') 및 상기 라디오 리시버 IC(302A)의 저잡음 증폭기(low noise amplifier)의 사이에서 결합되는 GPS 대역 통과 수동 필터(GPS band-pass passive filter, 310'), 상기 듀플렉서 스위치(309) 및 상기 라디오 리시버 IC(302A)의 하나 또는 그 이상의 프로그램 가능한 이득 저잡음 증폭기들(gain low noise amplifiers) 사이에서 결합되는 복수의 대역 통과 수동 필터들(310), 상기 듀플렉서 스위치(309) 및 상기 라디오 트랜스미트 IC(304A)의 파워 증폭기(power amplifier)의 사이에서 결합되는 하나의 대역 통과 수동 필터(310), 및 하나의 폴(pole)에서의 상기 필터(308A, 308B)와 다른 폴에서의 필터들(310) 및 파워 증폭기들의 사이에서 결합되는 상기 듀플렉서 스위치(309)를 더 포함한다.

상기 시스템(300A)은 상기 라디오 리시버 IC(302A)의 클럭 생성기(clock generator)에 결합되는 수정(quartz crystal, 311)을 더 포함한다. 레퍼런스 클럭 신호(reference clock signal)인 상기 클럭 생성기에 의하여 생성된 클럭(323)은 상기 라디오 리시버 IC(302A)로부터 상기 베이스밴드 DSP IC(306A) 및 상기 라디오 트랜스미터 IC(304A)로 결합될 수 있다. 상기 레퍼런스 클럭 신호는 상기 베이스밴드 DSP IC(306A) 및 상기 라디오 트랜스미터 IC(304A)의 사이에서 고속 로컬 클럭 신호들(high speed local clock signals)을 생성하기 위하여 사용되는 레퍼런스 클럭이다. 상기 레퍼런스 클럭 신호는 상기 시스템을 서로 다른 캐리어 주파수들 및 다양한 데이터 통신 레이트들을 가지는 다양한 무선 통신 시스템들에 적응시키기 위하여 변화될 수 있다. 상기 레퍼런스 클럭 신호, 클럭(323)은 외부의 또는 오프칩(off-chip) 클럭 신호에 의하여 생성되는 잡음을 줄이기 위하여 상기 베이스밴드 DSP IC(306A) 및 상기 라디오 트랜스미터 IC(304A)의 사이에서의 상기 내부 로컬 클럭들(internal local clocks)의 레벨 주파수 보다 더 낮은 레벨 주파수이다.

또한 직렬 제어 버스(serial control bus, 324)는 상기 선택 주파수들을 제어하기 위하여 상기 베이스밴드 DSP IC(306A)로부터 상기 라디오 리시버 IC(302A) 및 상기 라디오 트랜스미터 IC(304A)로 결합할 수 있으며, 상기 선택된 무선 통신 시스템들의 상기 무선 통신 채널들을 위하여 상기 RF 집적 회로들을 맞출 수 있다.

도 4, 6A 및 7-8에서 도시된 상기 시스템들의 상기 실시예들은 유사한 수동 필터들(308A, 308B, 310, 310'); 듀플렉서 스위치들(309); 및 선택된 무선 통신 시스템들을 지원하기 위하여 약간의 변형들(variations)을 가지며 서로 결합되는 하나 또는 그 이상의 안테나들(307, 307')을 가질 수 있다. 이러한 디테일들(details)이 본 발명에 적절하지 않기 때문에, 아래에서 더 이상 설명되지 않지만, 상기 도면들에서는 도시된다.

도 3A에서 도시된 상기 시스템(300A)은 Universal Mobile Telecommunication System (UMTS), Global System for Multiple Communication (GSM), General Packet Radio Protocol System (GPRS), Enhanced Data GSM Environment (EDGE), 및 Global Positioning System(GPS) 무선 통신 시스템들을 포함하는 다섯 가지 무선 통신 시스템들(즉, 펜타밴드(pentaband))을 지원할 수 있다. 도 3에서 나타낸 대체적인 실 시예는 상기 GPS 리시버를 제거한다. 다른 대체적 실시예에서, GSM, GPRS, 및 EDGE는 상기 복수 모드 통신 시스템들의 통신 시스템들 중 하나로서 지원되지 않으며, 따라서 GSM, GPRS, 및 EDGE를 지원하기 위한 여분의 회로 설계(circuitry) 및 연결들이 필요로 하지 않는다.

상기 라디오 리시버 집적 회로(IC)(302A)는 아날로그 라디오 주파수 신호들을 수신하고, 아날로그 신호 처리를 수행하며, 그것들을 상기 베이스밴드 DSP IC(306A) 내로 결합되도록 저전압 차동 신호 포맷(low voltage differential signal format) 내의 하나 또는 그 이상의 직렬 디지털 비트 스트림으로 변환한다. 상기 베이스밴드 디지털 신호 처리 (DSP) IC(306A)는 상기 저전압 차동 신호 포맷 내의 상기 하나 또는 그 이상의 직렬 디지털 비트 스트림들을 디지털적으로 처리하며, 상기 무선 통신 링크로부터 상기 수신된 디지털 데이터를 추출하기 위하여 디지털 필터링을 수행한다. 전송을 위하여, 상기 베이스밴드 디지털 신호 처리 (DSP) IC(306A)는 상기 데이터가 전송되는 통신 링크가 무엇인가에 따라서, 전송되며 디지털 필터링을 이용하여 상기 전송 디지털 데이터를 미리 왜곡하는 디지털 데이터를 수신하고, 상기 라디오 트랜스미터 IC(304A)로 통신하기 위하여 상기 저전압 차동 신호 포맷 내의 하나 또는 그 이상의 직렬 디지털 비트 스트림들을 생성한다.

상기 라디오 트랜스미터 IC(304A)는 전송되는 상기 데이터를 나타내는 상기 저전압 차동 신호 포맷 내의 상기 하나 또는 그 이상의 직렬 디지털 비트 스트림들을 수신한다. 상기 라디오 트랜스미터 IC (304A)는 상기 저전압 차동 신호 포맷 내의 상기 하나 또는 그 이상의 직렬 디지털 비트 스트림들을 아날로그 신호들로 변 환하고, 아날로그 신호 처리를 수행하며, 안테나를 통하여 전송 및 브로드캐스트하기 위하여 상기 아날로그 신호들을 증폭한다.

본 발명의 라디오 집적 회로들(예를 들어, 상기 라디오 리시버 IC(302A) 및 상기 라디오 트랜스미터 IC(304A)) 및 상기 베이스밴드 디지털 신호 처리 (DSP) IC 사이의 상기 인터페이스는 디지털 인터페이스이다. 본 발명에 의하여, 라디오 IC들 및 상기 베이스밴드 DSP IC 사이에서 적용되는 일반적인 혼합 신호 회로 설계(typical mixed signal circuitry)는 제거된다. 일반적으로 혼합 신호 코덱(mixed signal codec) IC는 상기 혼합 신호 인터페이스로서 적용되었으며, 또는 혼합 신호 코덱 회로 설계(mixed signal codec circuitry)는 상기 DSP IC에 적용되었다. 상기 혼합 신호 인터페이스를 제거하기 위하여 상기 라디오 IC들 및 상기 베이스밴드 DSP IC 사이에서, 본 발명의 일 측면(one aspect)인 새로운 디지털 인터페이스가 적용된다. 본 발명은 상기 혼합 신호 인터페이스를 제거함에 의하여 시스템 비용(system cost)을 줄일 수 있다. 아날로그 회로 설계(analog circuitry)는 상기 베이스밴드 DSP IC 사이에서 또는 상기 베이스밴드 DSP IC에 대하여 필요로 하지 않는다. 상기 베이스밴드 DSP IC에 대하여 아날로그 회로 설계가 없으면, 상기 베이스밴드 DSP IC가 보다 작은 프로세스 제조 기술들(process manufacturing technologies)을 갖는 회로들로 보다 빠르게 이동하는 것은 상기 베이스밴드 DSP IC의 비용을 보다 더 줄일 수 있게 한다. 덧붙여, 상기 디지털 인터페이스는 상기 라디오 주파수 IC들 및 상기 베이스밴드 DSP IC의 사이에서 고속 데이터 전송을 지원하기 위하여 저전압 차동 스윙(low voltage differential swing)을 사용할 수 있 다.

본 발명의 일 측면으로서, 상기 시스템(300A)은 상기 라디오 집적 회로들(예를 들어, 상기 라디오 리시버 IC(302A) 및 상기 라디오 트랜스미터 IC(304A))과 상기 베이스밴드 디지털 신호 처리 (DSP) IC(306A) 사이의 디지털 인터페이스(301A)를 포함한다. 도 3A의 상기 시스템(300A) 내의 상기 디지털 인터페이스(301A)는 하나 또는 그 이상의 수신 채널들(receive channels, 321-322) 및 하나 또는 그 이상의 전송 채널들(transmit channels, 320)이다. 각 채널은 디지털 직렬 비트 스트림(digital serial bit stream)이다. 다른 경우에 필요로 하는 많은 수의 I/O 트레이스들(traces)을 줄이기 위하여 병렬 디지털 워드는 적용되지 않는다. 상기 디지털 직렬 비트 인터페이스는, 다른 경우에 라디오 주파수 신호들과 간섭할 수 있는 병렬 데이터 버스 트레이스들에 의하여 생성될 수 있는 잡음을 줄일 수 있다. 상기 디지털 직렬 비트 인터페이스는, 다른 경우에 라디오 IC들 및 상기 베이스밴드 DSP IC의 사이에서 사용될 수 있는 잡음에 민감한 아날로그 트레이스들(noise sensitive analog traces)을 더 제거한다.

각 채널은 저전압 스윙 차동 신호(low voltage swing differential signal)를 사용하여 통신할 수 있으며, 이 경우에 두 개의 와이어 트레이스들(wire traces)이 각각을 위하여 사용된다. 상기 하나 또는 그 이상의 수신 채널들(321 및 322) 각각은 허수 및 실수 항목(imaginary and real terms)을 포함하는 복수 데이터(complex data)를 위하여 RX I 채널 및 RX Q 채널을 포함한다. 대체적인 실시예에서, 상기 RX I 채널 및 RX Q 채널은 하나의 RX 채널로 인터리브(interleave)될 수 있다. 상기 하나 또는 그 이상의 전송 채널들(transmit channels, 320)은 허수 및 실수 항목(예를 들어, S = Q + Ij)을 포함하는 복소 데이터 신호들을 위하여 TX I 채널 및 TX Q 채널을 포함한다. 대체적인 실시예에서, 상기 TX I 채널 및 TX Q 채널은 하나의 TX 채널로 인터리브될 수 있다. 또 다른 실시예에서, 상기 RX Q 채널 및 RX I 채널은 복소 위상 신호(multiphase signal) S의 크기 데이터(magnitude data) 및 위상 데이터(phase data)이다. 여기서, S = Q이다. 또한 이들은 때로 극좌표(polar coordinates)로서 언급된다.

이제 도 3B를 참조하면, 상기 라디오 주파수 리시버 집적 회로(302A)의 확대된 블록 다이어그램이 도시되어 있다. 상기 라디오 주파수 리시버 집적 회로(302A)는 도 3B에서 도시된 바와 같이 서로 결합되는, 하나 또는 그 이상의 프로그램 가능한 이득 저잡음 증폭기들(programmable gain low noise amplifiers, 332), 상수 이득 저잡음 증폭기(constant gain low noise amplifier, 333), 하향 변환기들(down converters)이라고도 언급되는 하나 또는 그 이상의 믹서들의 쌍들(pairs of mixers, 336), 하나 또는 그 이상의 프로그램 가능한 위상 고정 루프들(programmable phase locked loops(Frac-N PLL), 337), 하나 또는 그 이상의 로컬 오실레이터들(local oscillators, 338), 하나 또는 그 이상의 시그마-델타 변조기들의 쌍들(pairs of sigma-delta modulators(∑△ Mod), 340), 주파수 제어 클럭 생성기(frequency controlled clock generator, 342), 자동 주파수 제어 디지털-아날로그 변환기(automatic frequency control digital to analog converter(AFC DAC), 344), 및 직렬 주변 인터페이스(serial peripheral interface(SPI), 346)를 포함한다.

상기 하나 또는 그 이상의 프로그램 가능한 이득 저잡음 증폭기들(332)은 다양한 무선 통신 시스템들로부터 상기 아날로그 라디오 주파수 신호들을 수신한다. 상기 상수 이득 저잡음 증폭기(333)는 GPS 위성들로부터 브로드캐스트된 아날로그 라디오 주파수 신호들을 수신한다.

상기 하나 또는 그 이상의 믹서들의 쌍들(336)은 상기 증폭기들(332, 333)의 출력들에 결합하며, 상기 아날로그 라디오 주파수 신호들을 중간(intermediate) 또는 베이스밴드(baseband) 주파수 아날로그 신호로 하향 변환하며, 상기 아날로그 신호의 상기 실수축(in-phase) 또는 실수 (I) 항목(component) 및 상기 허수축(quadrature phase) 또는 허수 (Q) 항목을 생성한다. 상기 하나 또는 그 이상의 프로그램 가능한 위상 고정 루프들(Frac-N PLL, 337)은 상기 하나 또는 그 이상의 로컬 오실레이터들(338)에 결합하며, 그것들을 제어한다. 상기 하나 또는 그 이상의 로컬 오실레이터들(338)은 상기 하나 또는 그 이상의 믹서들의 쌍들(336)에 결합되는 주어진 시스템을 위하여 캐리어 주파수 신호(carrier frequency signal)를 선택적으로 생성한다. 이것은 상기 아날로그 라디오 주파수 신호들로부터 상기 캐리어 주파수를 제거(strip away)하기 위하여 사용되는 캐리어 주파수 신호이다.

상기 하나 또는 그 이상의 시그마-델타 변조기들의 쌍들(∑△ Mod, 340)은 상기 아날로그 I 및 Q 신호들을 수신하기 위하여 상기 하나 또는 그 이상의 믹서들의 쌍들(336)의 상기 I 및 Q 항목 출력들에 순차적으로 결합된다. 상기 하나 또는 그 이상의 시그마-델타 변조기들의 쌍들(∑△ Mod, 340)은 상기 I 및 Q 아날로그 신호들을 I 및 Q 직렬 디지털 비트 신호들(I and Q serial digital bit signals)로 양자화(quantize) 및 변환(convert)한다.

다른 실시예에서, 상기 시그마-델타 변조기들은 델타 변조기들(delta modulators)일 수 있다. 또 다른 실시예에서, 상기 시그마-델타 변조기들은 직렬 비트 스트림을 제공하기 위한 단일 디지털 비트 출력(single digital bit output)을 가지는 변조 아날로그-디지털 변환기들(modulating analog-to-digital converters)(예를 들어, 단일 비트 출력을 가지는 변조기와 결합되는 아날로그-디지털 변환기)이 될 수 있다. 어떠한 경우에도, 상기 변조기들은 아날로그 입력 신호를 수신하며 직렬 디지털 데이터 스트림(serial digital data stream)을 제공하기 위한 단일 비트 출력을 갖는 변조기의 타입이다. 총체적으로, 상기 변조기들의 다양한 타입들은 이하에서 단일 비트 변조기들(single bit modulators) 또는 단일 비트 출력(single bit output)을 갖는 변조 아날로그-디지털 변환기들(modulating analog-to-digital converters)로 언급될 것이다.

그 후, 상기 I 및 Q 직렬 디지털 비트 신호들은 속력 데이터(speed data)를 외부의 상기 칩으로 전송하기 위한 저전압 스윙(low voltage swing)을 갖는 차동 신호(differential signal)를 생성하며, 잡음 생성을 더 낮추기 위한 낮은 차동 전압 출력 드라이버들의 쌍(pair of low differential voltage output drivers, 도 3B에 도시되지 않음)에 결합된다.

상기 자동 주파수 제어 디지털-아날로그 변환기(AFC DAC, 344)는 상기 주파수 제어 클럭 생성기(342)에 결합되어 그것을 제어한다. 상기 외부 수정(external quartz crystal, 311)은 상기 주파수 제어 클럭 생성기(342)의 상기 오실레이터 입력들(oscillator inputs)에 결합한다. 상기 주파수 제어 클럭 생성기(342)의 상기 클럭 출력은 상기 하나 또는 그 이상의 시그마-델타 변조기들(∑△ Mod, 340)의 쌍들에 결합될 수 있으며, 또한 상기 베이스밴드 DSP IC(306A)에 외부적으로 결합할 수 있다.

상기 직렬 주변 인터페이스(SPI) 리시버(346')는 상기 시스템(300A)의 집적 회로들 사이에서 제어 정보(control information)를 직렬로 통신하기 위하여 사용될 수 있다. 특히, 상기 베이스밴드 DSP IC(306A)는 상기 선택된 통신 채널 및 시스템을 위하여 상기 주파수들(frequencies), 변조/복조(modulation/demodulation), 및 인코딩/디코딩(encoding/decoding)과 같은 제어 정보를 통신한다. 상기 (SPI) 버스(346)는 직렬 데이터 버스(serial data bus)이다.

이제 도 3C를 참조하면, 상기 라디오 주파수 전송 집적 회로(radio frequency transmit integrated circuit, 304A)의 확대된 블록 다이어그램이 도시된다. 상기 라디오 주파수 전송 집적 회로(304A)는 도 3C에서 도시된 바와 같이 서로 결합되는, 데이터 복구기들의 쌍(pair of data recoverers, 350; 또한, 데이터 복구 회로(data recovery circuit) 또는 데이터 복구 기능 블록(data recovery functional block)으로 언급됨), 저역 통과 아날로그 필터들의 쌍(pair of low pass analog filters, 352), 상향 변환기들(up-converters)이라고도 언급되는 믹서들의 쌍(pair of mixers, 356), 하나 또는 그 이상의 파워 증폭기들(power amplifiers, 360), 프로그램 가능한 위상 고정 루프(programmable phase locked loop(Frac-N PLL), 357), 로컬 오실레이터(local oscillator, 358), 램프 디지털-아날로그 변환기(Ramp digital to analog converter(Ramp DAC), 362), 및 직렬 주변 인터페이스(serial peripheral interface(SPI), 346)를 포함한다.

상기 라디오 주파수 전송 집적 회로(304A)는 상기 베이스밴드 DSP(306A)로부터 상기 I 및 Q 채널들의 상기 저전압 차동 디지털 비트 스트림을 수신하며, 그것들을 칩상의 상기 I 및 Q 채널들의 단일 선단 고전압 스윙 디지털 비트 스트림(single ended high voltage swing digital bit stream)으로 변환하기 위한 저전압 차동 입력 리시버들의 쌍(도 3A에서 도시하지 않았으며, 도 9A에서 도시된 차동 입력 리시버들(914I 및 914Q) 참조)을 더 포함한다.

상기 데이터 복구기들의 쌍(또한 데이터 복구 회로 또는 데이터 복구 기능 블록으로 언급됨, CDR, 350)은 상기 I 및 Q 채널들의 단일 선단 고전압 스윙 디지털 비트 스트림을 수신하고, 상기 I 및 Q 채널들의 상기 디지털 데이터 스트림을 복구한다. 상기 I 및 Q 채널들의 상기 디지털 데이터 스트림은 전송을 위한 I 및 Q 아날로그 신호들(I and Q analog signals)을 생성하기 위하여 상기 저역 통과 아날로그 필터들의 쌍(pair of low pass analog filters, 352)에 결합된다.

상기 아날로그 필터들의 쌍(352)은 고 주파수 잡음을 필터링하며, 데이터의 상기 직렬 비트 스트림으로부터 아날로그 출력 신호(analog output signal)를 생성한다. 상기 I 및 Q 아날로그 신호들은 베이스밴드 주파수에서 상기 저역 통과 필터들(352)에 의하여 생성되며, 상기 믹서들의 쌍(356)에 결합된다.

상기 믹서들의 쌍(356)은 베이스밴드 주파수에서 상기 I 및 Q 아날로그 신호 들을 수신하며, 주어진 무선 통신 시스템들을 통한 전송을 위하여 그것들을 상기 원하는 캐리어 주파수(desired carrier frequency)로 상향 변환한다. 상기 캐리어 주파수는 상기 로컬 오실레이터(358)를 드라이브하기 위하여 상기 프로그램 가능한 위상 고정 루프(Frac-N PLL, 357)의 사용에 의하여 선택된다. 선택 가능한 캐리어 주파수를 갖는 상기 로컬 오실레이터(358)는 상기 믹서들의 쌍(356)의 상기 입력들의 하나에 결합되는 자신의 오실레이션 출력(oscillation output)을 갖는다. 상기 믹서들의 쌍(356)은 상기 캐리어 주파수들에서 상기 I 및 Q 아날로그 신호들을 상기 하나 또는 그 이상의 파워 증폭기들(360)에 결합되는 단일 라디오 주파수 아날로그 신호로 묶는다.

상기 하나 또는 그 이상의 파워 증폭기들(360)은 상기 라디오 주파수 아날로그 신호를 수신하며, 그것을 방사(radiating)를 위한 상기 안테나에 결합되는 증가된 파워 출력을 갖는 라디오 주파수 아날로그 출력 신호(radio frequency analog output signal)로 증폭한다. 상기 디지털 인터페이스는 상기 하나 또는 그 이상의 파워 증폭기들(360)이 상기 트랜스미터 IC(304A)의 파트로서 집적되도록 허용하는데, 이는 다른 아날로그 회로 설계가 제거되었으며(예를 들어, 상기 병렬 ADC 및 능동 아날로그 필터들(active analog filters)) 파워가 보존되었기 때문이다. 상기 트랜스미터와 더불어 상기 파워 증폭기의 상기 집적은 아이솔레이터들(isolators) 및 파워 디텍터들(power detectors)과 같은 다른 회로 설계를 제거한다. 또한 상기 트랜스미터와 더불어 상기 파워 증폭기의 상기 집적은 폐쇄 또는 개방 루프 패션(closed or open loop fashion) 내에서 전송 신호들의 선왜곡(predistortion)을 가능하게 하며, 따라서 트랜스미터 퍼포먼스를 향상시킬 수 있다.

상기 램프 디지털-아날로그 변환기(Ramp DAC, 362)는 상기 하나 또는 그 이상의 파워 증폭기들(360)의 상기 파워를 부드럽게 램핑(ramping)하거나 증가(increasing)시키기 위한 것이다. 이것은 타임 마스킹(time masking) 또는 다른 특별한 마스킹 요구들을 맞추기 위하여 사용될 수 있다.

상기 직렬 주변 인터페이스(SPI) 리시버(346')는 상기시스템(300A)의 집적 회로들 사이에서 직렬로 제어 정보가 통신(communicate)하도록 사용될 수 있다. 특히, 상기 베이스밴드 DSP IC(306A)는 상기 선택된 통신 채널들 및 시스템들을 위하여 상기 주파수들, 변조/복조 및 인코딩/디코딩과 같은 제어 정보를 통신(communicate)한다. 상기 (SPI) 버스(346)는 직렬 데이터 버스이다.

이제 도 3D를 참조하면, 상기 베이스밴드 DSP 집적 회로(306A)의 확대된 블록 다이어그램이 도시된다. 상기 베이스밴드 DSP 집적 회로(306A)는 도 3D에서 도시된 바와 같이 서로 결합되는, 하나 또는 그 이상의 저전압 차동 입력 리시버들의 쌍들(pairs of low voltage differential input receivers, 도시되지 않음), 하나 또는 그 이상의 데시메이터들/필터들(decimators/filters, 370), 하나 또는 그 이상의 데이터 복조기들(demodulators, 372), 데이터 변조기들/필터들의 쌍(pair of data modulators/filters, 374), 시그마-델타 변조기들의 쌍(pair of sigma-delta modulators(∑△ Mod), 376), 저전압 차동 출력 드라이버들(low voltage differential output drivers, 미도시) 및 직렬 주변 인터페이스(SPI) 트랜스미터(346″)를 포함한다.

상기 하나 또는 그 이상의 저전압 차동 입력 리시버들의 쌍(미도시)은 상기 RF 리시버 IC(302A)로부터 상기 I 및 Q 채널들의 상기 저전압 차동 디지털 비트 스트림을 수신하고, 그것들을 칩 상의 상기 I 및 Q 채널들의 단일 선단 고전압 스윙 디지털 비트 스트림(single ended high voltage swing digital bit stream)으로 변환한다. 적어도 하나의 무선 통신 시스템을 통한 통신을 동시에 지원하기 위하여 하나 또는 그 이상의 쌍들이 있을 수 있다. 즉, 통신의 두개 채널들이 지원될 수 있다. 예를 들어, GPS 데이터 신호들은 CDMA 음성 신호들이 무선 셀룰러 전화 호들(wireless cellular telephone calls)을 위하여 하나의 통신 시스템을 통하여 수신될 때, 내비게이션이(navigation)나 포지셔닝(positioning) 용도와 같은 다른 통신 시스템을 통하여 동시에 수신될 수 있다.

상기 하나 또는 그 이상의 데시메이터들/필터들(370)은 상기 I 및 Q 직렬 비트 스트림의 상기 샘플링 레이트(sampling rate)를 낮추며, 디지털 필터링을 제공하며, 잡음으로부터 데이터를 디텍트하며, I 및 Q 데이터 워드들(I and Q data words)을 생성하기 위하여 직렬 비트들을 병렬 워드들로 변환한다.

상기 하나 또는 그 이상의 데이터 복조기들(372)은 상기 I 및 Q 데이터를 수신하고, 상기 채널 변조를 복조하고, 추가 필터링을 수행하며, 직렬 데이터를 상기 무선 통신 시스템으로부터 상기 수신된 디지털 데이터를 형성하기 위한 병렬 데이터로 변환한다. 상기 하나 또는 그 이상의 데이터 복조기들(372)은 데이터가 수신되는 상기 선택된 무선 통신 시스템을 기반으로 하여 프로그램 가능하다. 상기 하나 또는 그 이상의 데이터 복조기들(372)의 기능은 도 9A를 참조하여 아래에서 더 설명된다.

전송을 위하여, 전송 데이터(transmit data)는 상기 데이터 변조기들/필터들의 쌍(374)에 결합된다. 상기 데이터 변조기들/필터들의 쌍(374)은 채널 변조(channel modulation)를 제공하며, 상기 전송 데이터로부터 상기 I 및 Q 항목들을 생성하며, 상기 무선 통신 시스템을 통하여 전송되도록 상기 I 및 Q 디지털 데이터 항목들을 디지털적으로 미리 필터링(prefilter)하거나 왜곡(distort)한다.

데이터가 전송되는 상기 무선 통신 시스템에 의존하여, 상기 디지털 데이터 변조기/필터는 상기 무선 통신 시스템을 선택하도록 프로그램 가능하다. 상기 I 및 Q 채널들을 위한 상기 디지털 데이터는 상기 시그마-델타 변조기들의 쌍(∑△ Mod, 376)에 결합된다.

상기 시그마-델타 변조기들의 쌍(∑△ Mod, 376)은 상기 데이터 변조기들/필터들의 쌍(374)으로부터의 상기 I 및 Q 항목 출력들(I and Q component outputs)에 순차적으로 결합된다. 상기 시그마-델타 변조기들의 쌍(∑△ Mod, 376)은 상기 I 및 Q 병렬 디지털 신호들을 I 및 Q 직렬 디지털 비트 신호들로 양자화(quantize) 및 변환(convert)한다. 상기 RF 리시버 IC(302A)로부터 수신된 상기 클럭(323)은 상기 I 및 Q 직렬 디지털 비트 신호들을 생성하기 위하여, 상기 하나 또는 그 이상의 시그마-델타 변조기들의 쌍들(∑△ Mod, 376)을 클록킹하기 위하여 사용될 수 있다. 그 후, 상기I 및 Q 직렬 디지털 비트 신호들은 상기 낮은 차동 전압 출력 드라이버들의 쌍(pair of low differential voltage output drivers, 미도시)에 결합된다.

상기 낮은 차동 전압 출력 드라이버들의 쌍은 속렬 데이터를 외부의 상기 칩으로 전송하기 위한 저전압 스윙을 가지는 상기 I 및 Q 직렬 디지털 비트 스트림들 각각을 위한 차동 신호를 생성하며, 잡음 생성을 낮춘다. 낮은 차동 전압 출력 포맷 내의 상기 I 및 Q 직렬 디지털 비트 스트림들은 상기 RF 전송 IC(304A)에 결합된다.

이제 도 4를 참조하면, 본 발명의 다른 실시예가 도시된다. 도 4는 때때로 멀티 모드(multimode)라고 언급되는 복수의 무선 통신 시스템을 지원하기 위하여, 도시된 바와 같이 서로 결합되는 라디오 리시버 집적 회로(IC)(302B), 라디오 트랜스미터 IC(304B), 및 베이스밴드 디지털 신호 처리(DSP) IC(306B)를 포함하는 시스템(300B)을 나타낸다. 또한 도 4는 UMTS 압축 모드(UMTS compressed mode) 및 EDGE 압축 모드 시스템을 포함하는 다섯 개의 시스템(즉, 펜타밴드)을 지원한다. 도 3을 참조하여 앞서 설명한 바와 같이, 대체적 실시예들(alternative embodiments)은 단일, 이중, 삼중, 및 사중 밴드들(bands)의 조합들(combinations)이 도시된 상기 펜타밴드 무선 통신 시스템들 대신에 지원되기 위하여, 도 4에서 도시된 것에서 지원되는 무선 통신 시스템들의 수 및 타입(number and type)을 줄이는 것에 의하여 달성될 수 있다.

본 발명의 한 측면으로서, 상기 시스템(300B)은 상기 라디오 집적 회로들(예를 들어, 상기 라디오 리시버 IC(302B) 및 상기 라디오 트랜스미터 IC(304B)) 사이의 디지털 인터페이스(301B) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306B)를 포함한다. 도 4의 상기 시스템(300B) 내의 상기 디지털 인터페이스(301B)는 하 나 또는 그 이상의 수신 채널들(receive channels, 321) 및 하나 또는 그 이상의 전송 채널들(transmit channels, 320)이다. 각 채널은 디지털 직렬 비트 스트림(digital serial bit stream)이다. 각 채널은 저전압 스윙 차동 신호(low voltage swing differential signal)를 이용하여 통신할 수 있으며, 이 경우에 두개의 선로 트레이스들(wire traces)이 각각을 위하여 사용된다. 상기 하나 또는 그 이상의 수신 채널들(321)은 허수 및 실수 항목들(imaginary and real terms)을 포함하는 복소 데이터(complex data)를 위하여 RX I 채널 및 RX Q 채널을 포함한다. 대체적 실시예에서, 상기 RX I 채널 및 RX Q 채널은 하나의 RX 채널로 인터리브될 수 있다. 상기 하나 또는 그 이상의 전송 채널들(320)은 허수 및 실수 항목들을 포함하는 복소 데이터를 위하여 TX I 채널 및 TX Q 채널을 포함한다. 대체적 실시예에서, 상기 TX I 채널 및 TX Q 채널은 하나의 TX 채널로 인터리브될 수 있다.

이제 도 5를 참조하면, 본 발명의 다른 실시예가 도시된다. 도 5는 때때로 멀티 모드라고 언급되는 복수의 무선 통신 시스템을 지원하기 위하여 보여지는 바와 같이 서로 결합되는 라디오 리시버 집적 회로(IC)(302C), 라디오 트랜스미터 IC(304C), 및 베이스밴드 디지털 신호 처리(DSP) IC(306C)를 나타낸다. 도 5의 실시예는 N-CDMA(code-division-multiple access) 무선 통신 시스템과 함께 PCS를 포함하는 네 개의 시스템들(즉, 쿼드밴드)을 지원한다. 도 5의 상기 실시예는 W-CDMA, AMPS, 셀룰러, 및 GPS와 함께 IMT를 더 지원한다. 도 3을 참조하여 앞서 설명한 바와 같이, 대체적 실시예들(alternative embodiments)은 단일, 이중, 및 삼중 밴드들(bands)의 조합들(combinations)이 도시된 상기 쿼드밴드 무선 통신 시스 템들 대신에 지원되기 위하여, 도 5에서 도시된 것에서 지원되는 무선 통신 시스템들의 수 및 타입(number and type)을 줄이는 것에 의하여 달성될 수 있다. 즉, 도 5의 상기 시스템은 GPS 및 W-CDMA 기능성(functionality)을 위한 지원(support)을 포함하거나 포함하지 않을 수 있다.

본 발명의 한 측면으로서, 상기 시스템(300C)은 상기 라디오 집적 회로들(예를 들어, 상기 라디오 리시버 IC(302C) 및 상기 라디오 트랜스미터 IC(304C)) 사이의 디지털 인터페이스(301C) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306C)를 포함한다. 도 F의 상기 시스템(300C) 내의 상기 디지털 인터페이스(301C)는 하나 또는 그 이상의 수신 채널들(receive channels, 321) 및 하나 또는 그 이상의 전송 채널들(transmit channels, 320)이다. 각 채널은 디지털 직렬 비트 스트림(digital serial bit stream)이다. 각 채널은 저전압 스윙 차동 신호(low voltage swing differential signal)를 이용하여 통신할 수 있으며, 이 경우에 두개의 선로 트레이스들(wire traces)이 각각을 위하여 사용된다. 상기 하나 또는 그 이상의 수신 채널들(321)은 허수 및 실수 항목들(imaginary and real terms)을 포함하는 복소 데이터(complex data)를 위하여 RX I 채널 및 RX Q 채널을 포함한다. 대체적 실시예에서, 상기 RX I 채널 및 RX Q 채널은 하나의 RX 채널로 인터리브될 수 있다. 상기 하나 또는 그 이상의 전송 채널들(320)은 허수 및 실수 항목들을 포함하는 복소 데이터를 위하여 TX I 채널 및 TX Q 채널을 포함한다. 대체적 실시예에서, 상기 TX I 채널 및 TX Q 채널은 하나의 TX 채널로 인터리브될 수 있다.

상기 베이스밴드 디지털 신호 처리(DSP) IC(306C)는 N-CDMA(code-division- multiple access) 무선 통신 시스템과 함께 PCS를 포함하는, 도 5에서 도시된 상기 네 개의 시스템들(즉 쿼드밴드)을 위한 지원(support)을 제공한다. 상기 DSP IC(306C)는 N-CDMA, W-CDMA, AMPS, 및 GPS 무선 통신 시스템들로부터의 신호들을 선택적으로 복조하기 위한 복조기(demodulator)를 포함한다. 상기 DSP IC(306C)는 N-CDMA, W-CDMA, AMPS, 및 GPS 무선 통신 시스템들을 통하여 전송하기 위하여 신호들을 선택적으로 필터링하는 데이터 필터(data filter)를 더 포함한다. 상기 능동 채널 필터링(active channel filtering)이 디지털 필터링 기술들을 이용하여 상기 DSP IC(306C) 내에서 수행되기 때문에, 상기 필터 계수들(filter coefficients)은 쉽게 조정될 수 있으며, 상기 주파수는 통신을 원하는 어떠한 무선 통신 시스템에 대해서도 쉽게 선택될 수 있다. 본 발명에 의하여 제공되는 상기 유연성(flexibility)은 “소프트웨어 라디오(Software Radio)"라 언급되는 소프트웨어 선택(software selection)에 의하여 복수의 통신 표준들(communications standards)을 어드레스(address)하기 위한 하나 또는 두개의 라디오 칩들 및 하나의 DSP 칩의 사용을 가능하게 한다.

이제 잠시 도 6A 및 7-8을 참조하면, 집적된 트랜시버 라디오 칩들(integrated transceiver radio chips)은 베이스밴드 디지털 신호 처리 칩들(baseband digital signal processing chips)에 결합되어 도시되어 있다. 상기 집적된 트랜시버 라디오 칩들은 수신 및 전송 기능성(receive and transmit functionality)을 단일 라디오 주파수 집적 회로(single radio frequency integrated circuit)로 묶는다.

이제 도 6A를 참조하면, 본 발명의 다른 실시예가 도시된다. 도 6A는 때때로 멀티모드라고 언급되는 복수의 무선 통신 시스템을 지원하기 위하여 보여진 바와 같이 서로 결합되는 라디오 트랜시버 집적 회로(radio transceiver integrated circuit(IC), 606A) 및 베이스밴드 디지털 신호 처리(DSP) IC(306D)를 포함하는 시스템(600A)을 나타낸다. 도 6A의 상기 시스템(600A)은 TD-SCDMA 시스템을 포함하는 다섯 개의 무선 통신 시스템들(즉, 펜타밴드)까지 지원할 수 있다. 또한 상기 시스템(600A)은 TD-SCDMA 시스템들의 복수 밴드들을 지원하기 위하여 사용될 수 있다. 또한, 부가적으로 상기 시스템(600A)은 GSM/GPRS/EDGE, AMPS, PCS, 및 DCS 무선 통신 시스템들을 지원하기 위하여 사용될 수 있다. 대체적 실시예에서, 3GPP TDD가 TD-SCDMA를 대체할 수 있다. 대체적 실시예들(alternative embodiments)은 단일, 이중, 삼중, 및 사중 밴드들(bands)의 조합들(combinations)이 도시된 상기 펜타밴드 무선 통신 시스템들 대신에 지원되기 위하여, 도 6A에서 도시된 것에서 지원되는 무선 통신 시스템들의 수 및 타입(number and type)을 줄이는 것에 의하여 달성될 수 있다.

본 발명의 한 측면으로서, 상기 시스템(600A)은 상기 라디오 집적 회로들(예를 들어, 상기 라디오 트랜시버 IC(606A) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306D)) 사이의 디지털 인터페이스(601A) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306D)를 포함한다. 도 6A의 상기 시스템(600A) 내의 상기 디지털 인터페이스(601A)는 하나 또는 그 이상의 수신 채널들(receive channels, 321) 및 하나 또는 그 이상의 전송 채널들(transmit channels, 320)이다. 각 채널은 디지털 직렬 비트 스트림(digital serial bit stream)이다. 각 채널은 저전압 스윙 차동 신호(low voltage swing differential signal)를 이용하여 통신할 수 있으며, 이 경우에 두개의 선로 트레이스들(wire traces)이 각각을 위하여 사용된다. 상기 하나 또는 그 이상의 수신 채널들(321)은 허수 및 실수 항목들(imaginary and real terms)을 포함하는 복소 데이터(complex data)를 위하여 RX I 채널 및 RX Q 채널을 포함한다. 대체적 실시예에서, 상기 RX I 채널 및 RX Q 채널은 하나의 RX 채널로 인터리브될 수 있다. 상기 하나 또는 그 이상의 전송 채널들(320)은 허수 및 실수 항목들을 포함하는 복소 데이터를 위하여 TX I 채널 및 TX Q 채널을 포함한다. 대체적 실시예에서, 상기 TX I 채널 및 TX Q 채널은 하나의 TX 채널로 인터리브될 수 있다.

이제 도 6B를 참조하면, 상기 라디오 트랜시버 집적 회로(606A)의 블록 다이어그램이 도시된다. 아래에서 간단하게 설명되는 상기 라디오 트랜시버 집적 회로들(606B 및 606C)은 상기 라디오 트랜시버 집적 회로(606A)의 서브세트들(subsets)이다. 즉, 상기 라디오 트랜시버 집적 회로들(606B 및 606C)은 상기 라디오 트랜시버 집적 회로(606A)의 회로 구성요소들(circuit elements) 보다 적은 회로 구성요소들을 갖는다.

상기 라디오 트랜시버 집적 회로(606A)는 이전에 설명된 상기 라디오 리시버 집적 회로(302A) 및 상기 라디오 트랜스미터 집적 회로(304A)의 구성요소들을 하나의 집적 회로로 묶는다. 이 경우에서, GPS 신호들이 무선 통신 링크(wire communication link)를 통하여 상기 라디오에 의하여 직접적으로 수신되지 않는 것 과 같이, 통신의 여분의 수신 채널은 사용되지 않는다. 동일한 참조 번호들을 갖는 구성요소들은 상기 라디오 트랜시버 집적 회로(606A) 내에서 비슷한 기능성을 가지며 이전에 설명되었기 때문에, 간결함을 위하여 상기 기능적 블록들(functional blocks)의 상세한 설명은 여기서 되풀이 되지 않는다.

상기 라디오 주파수 트랜시버 집적 회로(606A)는 도 6B에서 도시되는 바와 같이 서로 결합되는, 하나 또는 그 이상의 프로그램 가능한 이득 저잡음 증폭기들(programmable gain low noise amplifiers, 332), 하향 변환기들(down converters)이라고도 언급되는 믹서들의 쌍들(pairs of mixers, 336), 저전압 차동 출력 드라이버들의 쌍(pair of low voltage differential output drivers, 미도시), 프로그램 가능한 위상 고정 루프(programmable phase locked loop, Frac-N PLL, 337), 로컬 오실레이터(local oscillator, 338), 시그마-델타 변조기들(sigma-delta modulators, ∑△ Mod, 340), 주파수 제어 클럭 생성기(frequency controlled clock generator, 342), 자동 주파수 제어 디지털-아날로그 변환기(automatic frequency control digital to analog converter, AFC DAC, 344), 직렬 주변 인터페이스(serial peripheral interface, SPI, 346), 저전압 차동 입력 리시버들의 쌍(pair of low voltage differential input receivers, 미도시), 데이터 복구기(data recoverer, 350)(데이터 복구기 회로 또는 기능적 블록들이라고도 언급됨), 저역 통과 아날로그 필터들의 쌍(pair of low pass analog filters, 352), 상향 변환기들이라고도 언급되는 믹서들의 쌍(pair of mixers, 356), 하나 또는 그 이상의 파워 증폭기들(power amplifiers, 360), 램프 디지털-아날로그 변 환기(Ramp digital to analog converter, Ramp DAC, 362), 및 ROM(read only memory, 682)을 포함한다.

상기 ROM(682)은 낮은 데이터 레이트들(low data rates)을 가지는 상수 포락선(constant envelope) 무선 통신 시스템들(진폭 변조(amplitude modulation)가 없는 주파수 변조(frequency modulation)), 특히 GMSK 데이터 변조를 위한 것이다. 상기 ROM(682)는 룩업 테이블(look up table)이며 파형 생성기(waveform generator)처럼 움직인다. 데이터 비트들(data bits)은 상기 상수 포락선 신호(constant envelope signal)의 상기 주파수를 바꾸기 위하여 상기 ROM(682)에 결합된다. 상기 ROM(682)은 데이터 신호를 수신하기 위하여 상기 베이스밴드 DSP 집적 회로들(306D)의 GMSK 데이터 변조기에 결합한다. 상기 ROM(682)의 출력은 상기 로컬 오실레이터(338)에 의하여 생성되는 상기 캐리어 주파수의 선택을 제어하기 위하여 상기 PLL(337)에 결합된다.

다른 경우에는, 동일한 참조 번호들을 갖는 구성요소들은 상기 베이스밴드 DSP IC(306A) 내에서 비슷한 기능성을 가지며 이전에 설명되었기 때문에, 간결함을 위하여 상기 기능적 블록들(functional blocks)의 상세한 설명은 여기서 되풀이 되지 않는다.

이제 도 6C를 참조하면, 상기 베이스밴드 DSP 집적 회로(306D)가 도시된다. 상기 베이스밴드 DSP 집적 회로(306D)는 앞서 설명된 상기 베이스밴드 DSP 집적 회로(306A-306C)와 유사하다. 아래에서 간단하게 설명되는 상기 베이스밴드 DSP 집적 회로들(306E 및 306F)은 상기 베이스밴드 DSP 집적 회로(306D)의 서브세트 들(subsets)이다. 즉, 상기 베이스밴드 DSP 집적 회로들(306E 및 306F)은 상기 베이스밴드 DSP 집적 회로(306D)의 기능성(functionality) 보다 적은 기능성을 갖는다. 그러나 상기 디지털 인터페이스를 통하여 여분의 데이터 채널을 수신 및/또는 전송하기 위한 상기 하드웨어 변화(hardware changes)를 위하여, 상기 베이스밴드 DSP 집적 회로에 의하여 수행되는 디지털 데이터에 대한 상기 디지털 필터링, 인코딩, 디코딩, 변조 및 복조는 회로에서 회로까지(from circuit to circuit) 소프트웨어로 프로그램 가능한 것일 수 있다.

상기 베이스밴드 DSP 집적 회로(306D)는 도 6C에서 도시된 바와 같이 서로 결합되는, 저전압 차동 입력 리시버들의 쌍(pair of low voltage differential input receivers, 미도시), 데시메이터/필터(decimator/filter, 370), 데이터 복조기(data demodulator, 372), 데이터 변조기/필터(data modulator/filter, 374), 시그마-델타 변조기들의 쌍(pair of sigma-delta modulators, ∑△ Mod, 376), 저전압 차동 출력 드라이버들의 쌍(pair of low voltage differential output drivers, 미도시), 직렬 주변 인터페이스(serial peripheral interface, SPI, 346), 및 GMSK 데이터 변조기(GMSK data modulator, 672)를 포함한다.

상기 GMSK 데이터 변조기(672)는 상기 베이스밴드 DSP IC(306A)의 파트(part)로서 도 3D에 도시되지 않는다. 상기 베이스밴드 DSP 집적 회로(306D)의 상기 GMSK 데이터 변조기(672)는 데이터 신호(data signal)를 생성한다. 상기 GSMK 데이터 변조기(672)의 상기 출력은 상기 라디오 트랜시버 IC(606A) 내의 상기 로컬 오실레이터(338)에 의하여 생성되는 상기 캐리어 주파수의 선택을 제어하기 위하여 ROM(682)의 입력에 결합된다.

이제 도 7을 참조하면, 본 발명의 다른 실시예가 도시된다. 도 7은 때때로 멀티모드라고 언급되는 복수의 무선 통신 시스템을 지원하기 위하여 보여진 바와 같이 서로 결합되는 라디오 트랜시버 집적 회로(IC)(radio transceiver integrated circuit, 606B) 및 베이스밴드 디지털 신호 처리(DSP) IC(306E)를 포함하는 시스템(600B)을 나타낸다. 도 7의 상기 시스템(600B)은 EDGE 또는 GAIT 시스템을 포함하는 네 개의 무선 통신 시스템들(즉, 쿼드밴드)을 지원할 수 있다. 또한 상기 시스템(600B)은 AMPS, PCS, 및 DCS 무선 통신 시스템들을 지원하기 위하여 사용될 수 있다. 대체적 실시예들(alternative embodiments)은 단일, 이중, 및 삼중 밴드들(bands)의 조합들(combinations)이 도시된 상기 쿼드밴드 무선 통신 시스템들 대신에 지원되기 위하여, 도 7에서 도시된 것에서 지원되는 무선 통신 시스템들의 수 및 타입(number and type)을 줄이는 것에 의하여 달성될 수 있다.

본 발명의 한 측면으로서, 상기 시스템(600B)은 상기 라디오 집적 회로들(예를 들어, 상기 라디오 트랜시버 IC(606B) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306E)) 사이의 디지털 인터페이스(601B) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306E)를 포함한다. 도 7의 상기 시스템(600B) 내의 상기 디지털 인터페이스(601B)는 하나 또는 그 이상의 수신 채널들(receive channels, 321) 및 하나 또는 그 이상의 전송 채널들(transmit channels, 320)이다. 각 채널은 디지털 직렬 비트 스트림(digital serial bit stream)이다. 각 채널은 저전압 스윙 차동 신호(low voltage swing differential signal)를 이용하여 통신할 수 있으며, 이 경우에 두개의 선로 트레이스들(wire traces)이 각각을 위하여 사용된다. 상기 하나 또는 그 이상의 수신 채널들(321)은 허수 및 실수 항목들(imaginary and real terms)을 포함하는 복소 데이터(complex data)를 위하여 RX I 채널 및 RX Q 채널을 포함한다. 대체적 실시예에서, 상기 RX I 채널 및 RX Q 채널은 하나의 RX 채널로 인터리브될 수 있다. 상기 하나 또는 그 이상의 전송 채널들(320)은 허수 및 실수 항목들을 포함하는 복소 데이터를 위하여 TX I 채널 및 TX Q 채널을 포함한다. 대체적 실시예에서, 상기 TX I 채널 및 TX Q 채널은 하나의 TX 채널로 인터리브될 수 있다.

이제 도 8을 참조하면, 본 발명의 다른 실시예가 도시된다. 도 8은 때때로 멀티모드라고 언급되는 복수의 무선 통신 시스템을 지원하기 위하여 보여진 바와 같이 서로 결합되는 라디오 트랜시버 집적 회로(IC)(radio transceiver integrated circuit, 606C) 및 베이스밴드 디지털 신호 처리(DSP) IC(306F)를 포함하는 시스템(600C)을 나타낸다. 도 8의 상기 시스템(600C)은 TDMA(즉, PCS) 및 AMPS 무선 통신 시스템들을 포함하는 두 개의 무선 통신 시스템들(즉, 듀얼밴드)을 지원할 수 있다. 대체적 실시예(alternative embodiment)는 도 8에서 도시된 것으로부터 단일 밴드 시스템(single band system)으로서 TDMA(즉, PCS) 무선 통신 시스템만이 지원될 수 있도록 상기 AMPS 시스템을 제거하는 것에 의하여 달성될 수 있다.

본 발명의 한 측면으로서, 상기 시스템(600C)은 상기 라디오 집적 회로들(예를 들어, 상기 라디오 트랜시버 IC(606C) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC(306F)) 사이의 디지털 인터페이스(601C) 및 상기 베이스밴드 디지털 신 호 처리(DSP) IC(306F)를 포함한다. 도 8의 상기 시스템(600C) 내의 상기 디지털 인터페이스(601C)는 하나 또는 그 이상의 수신 채널들(receive channels, 321) 및 하나 또는 그 이상의 전송 채널들(transmit channels, 320)이다. 각 채널은 디지털 직렬 비트 스트림(digital serial bit stream)이다. 각 채널은 저전압 스윙 차동 신호(low voltage swing differential signal)를 이용하여 통신할 수 있으며, 이 경우에 두개의 선로 트레이스들(wire traces)이 각각을 위하여 사용된다. 상기 하나 또는 그 이상의 수신 채널들(321)은 허수 및 실수 항목들(imaginary and real terms)을 포함하는 복소 데이터(complex data)를 위하여 RX I 채널 및 RX Q 채널을 포함한다. 대체적 실시예에서, 상기 RX I 채널 및 RX Q 채널은 하나의 RX 채널로 인터리브될 수 있다. 상기 하나 또는 그 이상의 전송 채널들(320)은 허수 및 실수 항목들을 포함하는 복소 데이터를 위하여 TX I 채널 및 TX Q 채널을 포함한다. 대체적 실시예에서, 상기 TX I 채널 및 TX Q 채널은 하나의 TX 채널로 인터리브될 수 있다.

이제 도 9A를 참조하면, 상기 라디오 주파수 집적 회로들(302A-302D, 606A-606D)(집합적으로 라디오 주파수 집적 회로(302, 606)로 언급됨) 및 상기 베이스밴드 디지털 신호 처리 IC들(306A-306F)(집합적으로 베이스밴드 디지털 신호 처리 IC(306)으로 언급됨) 사이에서 상기 디지털 인터페이스들(301A-301D, 601A-601D)(집합적으로 인터페이스(301, 601)로 언급됨)의 상기 수신 채널(321)의 블록 다이어그램이 매우 상세하게 도시된다. 상기 수신 채널(321)의 상기 실수축(In-phase) 또는 실수 항목(I) 수신 채널 및 상기 허수축(quadrature) 또는 허수 항 목(Q) 수신 채널은 서로에 대해 거울 이미지들(mirror images)이지만, 다른 데이터(different data)를 나른다.

상기 라디오 주파수 IC(302, 606) 내에서, 상기 I 수신 채널은 직렬로 서로 결합되는 믹서(mixer) 또는 하향 변환기(down converter)(902I), 프로그램 가능한 이득 증폭기(programmable gain amplifier, PGA, 904I), 아날로그 프리필터(analog prefilter, 906I), 시그마-델타 변조기(sigma-delta modulator, 908I), 및 저전압 차동 출력 드라이버(low voltage differential output driver, 910I)를 포함한다. 상기 저전압 차동 출력 드라이버(910I)는 상기 차동 신호를 나르기 위하여 상기 라디오 주파수 집적 회로(302, 606) 및 상기 베이스밴드 디지털 신호 처리 IC(306) 사이에서 선로 트레이스들의 쌍(pair of wire traces)에 결합한다. 상기 라디오 주파수 IC(302, 606)의 상기 Q 수신 채널은 직렬로 서로 결합되는 믹서(mixer) 또는 하향 변환기(down converter)(902Q), 프로그램 가능한 이득 증폭기(programmable gain amplifier, PGA, 904Q), 아날로그 프리필터(analog prefilter, 906Q), 시그마-델타 변조기(sigma-delta modulator, 908Q), 및 저전압 차동 출력 드라이버(low voltage differential output driver, 910Q)를 포함한다. 상기 저전압 차동 출력 드라이버(910Q)는 상기 차동 신호를 나르기 위하여 상기 라디오 주파수 집적 회로(302, 606) 및 상기 베이스밴드 디지털 신호 처리 IC(306) 사이에서 선로 트레이스들의 쌍(pair of wire traces)에 결합한다.

상기 라디오 주파수 IC(302, 606)는 외부 수정(external quartz crystal, 926)에 결합하는 클럭 신시사이저(clock synthesizer, 927) 및 상기 시그마-델타 변조기들(908I, 908Q)을 위하여 시그마-델타 클럭(sigma-delta clock, 929)을 생성하기 위하여 상기 클럭 신시사이저(927)에 결합되는 로컬 오실레이터(928)를 더 포함한다.

상기 베이스밴드 DSP IC(306) 내에서, 상기 I 수신 채널은 직렬로 서로 결합되는 저전압 차동 입력 리시버(low voltage differential input receiver, 914I), 데이터 동기화기(data synchronizer, 915I), 데시메이터(decimator, 916I), 이퀄라이저(equalizer, 918I), 및 매치된 필터(matched filter, 920I)를 포함한다. 상기 베이스밴드 DSP IC(306) 내의 상기 Q 수신 채널은 직렬로 서로 결합되는 저전압 차동 입력 리시버(low voltage differential input receiver, 914Q), 데이터 동기화기(data synchronizer, 915Q), 데시메이터(decimator, 916Q), 이퀄라이저(equalizer, 918Q), 및 매치된 필터(matched filter, 920Q)를 포함한다.

상기 베이스밴드 DSP IC(306)는 상기 레퍼런스 클럭 신호(reference clock signal, 323)로부터 로컬 클럭 신호(local clock signal, 932)를 생성하기 위한 클럭 재생성기(clock regenerator, 930), K 다운(K down)에 의하여 상기 로컬 클럭 신호(931)의 주파수를 디지털 채널 필터 클럭(digital channel filter clock, 934)의 주파수에 분배하는 클럭 분배기(clock divider, 932), 및 상기 매치된 필터들(920I, 920Q)에 결합하기 위한 복조기(demodulator, 922)를 더 포함한다. 상기 복조기(922)는 수신 디지털 데이터 신호(received digital data signal, DATA RCV, 923)를 형성하기 위하여 상기 I 및 Q 수신 채널들로부터 데이터를 수신한다.

상기 RF IC(302, 606) 내에서, 상기 믹서들(902I, 902Q)은 상기 각각의 통신 시스템 채널의 상기 캐리어 주파수들로부터의 상기 수신 디지털 I 및 Q 아날로그 데이터 신호들(received I and Q analog data signals)을 베이스밴드 신호들(baseband signals)로 하향 변환(down convert)하기 위하여 사용된다. 즉, 상기 믹서들은 상기 I 및 Q 아날로그 신호들로부터 상기 캐리어 주파수를 제거(strip away)한다. 다른 말로 표현하면, 상기 믹서들은 상기 캐리어 주파수들에서의 상기 수신 아날로그 신호들로부터 베이스밴드 주파수에서의 상기 아날로그 데이터 신호들을 추출한다. 상기 프로그램 가능한 이득 증폭기들(904I, 904Q)은 상기 시그마-델타 데이터 변조기들(908I, 908Q) 앞에서 상기 이득을 맞추며, 다이내믹 레인지(dynamic range)를 효과적으로 압축하기 위하여 사용된다.

제한된 수동 아날로그 필터링(limited passive analog filtering)이 상기 RF IC들 내에서 적용된다. 채널 필터링은 상기 베이스밴드 DSP IC 내에서 디지털 필터들에 의하여 디지털 도메인(digital domain) 내에서 완전히 실현된다. 상기 베이스밴드 DSP IC 내의 디지털 필터들에 의하여 상기 디지털도메인 내에서 수행되는 상기 필터링이 별도의 노력이 없이 의도되지 않은 신호들(undesired signals)을 제거하는 것처럼, 상기 설계(design)가 최적화된다. 또한 상기 베이스밴드 DSP IC 내의 상기 디지털 필터들은 상기 시그마-델타 변조기들(908I, 908Q)에 의하여 수행되는 상기 단일 비트 변조에 의하여 상기 신호에 더해지는 상기 고유 양자화 잡음(inherent quantization noise)을 필터링(filter out)한다.

상기 아날로그 프리필터들(906I, 906Q)은 높은 간섭 신호들(high interference signals)로부터 상기 시그마-델타 데이터 변조기들(908I, 908Q)을 보 호하는 수동 아날로그 필터들(passive analog filters)이다. 상기 수동 아날로그 프리필터(906I, 906Q)는 필요에 따라서 상기 베이스밴드 주파수 내에서 저역 통과 필터들(low-pass filters)이다. 이러한 수동 아날로그 프리필터들(906I, 906Q)은 상기 하향 변환기들(902I, 902Q)에 의하여 생성되는 신호들의 원하지 않은 주파수(unwanted frequency)를 필터링(filter out)한다.

상기 시그마-델타 변조기들(980I, 908Q)은 초과 샘플링 양자화기들(over sampling quantizers)이며, 본질적으로 아날로그 신호를 직렬 디지털 비트 스트림으로 변환한다. 상기 베이스밴드 신호와 비교하면, 상기 시그마-델타 변조기들(980I, 908Q)은 상기 시그마-델타 클럭(929)의 주파수에 따른 나이키스트 레이트(The Nyquest rate) 보다 훨씬 큰 레이트(rate)에서 상기 아날로그 신호를 초과 샘플링한다(over sample). 상기 아날로그 신호는 고전압 차동 로직 레벨들의 쌍(pair of high voltage difference logic levels, 예를 들어 그라운드 및 VCC 또는 -VCC 및 +VCC) 사이에서 고전압 스윙(high voltage swing)을 가지는 디지털 신호로서 두 개의 레벨들(two levels)로 양자화된다(quantized). 상기 시그마-델타 변조기들(980I, 908Q)에 의하여 수행되는 상기 아날로그 신호에 대한 보다 많은 샘플링을 통하여, 고전압 스윙을 가지는 단일 선단 직렬 디지털 비트 스트림(single ended serial digital bit stream)이 형성된다.

상기 시그마-델타 클럭(929)의 주파수 및 상기 시그마-델타 변조기들(980I, 908Q)의 샘플링 레이트(sampling rate)는 무선 통신 시스템의 타입 및 그것의 주파수 밴드들에 의존하여 변한다. 아래의 표는 WCDMA, TD-SCDMA, GSM/EDGE, N-CDMA 및 GPS 무선 통신 시스템들과 같은 전형적인 무선 통신 시스템들을 위한 상기 I 및 Q 항목들(I and Q components)의 전형적인 칩 레이트들, 전형적인 샘플링 레이트들, 전형적인 데이터 레이트들을 나타낸다.

시스템	WCDMA	TD_SCDMA	GSM/EDGE	N-CDMA	GPS
칩레이트 Mc/S	3.84	1.28	0.270833 / 0.8125	1.2288	1.023
샘플링 레이트 MHz	153.6	51.2	26	49.152	147.312
I 및 Q NRZ 데이터 레이트Mb/s	153.6	51.2	26	49.152	147.312

예를 들어 상기 WCDMA 무선 통신 시스템을 지원하기 위하여 상기 시스템의 상기 WCDMA 모드를 고려하기로 한다. 상기 수신 신호들은 153.6 MHz와 같이 높이 클럭된 하나의 비트 네 번째 오더 시그마-델타 변조기(one bit fourth order sigma-delta 변조기, 예를 들어 변조기들 908I, 908Q)에 의하여 초과 샘플링된다. 상기 변조기들(908I, 908Q)로부터의 상기 디지털 비트 스트림은 상기 인터페이스(301, 601)를 통하여 옮겨진다. 상기 인터페이스(301, 601)를 통하여, 상기 데이터가 단일 비트 NRZ 직렬 데이터 스트림(single bit NRZ serial data stream)인 범위 내에서 상기 데이터는 인코딩될 필요가 없다. 상기 시그마-델타 변조기(908I, 908Q)의 로직은 매 32 비트들에 대해서 적어도 한번 상기 단일 비트 NRZ 직렬 데이터 스트림에서 비트 변화(bit change)가 발생한다는 것을 보장할 수 있다. 상기 디지털 인터페이스(301, 601)는 패킷화된 데이터(packetizing of data)를 갖지 않는 직렬 비트 스트림(serial bit stream)이기 때문에, 각 측(each side)에서 상기 데이터를 복구하기 위하여 데이터 교체 프로토콜(data exchange protocol)이 상기 인터페이스를 걸쳐서 사용될 필요가 없다. 게다가, 상기 디지털 인터페이스(301, 601)는 데이터가 단지 전송되거나 수신되기만 할 때에는 한 방향(unidirectional)으로만 작용하는 것일 수 있다. 상기 변조기/복조기를 위한 상기 초과 샘플링 클럭은 상기 RF IC(302, 606, 예를 들어 시그마 델타 클럭(929)) 및 상기 베이스밴드 DSP IC(306, 예를 들어 로컬 클럭 신호(931)) 내에서 분리되어 생성될 수 있다. 이 경우에, 상기 비트 레이트들에서의 클럭들은 상기 RC IC(302, 606) 및 상기 베이스밴드 DSP IC(306) 내에서 명백하게 교체되지 않는다. 대신, 공통의 낮은 레퍼런스 주파수가 잡음을 줄이기 위하여 상기 비트 레이트들에서 내부적으로 클럭을 생성하기 위하여 사용될 수 있다. 상기 디지털 인터페이스(301, 601)를 통한 상기 데이터 레이트가 200MHz 이상인 점에 비하여, 전형적인 레퍼런스 주파수는 20MHz 주변의 크리스털 주파수(crystal frequency)이다.

데이터를 복구하기 위하여, 상기 인터페이스(301, 601)의 수신측(receiving side)은 상기 인터페이스를 통하여 전달된 상기 직렬 I 및 Q 스트림들의 중간 샘플링 포인트(mid sampling point)를 검색하기 위하여, DLL(Delay Locked Loops)와 같은 데이터 신시사이저(915I, 915Q)를 사용한다.

상기 I 및 Q 비트 스트림들은 상기 라디오 주파수 집적 회로들 및 상기 베이스밴드 DSP 집적 회로 사이에서 상기 인터페이스를 통한 전형적인 수행 과정(typical implementation)에서 분리되어 전달된다. 그러나 본 발명에서, I 및 Q는 모두 동일한 차동 직렬 신호 선로들의 쌍(pair of differential serial signal lines) 위에서 인터리브될 수 있다. 폴라러티(polarity)에 관련하여, 음의 주파수 편차들(negative frequency deviations)을 위하여 상기 I 항목이 상기 Q 항목을 리 드(lead)한다.

상기 저전압 차동 출력 드라이버들(910I, 910Q)은 상기 고전압 차동 로직 레벨들의 쌍(예를 들어, 그라운드 및 VCC)의 사이에서 스윙하는 고전압을 갖는 상기 시그마-델타 변조기들(908I, 908Q)로부터 상기 단일 선단 직렬 디지털 비트 스트림(I 및 Q 비트 스트림들)을 수신한다. 상기 고전압 차동 로직 레벨들의 쌍 사이에서 스윙하는 상기 고전압을 갖는 상기 단일 선단 디지털 신호에 응답하여, 상기 저전압 차동 출력 드라이버들(910I, 910Q)은 저전압 차동 로직 레벨들 사이의 이중 선단 저전압 스윙 차동 신호(double ended low voltage swing differential signal)를 생성한다.

일 실시예에서, 차동 신호들에 대한 조정된 LVDS 표준(modified LVDS standard)에 따라서 상기 저전압 차동 출력 드라이버들(910I, 910Q)은 로직 레벨들을 생성할 수 있으며, 상기 저전압 차동 입력 리시버들(914I, 914Q)은 로직 레벨들을 수신할 수 있다. 이 경우에, 상기 인터페이스(303, 601)를 통하여 통신되는 이러한 조정된 LVDS 신호들의 전기적 특성들(electrical characteristics)은 아래 표와 같다.

파라미터	조건들	MIN	TYP	MAX	UNIT
출력 공통 모드		1.125	1.2	1.275	V
출력 차동 스윙		0.112	0.14	0.168	Vp
단일 선단 출력 저항	고전류 모드:	92	115	138	Ω
단일 선단 출력 저항	저전류 모드:		230		Ω
아이 패턴 오프닝	IQ 모드의 최대 스윙의 ±20%에서 측정된 윈도우	4	5		ns
아이 패턴 오프닝	인터리브 모드의 최대 스윙의 ±20%에서 측정된 윈도우	1	1.5		ns

상기 LVDS 표준은 ANSI TIA/EIA-664-A로서 2001년 1월 1일에 출판된 “ Electrical Characteristics of Low Voltage Differential Signaling (LVDS) Interface Circuits"라는 제목의 American National Standards Institute specification의 범위 내에서 기술된다.

상기 표준 LVDS(저전압 차동 시그널링) 로직 레벨들과 비교하면, 상기 디지털 인터페이스(301, 601)의 상기 디지털 레이트들은 더 낮으며, 상기 신호들의 라우팅 거리들(routing distances)은 더 짧으며, 수반되는 병렬 부하(parallel loading)가 없다. 상기 디지털 인터페이스(301, 601)는 통상적으로 140 mV까지 끝나는 상기 트랜스미터에서의 상기 스윙을 줄이는 것 및 240 옴 차동의 높은 선로 임피던스(higher line impedance)를 사용하는 것에 의하여 공급 전류(supply current)를 절약한다.

상기 베이스밴드 DSP IC(306) 내에서, 상기 저전압 차동 입력 리시버들(914I, 914Q)은 상기 RF IC(302, 606)의 상기 저전압 차동 출력 드라이버들(910I, 910Q)에 의하여 생성되는 상기 저전압 스윙 차동 신호를 수신한다. 상기 저전압 차동 입력 리시버들(914I, 914Q)은 상기 저전압 스윙 차동 신호를 고전압 차동 로직 레벨들의 쌍(pair of high voltage difference logic levels, 예를 들어 그라운드 및 VDD) 사이에서 스윙하는 고전압을 가지는 단일 선단 디지털 데이터 신호(single ended digital data signal)로 변환한다.

상기 데이터 동기화기들(915I, 915Q)은 적절하게 상기 단일 선단 디지털 데이터 신호를 샘플링하기 위하여, 상기 단일 선단 디지털 데이터 신호 내에서 위상 변화(phase of the transitions)를 갖는 상기 로컬 클럭 신호(93)의 위상을 정 렬(align)하기 위한 상기 인터페이스의 상기 수신측(receive side) 상의 DLL(Delay Locked Loops)이다.

상기 데시메이터들(916I, 916Q)은 상기 디지털 채널 필터 클럭(934)의 주파수를 매치하기 위하여 K에 의하여(by K) 상기 디지털 데이터 신호의 샘플링 레이트를 줄이기 위한 상기 단일 선단 디지털 데이터 신호를 샘플링하는 샘플러들(samplers)이다. 상기 데시메이터들(916I, 916Q)은 상기 직렬 비트 스트림을 병렬 워드들(parallel words)로 더 필터링 및 샘플링한다. 변환 레이트(rate of conversion)는 상기 샘플링 감소 팩터 K(sampling reduction factor K)의 함수이다. 덧붙여, 샘플링 레이트가 낮아질수록 상기 병렬 워드 내의 비트 수는 증가한다. 상기 데시메이터들(916I, 916Q)에 의하여 제공되는 병렬 워드 변환(parallel word conversion)에 대한 상기 직렬 비트 스트림은 본질적으로 상기 입력되는 직렬 비트 스트림에 대한 디지털 애버리징 프로세스(digital averaging process)이며, 통상적인 직렬-병렬 변환(serial to parallel conversion)은 아니다.

상기 리시버 필터들(906I 및 906Q)은 전체 시스템(overall system)의 특성들을 핸들링하는 다이내믹 레인지(dynamic range) 및 대규모 신호(large signal)를 개선하기 위하여 의도적으로 왜곡된다(distorted). 상기 전체 시스템 디자인을 최적화하기 위하여, 낮은 주파수 폴(low frequency pole)을 갖는 수동 아날로그 필터들(passive analog filters, 예를 들어 상기 아날로그 프리필터(906I, 906Q))은 각 무선 통신 시스템의 채널 대역폭(channel bandwidth(BW))의 절반쯤에 위치된다. 각 무선 통신 시스템의 채널 대역폭의 중간에서 상기 낮은 주파수 폴을 위한 보 상(compensate)을 위하여, 상기 DSP IC 내의 상기 디지털 필터는 자신의 데시메이션 및 채널 필터링의 최상 기능상에 있어서, 상기 임베디드 아날로그 폴들(embedded analog poles)을 위하여 이퀄라이제이션(equalization)을 수행한다. 상기 이퀄라이저들(918I, 918Q)은 상기 아날로그 프리필터들 및 상기 무선 통신 시스템에 의하여 생성되는 왜곡 데이터와 같은 것을 이퀄라이징하며, 인터심벌 간섭(intersymbol interference)을 제거하기 위하여, 상기 베이스밴드 DSP IC로 프로그램되는 프로그램 가능한 디지털 비선형 위상 필터들(programmable digital non-linear phase-filters)이다.

상기 매치된 필터들(920I, 920Q)은 데이터가 통신되는 각 무선 통신 시스템으로 상기 매치된 필터 명세(matched filter specific)를 근접시키는 상기 베이스밴드 DSP IC로 프로그램되는 프로그램 가능한 디지털 필터들이다. 상기 매치된 필터는 이론적으로, 상기 인터페이스(301, 601) 및 상기 무선 통신 시스템을 통하여 수신되는 상기 디지털 데이터를 탐색(detect)하기 위하여 상기 시스템의 이전 스테이지들(prior stages)에서 제공되지 않은 모든 채널 선택도(channel selectivity)를 제공한다. 상기 아날로그 프리필터들(906I, 906Q), 상기 이퀄라이저들(918I, 918Q), 및 상기 제한 차수의 매치된 필터들(limited order matched filters, 920I, 920Q)을 서로 묶을 때, 상기 매치된 필터들(920I, 920Q)의 차수(order)는 상기 시스템 명세들(system specifications)을 맞추도록 적절하게 선택된다.

상기 디지털 인터페이스(301, 601)의 상기 단일 비트 스트림은 상기 시스템이 데이터의 손실없이 상기 비트 스트림 내의 작은 잔류 비트 에러들(small residual bit errors)을 용인하도록 하게 할 수 있다.

일 실시예에서, 내부 클럭 생성기(internal clock generator)는 상기 라디오 주파수 집적 회로 및 상기 디지털 신호 처리 집적 회로를 동기화하기 위한 상기 클럭 신호를 생성하기 위하여 상기 라디오 주파수 집적 회로 내에서 사용된다. 다른 실시예에서, 상기 내부 클럭 생성기는 상기 라디오 주파수 집적 회로에 결합되는 상기 클럭 신호(323)를 생성하기 위하여 상기 디지털 신호 처리 집적 회로 내에 있을 수 있다. 또 다른 실시예에서, 상기 클럭 신호(323)는 상기 라디오 주파수 집적 회로 및 상기 디지털 신호 처리 집적 회로의 외부에서 생성될 수 있다.

이제 도 9B를 참조하면, 상기 라디오 집적 회로(IC) 및 상기 베이스밴드 디지털 신호 처리(DSP) IC 사이에서의 클럭 생성 및 동기화(clock generation and synchronization)에 대한 대체적 실시예에 대한 블록 다이어그램이 도시되어 있다. 레퍼런스 클럭 신호(reference clock signal, 323')가 클럭 생성기(clock generator, 950)에 의하여, 상기 라디오 주파수 집적 회로(302, 606) 및 상기 디지털 신호 처리 집적 회로(306)의 외부에서 생성된다. 수정(quartz crystal, 926)은 정확한 레퍼런스 클럭 신호(323')를 생성하기 위하여 상기 클럭 생성기(950)에 결합될 수 있다.

상기 레퍼런스 클럭 신호(323')는 상기 직렬 디지털 데이터가 흐르도록 상기 회로들을 동기화하기 위하여 상기 라디오 주파수 집적 회로(302, 606) 및 상기 디지털 신호 처리 집적 회로(606)에 결합된다. 상기 베이스밴드 DSP IC(306)는 상기 레퍼런스 클럭 신호(323')로부터 로컬 클럭 신호(local clock signal, 931)를 생성 하기 위한 상기 클럭 생성기(clock generator, 930)를 포함한다. 이 경우에, 상기 라디오 주파수 IC(302, 606)는 상기 레퍼런스 클럭 신호(323')로부터 로컬 클럭 신호(955)를 생성하기 위한 클럭 생성기(953)를 포함할 수 있다. 상기 로컬 클럭 신호(955)는 상기 라디오 주파수 집적 회로(302, 606)의 상기 신시사이저(927) 및 다른 회로들에 결합된다. 상기 베이스밴드 DSP IC(306) 내의 상기 로컬 클럭 신호(931)는 상기 베이스밴드 DSP IC(306)의 상기 데이터 동기화기(915Q), 상기 데시메이터(916Q), 상기 클럭 분배기(932), 및 다른 회로들에 결합된다.

도 9B에서 도시된 클럭 생성 및 동기화에 대한 이러한 대체적 방법은 도 3A-8을 참조하여 설명된 것과 같이 이전에 설명된 본 발명의 실시예들에 적용될 수 있다.

이제 도 10을 참조하면, 상기 디지털 인터페이스의 시뮬레이션을 나타내는 그래프가 도시되어 있다. 도 10의 상기 그래프는 153.6 MHz 클럭과 비교하여, 상기 디지털 인터페이스의 상기 디지털 직렬 비트 스트림에 의하여 제공되는 간섭 레벨들(interference levels) 또는 상기 잡음 밀도(noise density)를 나타낸다. 상기 데이터 스펙트럼(data spectrum)이 상기 파형(1000)에 의하여 도시되며, 주기적 피크들(periodic peaks)을 갖는다. 상기 파형(1000) 내의 상기 주기적 피크들은 최악의 케이스(worst case)이다. 상기 클럭 스펙트럼은 상기 파형(1002)에 의하여 도시되며, 주기적 피크들을 갖는다. 상기 데이터 스펙트럼 밀도(data spectrum density)는 상기 클럭 잡음 밀도(clock noise density) 보다 훨씬 적다. 따라서 상기 라디오 주파수 IC 및 상기 베이스밴드 DSP IC 사이의 본 발명에 따른 상기 디지 털 인터페이스는 낮은 의사 방사(low spurious emission)를 가지며, 상기 시스템에 매우 작은 잡음을 발생시킨다. 상기 스펙트럼의 밀도들(spectral densities) 상에 놓인 상기 박스들(1004)은 다양한 국가들에서 사용되는 무선 통신 시스템들을 위한 셀룰러 폰 주파수 밴드들(cellular phone frequency bands)을 나타낸다. 상기 고속 디지털 인터페이스(301, 601)로부터의 상기 간섭 스펙트럼 및 레벨들(interference spectrum and levels)은 시뮬레이팅 되었으며, 무선 통신 시스템들의 상기 라디오 명세들(radio specifications)과 호환 가능하다는 것을 보여준다.

본 발명은 복수의 제품들(multiple products)을 위하여 사용될 수 있는 하나의 라디오 플랫폼(one radio platform)으로서 최종 사용자 소프트웨어 개발(end user software development)을 간명하게 한다. 본 발명은 트랜스미터들의 선왜곡(predistortion), 상기 리시버 내에서의 비선형성들(nonlinearities), 간섭을 보다 잘 처리하기 위한 의도적 왜곡 신호들과 같은 아날로그 결함들(analog imperfections)의 디지털 매칭(digital matching)을 더 허용한다. 본 발명은 아날로그 회로 설계(analog circuitry) 뿐만 아니라 디지털 필터들도 대부분의 최적화된 프로세스 기술 상에서 수행될 수 있기 때문에, 낮은 파워 소비를 가능하게 한다.

본 발명은 셀룰러 전화기들과 같은 모바일 유니트들(mobile units)에 관련하여 설명되었다. 그러나 본 발명은 셀룰러 전화기 통신 시스템들(cellular telephone communication systems)을 위한 베이스 스테이션들과 같은 고정 유니트 들(stationary units)에 똑같이 적용 가능하다. 덧붙여, 상기 디지털 인터페이스(301, 606)는 비용을 낮추며 파워 소비를 낮추기 위하여, 베이스밴드 오디오 코덱 회로 설계(baseband audio codec circuitry)를 포함하는 라디오들(radios) 내의 다른 회로 설계 및 다른 아날로그 기능들(analog functions)에도 적용될 수 있다.

덧붙여, 본 발명은 시그마-델타 변조기들을 사용하는 것으로 설명되며 도시되었다. 직렬 디지털 데이터 스트림을 제공하기 위하여 아날로그 입력 신호를 수신하며 단일 비트 출력을 가지는 다른 변조기들도 사용될 수 있다. 예를 들어, 다른 실시예에서, 상기 시그마-델타 변조기들은 델타 변조기들이 될 수 있다. 또 다른 실시예에서, 상기 시그마-델타 변조기들은 상기 직렬 비트 스트림을 제공하기 위한 단일 디지털 비트 출력을 갖는 변조 아날로그-디지털 변환기들(modulating analog-to-digital converters)이 될 수 있다.

부가적으로, 특정의 전형적인 실시예들이 설명되었으며, 수반되는 도면들에서 도시되었지만, 이러한 실시예들은 넓은 본 발명의 단순한 예시일 뿐이며 넓은 본 발명에 대한 제한은 아니며, 또한 다양한 다른 변경들이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발생될 수 있기 때문에, 본 발명은 도시되며 설명된 특정의 구성들 및 배치들에 한정되지 않는다는 점이 이해되어야 한다. 예를 들어, 본 발명 또는 본 발명의 특징들 중 일부는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합으로 구현될 수 있으며, 여기서 상기 소프트웨어는 프로세서가 읽을 수 있는 마그네틱, 광, 또는 반도체 스토로지와 같은 스토리지 매체 내에 제공된다. 본 발명은 특별한 실시예들에서 설명되었지만, 본 발명은 그러한 실시예들에 의하여 한정되도록 해석되어서는 아니된다. 오히려, 본 발명은 아래의 청구항들에 따라서 해석되어야 한다.

Claims

제1 선택적 캐리어 주파수의 제1 무선 라디오 주파수 신호를 수신하기 위하여 안테나와 결합하는 적어도 하나의 이득 증폭기;

상기 적어도 하나의 이득 증폭기에 결합되는 적어도 하나의 하향 변환기(down converter)-여기서, 상기 적어도 하나의 하향 변환기는 상기 제1 무선 라디오 주파수 신호로부터 제1 아날로그 신호를 추출함-;

상기 적어도 하나의 하향 변환기에 결합되는 적어도 하나의 단일 비트 시그마 델타 변조기(single bit sigma delta modulator)-여기서, 상기 적어도 하나의 단일 비트 시그마 델타 변조기는 상기 제1 아날로그 신호를 제1 직렬 디지털 비트 스트림(a first serial digital bit stream)으로 변환함-; 및

상기 적어도 하나의 단일 비트 시그마 델타 변조기에 결합되는 적어도 하나의 출력 드라이버(output driver)-여기서, 상기 적어도 하나의 출력 드라이버는 상기 제1 직렬 디지털 비트 스트림이 다른 집적 회로에 결합될 때 잡음 발생을 줄이기 위한 상기 제1 직렬 디지털 비트 스트림의 저전압 출력 스윙(low voltage output 스윙)을 제공함-

를 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

제3 선택적 캐리어 주파수의 제3 무선 라디오 주파수 신호를 동시에 수신하 기 위하여 안테나와 결합하는 제2 이득 증폭기;

상기 제2 이득 증폭기에 결합되는 제2 하향 변환기-여기서, 상기 제2 하향 변환기는 상기 제3 무선 라디오 주파수 신호로부터 제3 아날로그 신호를 추출함-;

상기 제2 하향 변환기에 결합되는 제2 단일 비트 시그마 델타 변조기-여기서, 상기 제2 단일 비트 시그마 델타 변조기는 상기 제3 아날로그 신호를 제3 직렬 디지털 비트 스트림으로 변환함-; 및

상기 제2 단일 비트 시그마 델타 변조기에 결합되는 제2 출력 드라이버-여기서, 상기 제2 출력 드라이버는 상기 제3 직렬 디지털 비트 스트림이 다른 집적 회로에 결합될 때 노이즈 발생을 줄이기 위하여 상기 제3 직렬 디지털 비트 스트림의 저전압 출력 스윙을 제공함-

를 더 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 적어도 하나의 이득 증폭기는 가변 이득 증폭기(variable gain amplifier) 또는 개폐 이득 증폭기(switched gain amplifier)인 라디오 주파수 집적 회로.
제2항에 있어서,

상기 적어도 하나의 이득 증폭기 및 상기 제2 이득 증폭기는 가변 이득 증폭기(variable gain amplifier) 또는 개폐 이득 증폭기(switched gain amplifier)인 라디오 주파수 집적 회로.
제1항에 있어서,

상기 라디오 주파수 집적 회로는 라디오 주파수 리시버 집적 회로(radio frequency receiver integrated circuit)인 라디오 주파수 집적 회로.
제1항에 있어서,

상기 라디오 주파수 집적 회로는 트랜시버(transceiver)이며,

전송된 제2 직렬 디지털 비트 스트림을 수신하는 입력 리시버(input receiver);

상기 입력 리시버에 결합되는 데이터 복구기(data recoverer)-여기서, 상기 데이터 복구기는 상기 제2 직렬 디지털 비트 스트림으로부터 디지털 데이터 비트들(digital data bits)을 복구함-;

상기 데이터 복구기에 결합되는 저역 통과 필터(low pass filter)-여기서, 상기 저역 통과 필터는 상기 디지털 데이터 비트들을 제2 아날로그 신호로 변환함-;

상기 저역 통과 필터에 결합되는 믹서(mixer)-여기서, 상기 믹서는 베이스밴드 주파수로부터의 상기 제2 아날로그 신호를 제2 무선 라디오 주파수 신호로서의 제2 선택적 캐리어 주파수로 상향 변환(up-convert)함-; 및

상기 믹서에 결합되는 증폭기-여기서, 상기 증폭기는 상기 안테나를 통하여 브로드캐스트하기 위하여 상기 제2 무선 라디오 주파수 신호를 증폭함-

를 더 포함하는 라디오 주파수 집적 회로.
제6항에 있어서,

상기 제1 선택된 캐리어 주파수 및 상기 제2 선택된 캐리어 주파수는 제1 선택된 무선 통신 시스템(a first selected wireless communication system)의 캐리어 주파수들 중에서 선택되는 라디오 주파수 집적 회로.
제7항에 있어서,

상기 선택된 무선 통신 시스템은, Universal Mobile Telecommunication System (UMTS), Global System for Multiple Communication System (GSM), GSM Mobile Application Part (GSM-MAP), General Packet Radio Protocol System 또는 General Packet Radio Service (GPRS), Enhanced data GSM Environment (EDGE), (GAIT), Orthogonal Frequency-Division Multiplexing (OFDM), Code Orthogonal Frequency-Division Multiplexing (COFDM), Block Coding, Convolutional Coding, Turbo Coding, Trellis Coding, Gaussian Minimum Shift Keying (GMSK), Quadrature Phase Shift Keying (QPSK), Quadrature Amplitude Modulation (QAM), Frequency Modulation (FM), Frequency Division Multiple Access (FDMA), Time Division Multiple Access (TDMA), Code Division Multiple Access (CDMA), Narrowband CDMA (N-CDMA), Wideband CDMA (W-CDMA), CDMA2000, CDMA2000-1XEV, CDMA2000-EVDO, CDMA2000-EDV, Time Division-Synchronized Code Division Multiple Access (TD-SCDMA), Third-Generation Partnership Project (3GPP TDD), International Mobile Telecommunication (IMT), IMT2000MC, IMT2000DS, IMT2000SC, IMT2000TC, Personal Communication System (PCS), Digital Communication System(DCS), Personal Digital Cellular (PDC), Digital Enhanced Cordless Telecommunications (DECT), Advanced Mobile Phone System (AMPS), Wireless Local Area Network (LAN) (IEEE 802.11a, IEEE 802.11b, IEEE 802.11g), 및 Global Positioning System (GPS) 중에서 선택되는 라디오 주파수 집적 회로.
제7항에 있어서,

상기 제1 선택된 캐리어 주파수는 Universal Mobile Telecommunication System (UMTS), Global System for Multiple Communication System (GSM), GSM Mobile Application Part (GSM-MAP), General Packet Radio Protocol System 또는 General Packet Radio Service (GPRS), Enhanced data GSM Environment (EDGE), (GAIT), Orthogonal Frequency-Division Multiplexing (OFDM), Code Orthogonal Frequency-Division Multiplexing (COFDM), Gaussian Minimum Shift Keying (GMSK), Quadrature Phase Shift Keying (QPSK), Quadrature Amplitude Modulation (QAM), Frequency Modulation (FM), Frequency Division Multiple Access (FDMA), Time Division Multiple Access (TDMA), Code Division Multiple Access (CDMA), Narrowband CDMA (N-CDMA), Wideband CDMA (W-CDMA), CDMA2000, CDMA2000-1XEV, CDMA2000-EVDO, CDMA2000-EDV, Time Division-Synchronized Code Division Multiple Access (TD-SCDMA), Third-Generation Partnership Project (3GPP TDD), International Mobile Telecommunication (IMT), IMT2000MC, IMT2000DS, IMT2000SC, IMT2000TC, Personal Communication System (PCS), Digital Communication System(DCS), Personal Digital Cellular (PDC), Digital Enhanced Cordless Telecommunications (DECT), Advanced Mobile Phone System (AMPS), Wireless Local Area Network (LAN) (IEEE 802.11a, IEEE 802.11b, IEEE 802.11g), 및 Global Positioning System (GPS)의 캐리어 주파수들 중에서 선택되며,

상기 제2 선택된 캐리어 주파수는, Universal Mobile Telecommunication System (UMTS), Global System for Multiple Communication System (GSM), GSM Mobile Application Part (GSM-MAP), General Packet Radio Protocol System 또는 General Packet Radio Service (GPRS), Enhanced data GSM Environment (EDGE), (GAIT), Orthogonal Frequency-Division Multiplexing (OFDM), Code Orthogonal Frequency-Division Multiplexing (COFDM), Gaussian Minimum Shift Keying (GMSK), Quadrature Phase Shift Keying (QPSK), Quadrature Amplitude Modulation (QAM), Frequency Modulation (FM), Frequency Division Multiple Access (FDMA), Time Division Multiple Access (TDMA), Code Division Multiple Access (CDMA), Narrowband CDMA (N-CDMA), Wideband CDMA (W-CDMA), CDMA2000, CDMA2000-1XEV, CDMA2000-EVDO, CDMA2000-EDV, Time Division-Synchronized Code Division Multiple Access (TD-SCDMA), Third-Generation Partnership Project (3GPP TDD), International Mobile Telecommunication (IMT), IMT2000MC, IMT2000DS, IMT2000SC, IMT2000TC, Personal Communication System (PCS), Digital Communication System(DCS), Personal Digital Cellular (PDC), Digital Enhanced Cordless Telecommunications (DECT), Advanced Mobile Phone System (AMPS), 및 Wireless Local Area Network (LAN) (IEEE 802.11a, IEEE 802.11b, IEEE 802.11g)의 캐리어 주파수들 중에서 선택되는 라디오 주파수 집적 회로.
감소된 출력 전압 스윙(reduced output voltage swing)을 갖는 직렬 디지털 전송 비트 스트림(serial digital transmission bit stream)을 수신하는 입력 리시버(input receiver)-여기서, 상기 입력 리시버는 라디오 주파수 집적 회로 내의 상기 직렬 디지털 전송 비트 스트림의 상기 출력 전압 스윙을 증가시킴-;

상기 입력 리시버에 결합되는 데이터 복구기(data recoverer)-여기서, 상기 데이터 복구기는 상기 직렬 디지털 전송 비트 스트림으로부터 디지털 데이터 비트들(digital data bits)을 복구함-;

상기 데이터 복구기에 결합되는 저역 통과 필터(low pass filter)-여기서, 상기 저역 통과 필터는 상기 디지털 데이터 비트들을 아날로그 전송 신호(analog transmission signal)로 변환함-;

상기 저역 통과 필터에 결합되는 믹서(mixer)-여기서, 상기 믹서는 베이스밴드 주파수로부터의 상기 아날로그 전송 신호를 전송 라디오 주파수 신호(transmit radio frequency signal)로서의 선택적 캐리어 주파수로 상향 변환(up-convert)함 -; 및

상기 믹서에 결합되는 증폭기-여기서, 상기 증폭기는 안테나를 통하여 브로드캐스트하기 위하여 상기 전송 라디오 주파수 신호를 증폭함-

를 포함하는 라디오 주파수 집적 회로.
제10항에 있어서,

상기 라디오 주파수 집적 회로는 트랜스미터(transmitter)인 라디오 주파수 집적 회로.
안테나에 결합하는 입력(input)을 갖는 이득 증폭기(gain amplifier)-여기서, 상기 이득 증폭기는 아날로그 출력(analog output)을 가짐-;

상기 이득 증폭기의 상기 아날로그 출력에 결합되는 아날로그 입력(analog input)을 갖는 하향 변환기(down converter)-여기서, 상기 하향 변환기는 아날로그 출력을 가짐-;

상기 하향 변환기의 상기 아날로그 출력에 결합되는 아날로그 입력을 갖는 단일 비트 시그마 델타 변조기(single bit sigma delta modulator)-여기서, 상기 단일 비트 시그마 델타 변조기는 직렬 디지털 출력(serial digital output)을 가짐-; 및

상기 단일 비트 시그마 델타 변조기의 상기 직렬 디지털 출력에 결합되는 입력을 갖는 출력 드라이버(output driver)-여기서, 상기 출력 드라이버는 차동 출 력(differential output)을 가짐-

를 포함하는 라디오 주파수 집적 회로.
제12항에 있어서,

상기 라디오 주파수 집적 회로는 라디오 주파수 리시버 집적 회로(radio frequency receiver integrated circuit)인 라디오 주파수 집적 회로.
제12항에 있어서,

상기 라디오 주파수 집적 회로는 트랜시버(transceiver)이며,

차동 입력(differential input)을 갖는 입력 리시버(input receiver)-여기서, 상기 입력 리시버는 직렬 디지털 출력을 가짐-;

상기 입력 리시버의 상기 직렬 디지털 출력에 결합되는 입력을 갖는 데이터 복구기(data recoverer)-여기서, 상기 데이터 복구기는 직렬 디지털 출력을 가짐-;

상기 데이터 복구기의 상기 직렬 디지털 출력에 결합되는 입력을 갖는 저역 통과 필터(low pass filter)-여기서, 상기 저역 통과 필터는 아날로그 출력을 가짐-;

상기 저역 통과 필터의 상기 아날로그 출력에 결합되는 입력을 갖는 믹서(mixer)-여기서, 상기 믹서는 아날로그 출력을 가짐-; 및

상기 믹서의 아날로그 출력에 결합되는 입력을 갖는 증폭기-여기서, 상기 증폭기는 상기 안테나에 결합하기 위한 출력을 가짐-

를 더 포함하는 라디오 주파수 집적 회로.
선택적 캐리어 주파수들의 무선 라디오 주파수 신호들을 동시에 수신하기 위하여 안테나에 결합하는 복수의 이득 증폭기들;

상기 복수의 이득 증폭기들에 결합되는 복수의 하향 변환기들-여기서, 상기 복수의 하향 변환기는 상기 무선 라디오 주파수 신호들로부터 아날로그 신호들을 동시에 추출함-; 및

상기 복수의 하향 변환기들에 결합되는 복수의 시그마 델타 변조기들-여기서, 상기 복수의 단일 비트 시그마 델타 변조기들은 상기 아날로그 신호들을 직렬 디지털 비트 스트림들로 동시에 변환함-; 및

상기 복수의 단일 비트 시그마 델타 변조기들에 결합되는 복수의 출력 드라이버들-여기서, 상기 복수의 출력 드라이버들은 상기 직렬 디지털 비트 스트림들을 다른 집적 회로에 결합함-

을 포함하는 라디오 주파수 집적 회로.
제15항에 있어서,

상기 복수의 출력 드라이버들은 상기 직렬 디지털 비트 스트림들이 다른 집적 회로에 결합될 때 노이즈 발생을 더 줄이기 위하여 상기 직렬 디지털 비트 스트림들의 출력 전압 스윙을 더 줄이는 라디오 주파수 집적 회로.
제15항에 있어서,

상기 복수의 이득 증폭기들은 가변 이득 증폭기 또는 개폐 이득 증폭기인 라디오 주파수 집적 회로.
제15항에 있어서,

상기 라디오 주파수 집적 회로는 트랜시버이며,

상기 다른 집적 회로로부터 직렬 디지털 전송 비트 스트림을 수신하는 입력 리시버;

상기 입력 리시버에 결합되는 데이터 복구기-여기서, 상기 데이터 복구기는 상기 직렬 디지털 전송 비트 스트림으로부터의 디지털 데이터 비트들을 복구함-;

상기 데이터 복구기에 결합되는 저역 통과 필터-여기서, 상기 저역 통과 필터는 상기 디지털 데이터 비트들을 아날로그 전송 신호로 변환함-;

상기 저역 통과 필터에 결합되는 믹서-여기서, 상기 믹서는 베이스밴드 주파수로부터의 상기 아날로그 전송 신호를 전송 라디오 주파수 신호로서의 제2 선택적 캐리어 주파수로 상향 변환함-; 및

상기 믹서에 결합되는 증폭기-여기서, 상기 증폭기는 상기 안테나를 통하여 브로드캐스트하기 위한 상기 전송 라디오 주파수 신호를 증폭함-

를 더 포함하는 라디오 주파수 집적 회로.
제18항에 있어서,

상기 직렬 디지털 전송 비트 스트림은 노이즈를 더 줄이기 위하여 감소된 출력 전압 스윙을 가지며,

상기 입력 리시버는 상기 라디오 주파수 집적 회로에서의 상기 직렬 디지털 전송 비트 스트림의 상기 출력 전압 스윙을 증가시키는 라디오 주파수 집적 회로.
제1 무선 라디오 신호(first wireless radio signal)를 수신하는 단계;

상기 제1 무선 라디오 신호로부터 제1 아날로그 신호를 추출하는 단계;

상기 제1 아날로그 신호를 제1 직렬 디지털 데이터 신호로 변환하는 단계;

상기 제1 직렬 디지털 데이터 신호 내의 저전압 출력 스윙을 제공하는 단계; 및

라디오 주파수(RF) 집적 회로로부터 디지털 신호 처리(DSP) 집적 회로로 상기 저전압 출력 스윙을 갖는 상기 제1 직렬 디지털 데이터 신호를 전송하는 단계

를 포함하는 무선 라디오를 위한 방법.
제20항에 있어서,

제2 무선 라디오 신호를 수신하는 단계;

상기 제2 무선 라디오 신호로부터 제2 아날로그 신호를 추출하는 단계;

상기 제2 아날로그 신호를 제2 직렬 디지털 데이터 신호로 변환하는 단계;

상기 제2 직렬 디지털 데이터 신호 내의 저전압 출력 스윙을 제공하는 단계; 및

상기 라디오 주파수 집적 회로로부터 상기 디지털 신호 처리(DSP) 집적 회로로 상기 감소된 출력 전압 스윙을 갖는 상기 제2 직렬 디지털 데이터 신호를 전송하는 단계

를 더 포함하는 무선 라디오를 위한 방법.
제21항에 있어서,

상기 제1 무선 라디오 신호 및 상기 제2 무선 라디오 신호는 동시에 수신되는 무선 라디오를 위한 방법.
제21항에 있어서,

상기 제1 아날로그 신호 및 상기 제2 아날로그 신호는 동시에 추출되는 무선 라디오를 위한 방법.
제21항에 있어서,

상기 제1 무선 라디오 신호는 상기 제2 무선 라디오 신호가 수신되는 주기 동안에 수신되는 무선 라디오를 위한 방법.
제21항에 있어서,

상기 제1 아날로그 신호는 상기 제2 아날로그 신호가 추출되는 주기 동안에 추출되는 무선 라디오를 위한 방법.
제21항에 있어서,

제3 무선 라디오 신호를 수신하는 단계;

상기 제3 무선 라디오 신호로부터 제3 아날로그 신호를 추출하는 단계;

상기 제3 아날로그 신호를 제3 직렬 디지털 데이터 신호로 변환하는 단계;

상기 제3 직렬 디지털 데이터 신호 내의 저전압 출력 스윙을 제공하는 단계; 및

라디오 집적 회로로부터 디지털 신호 처리(DSP) 집적 회로로 상기 저출력 전압 스윙을 갖는 상기 제3 직렬 디지털 데이터 신호를 전송하는 단계

를 더 포함하는 무선 라디오를 위한 방법.
제26항에 있어서,

상기 제1 무선 라디오 신호, 상기 제2 무선 라디오 신호 및 상기 제3 무선 라디오 신호는 동시에 수신되는 무선 라디오를 위한 방법.
제27항에 있어서,

상기 제1 아날로그 신호, 상기 제2 아날로그 신호 및 상기 제3 아날로그 신호는 동시에 추출되는 무선 라디오를 위한 방법.
제20항에 있어서,

상기 감소된 출력 전압 스윙을 갖는 상기 제1 직렬 디지털 데이터 신호를 수신하는 단계;

상기 제1 직렬 디지털 데이터 신호 내의 상기 출력 전압 스윙을 증가시키는 단계;

상기 제1 직렬 디지털 데이터 신호의 샘플링 주파수(sampling frequency)를 줄이는 단계; 및

상기 DSP 집적 회로에 의하여 처리되기 위하여, 상기 제1 직렬 디지털 데이터 신호를 병렬 디지털 데이터 신호(parallel digital data signal)로 변환하는 단계

를 더 포함하는 무선 라디오를 위한 방법.
제20항에 있어서,

상기 제1 아날로그 신호를 상기 제1 직렬 디지털 데이터 신호로 변환하는 것은 상기 제1 아날로그 신호를 상기 제1 직렬 디지털 데이터 신호로 델타-시그마 변조(delta-sigma modulation)하는 것인 무선 라디오를 위한 방법.
제29항에 있어서,

미리 지정된 무선 통신 시스템을 위하여 디지털 복조(digital demodulation)에 의하여 상기 병렬 디지털 데이터 신호로부터 데이터 워드들(data words)을 복구하는(recovering) 단계

를 더 포함하는 무선 라디오를 위한 방법.
제20항에 있어서,

상기 제1 직렬 디지털 데이터 신호의 전송은 단일 선로(single wire)를 통하는 무선 라디오를 위한 방법.
제20항에 있어서,

상기 제1 직렬 디지털 데이터 신호는 차동 데이터 신호(differential data signal)이며, 상기 제1 직렬 디지털 데이터 신호의 전송은 이중 선로(pair of wires)를 통하는 무선 라디오를 위한 방법.
제20항에 있어서,

상기 제1 직렬 디지털 데이터 신호는 복소 차동 데이터 신호(complex differential data signal)이며 상기 제1 직렬 디지털 데이터 신호의 전송은 두 개의 이중 선로를 통하며,

상기 제1 직렬 디지털 데이터 신호의 제1 차동 데이터 신호는 상기 제1 이중 선로를 통하여 전송되며,

상기 제1 직렬 디지털 데이터 신호의 제2 차동 데이터 신호는 상기 제2 이중 선로를 통하여 전송되는 무선 라디오를 위한 방법.
제34항에 있어서,

상기 제1 차동 데이터 신호는 복소 데이터 신호(complex data signal)의 실수 항목(real component)이며

상기 제2 차동 데이터 신호는 상기 복소 데이터 신호의 허수 항목(imaginary component)인 무선 라디오를 위한 방법.
제34항에 있어서,

상기 제1 차동 데이터 신호는 실수축(in-phase) 신호이며

상기 제2 차동 데이터 신호는 상기 실수축 신호에 대응되는 허수축(quadrature) 신호인 무선 라디오를 위한 방법.
제20항에 있어서,

상기 제1 직렬 디지털 데이터 신호는 복수 위상 차동 데이터 신호(multiphase differential data signal)이며 상기 제1 직렬 디지털 데이터 신호의 전송은 두 개의 이중 선로를 통하며,

상기 제1 직렬 디지털 데이터 신호의 크기 데이터 신호(magnitude data signal)는 상기 제1 이중 선로를 통하여 전송되며

상기 제1 직렬 디지털 데이터 신호의 위상 데이터 신호(phase data signal)는 상기 제2 이중 선로를 통하여 전송되는 무선 라디오를 위한 방법.
제20항에 있어서,

무선 통신 시스템을 통하여 전송하기 위하여, 상기 DSP 집적 회로로부터 제4 직렬 디지털 데이터 신호를 수신하는 단계;

상기 DSP 집적 회로로부터의 상기 제4 직렬 디지털 데이터 신호를 제4 아날로그 신호로 변환하는 단계;

상기 제4 아날로그 신호를 선택적 캐리어 주파수로 상향 변환하는 단계; 및

제4 무선 라디오 주파수 신호로서 상기 제4 아날로그 신호를 상기 안테나를 통하여 전송하는 단계

를 더 포함하는 무선 라디오를 위한 방법.
제38항에 있어서,

상기 DSP 집적 회로로부터의 상기 제4 직렬 디지털 데이터 신호는 저전압 출력 스윙 신호이며, 상기 방법은

상기 DSP 집적 회로로부터의 상기 제4 직렬 디지털 데이터 신호 내의 저전압 출력 스윙을 증가시키는 단계

를 더 포함하는 무선 라디오를 위한 방법.
아날로그 신호를 직렬 디지털 비트 스트림으로 변환하는 단일 비트 변조기 및

상기 단일 비트 시그마 델타 변조기에 결합되는 출력 드라이버-여기서, 상기 출력 드라이버는 라디오 주파수 집적 회로로부터 상기 직렬 디지털 비트 스트림이 출력되도록 드라이브함-

을 포함하는 라디오 주파수 집적 회로와;

상기 라디오 주파수 집적 회로의 상기 출력 드라이버에 결합되는 입력 리시버-여기서, 상기 입력 리시버는 상기 직렬 디지털 비트 스트림을 수신함- 및

상기 입력 리시버에 결합되는 데시메이터(decimator)-여기서, 상기 데시메이터는 상기 직렬 디지털 비트 스트림을 수신하며, 상기 직렬 디지털 비트 스트림의 샘플링 레이트(sampling rate)를 낮추며, 상기 직렬 디지털 비트 스트림을 병렬 디지털 데이터 샘플들(parallel digital data samples)로 변환함-

을 포함하는 디지털 신호 처리 집적 회로

를 구비하는 시스템.
제40항에 있어서,

상기 디지털 신호 처리 집적 회로는

상기 디지털 신호 처리 집적 회로에 의한 이후의 신호 처리를 위하여 상기 병렬 디지털 데이터 샘플들을 디지털적으로 복조(digitally demodulate)하는 복조기(demodulator)를 더 포함하는 시스템.
제40항에 있어서,

상기 단일 비트 변조기는 단일 비트 시그마 델타 변조기(single bit sigma delta modulator)인 시스템.
제40항에 있어서,

상기 단일 비트 변조기는 단일 비트 델타 변조기(single bit delta modulator)인 시스템.
제40항에 있어서,

상기 단일 비트 변조기는 단일 비트 아날로그-디지털 변조기 및 변조기가 함께 결합된 시스템.
제40항에 있어서,

상기 출력 드라이버는 저전압 출력 스윙을 가지며,

상기 출력 드라이버는 상기 저전압 출력 스윙과 더불어 상기 직렬 디지털 비트 스트림이 상기 라디오 주파수 집적 회로로부터 출력되도록 드라이브하는 시스템.
제45항에 있어서,

상기 입력 리시버는 상기 저전압 출력 스윙과 더불어 상기 직렬 디지털 비트 스트림을 수신하는 시스템.
제46항에 있어서,

상기 입력 리시버는 상기 디지털 신호 처리 집적 회로 내에서 상기 직렬 디지털 비트 스트림의 상기 저전압 출력 스윙을 더 증가시키는 시스템.
제45항에 있어서,

높은 로직 레벨(logic level)과 낮은 로직 레벨 사이에서 스윙하는 상기 저전압 출력은 3 볼트 상보적 금속 산화막 반도체(CMOS) 처리 기술의 높은 로직 레벨과 낮은 로직 레벨 사이에서 스윙하는 출력보다 작은 시스템.
제45항에 있어서,

높은 로직 레벨과 낮은 로직 레벨 사이에서 스윙하는 상기 저전압 출력은 1.8 볼트의 높은 로직 레벨과 0.2 볼트의 낮은 로직 레벨 사이에서 스윙하는 출력보다 작은 시스템.
제47항에 있어서,

상기 출력 드라이버는 상기 직렬 디지털 비트 스트림의 제1 출력 전압 스윙의 제1 전압 레벨들을 상기 제1 출력 전압 스윙 보다 작은 제2 출력 전압 스윙의 제2 전압 레벨들로 바꾸며

상기 입력 리시버는 제3 출력 전압이 상기 제2 출력 전압 스윙보다 더 크게 스윙함에 따라 상기 제2 출력 전압 스윙의 상기 제2 전압 레벨들을 제3 전압 레벨 들로 바꾸는 시스템.
제50항에 있어서,

상기 제3 전압 레벨들은 상기 제1 전압 레벨들과 동시에 동일한 시스템.
제40항에 있어서,

상기 출력 드라이버는 이중 선단(double ended)이며 상기 직렬 디지털 비트 스트림을 나타내는 차동 신호를 생성하며,

상기 입력 리시버는 상기 직렬 디지털 비트 스트림을 나타내는 상기 차동 신호를 수신하기 위한 차동 입력(differential input)을 가지는 시스템.
제52항에 있어서,

상기 출력 드라이버는 저전압 차동 스윙(low voltage differential swing)과 더불어 저전압 차동 출력 신호(low voltage differential output)를 생성하는 저전압 차동 신호 트랜스미터(low voltage differential signaling transmitter)이며,

상기 입력 리시버는 상기 저전압 차동 스윙과 더불어 상기 저전압 차동 출력 신호를 수신하기 위한 저전압 차동 신호 리시버(low voltage differential signaling receiver)인 시스템.
제53항에 있어서,

상기 저전압 차동 스윙은 적어도 100 밀리볼트인 시스템.
제40항에 있어서,

상기 직렬 디지털 비트 스트림은 구형파(rectangular waveform)인 시스템.
제40항에 있어서,

상기 라디오 주파수 집적 회로는 리시버인 시스템.
제40항에 있어서,

상기 라디오 주파수 집적 회로는 트랜시버인 시스템.
제40항에 있어서,

델타 시그마 클럭(delta sigma clock)은 상기 단일 비트 시그마 델타 변조기에 결합되고, 상기 델타 시그마 클럭의 주파수는 상기 직렬 디지털 비트 스트림의 데이터 레이트(data rate)를 제공하는 시스템.
제58항에 있어서,

상기 델타 시그마 클럭의 주파수는 다양한 무선 통신 시스템들을 위하여 상기 직렬 디지털 비트 스트림 내에서 다양한 데이터 레이트들을 제공하기 위하여 프로그램 가능한 시스템.
제40항에 있어서,

낮은 주파수 레퍼런스 클럭(low frequency reference clock)은 상기 라디오 주파수 집적 회로 및 상기 디지털 신호 처리 집적 회로 사이에서, 각각의 클럭 신호들을 동기화(synchronize)하기 위하여, 결합하는(couple) 시스템.
제60항에 있어서,

상기 낮은 주파수 레퍼런스 클럭은 상기 디지털 신호 처리 집적 회로의 로컬 클럭(local clock)과 더불어 상기 라디오 주파수 집적 회로의 시그마 델타 클럭(sigma delta clock)을 동기화하는 시스템.
아날로그 입력 및 직렬 디지털 출력을 갖는 단일 비트 시그마 델타 변조기 및

상기 단일 비트 시그마 델타 변조기의 상기 직렬 디지털 출력에 결합되는 입력을 갖는 출력 드라이버-여기서, 상기 출력 드라이버는 차동 출력을 가짐-

을 포함하는 라디오 주파수 집적 회로 및

상기 라디오 주파수 집적 회로의 상기 출력 드라이버에 결합되는 입력 리시버-여기서, 상기 입력 리시버는 상기 출력 드라이버의 상기 차동 출력에 결합(couple)하기 위한 차동 입력을 가지며, 직렬 디지털 출력을 가짐-

를 포함하는 디지털 신호 처리 집적 회로

를 구비하는 시스템.
제62항에 있어서,

상기 출력 드라이버는 보다 낮은 노이즈에 저전압 차동 출력 스윙과 더불어 상기 라디오 주파수 집적 회로로부터 직렬 디지털 비트 스트림을 출력하도록 드라이브하는 시스템.
제63항에 있어서,

상기 입력 리시버는 상기 저전압 차동 출력 스윙과 더불어 상기 직렬 디지털 비트 스트림을 수신하는 시스템.
제62항에 있어서,

상기 디지털 신호 처리 집적 회로는

상기 입력 리시버의 상기 직렬 디지털 출력에 결합되는 데시메이터-상기 데시메이터는 병렬 디지털 출력을 가짐- 및

상기 데시메이터의 상기 병렬 디지털 출력에 결합되는 복조기

를 더 포함하는 시스템.
단일 비트 출력을 갖는 변조 아날로그-디지털 변환기(modulating analog to digital converter)-여기서, 상기 변조 아날로그-디지털 변환기는 아날로그 입력 신호를 직렬 디지털 비트 출력 스트림으로 변환함- 및

상기 단일 비트 아날로그-디지털 변환기에 결합되는 출력 드라이버-여기서, 상기 출력 드라이버는 라디오 주파수 집적 회로로부터 상기 직렬 디지털 비트 스트림이 출력되도록 드라이브함-

를 포함하는 라디오 주파수 집적 회로; 및

상기 라디오 주파수 집적 회로에 결합되는 프로세서(processor)

를 구비하는 시스템.
제66항에 있어서,

상기 프로세서는 상기 라디오 주파수 집적 회로의 상기 출력 드라이버에 결합되는 입력 리시버-여기서, 상기 입력 리시버는 상기 직렬 디지털 비트 스트림을 수신함-를 포함하는 시스템.
제67항에 있어서,

상기 프로세서는 디지털 신호 프로세서(digital signal processor)이며,

상기 입력 리시버에 결합되는 데시메이터-여기서, 상기 데시메이터는 상기 직렬 디지털 비트 스트림을 수신하고, 상기 직렬 디지털 비트 스트림의 샘플링 레이트를 낮추며, 상기 직렬 디지털 비트 스트림을 병렬 디지털 데이터 샘플들(parallel digital data samples)로 변환함- 및

상기 디지털 신호 처리 집적 회로에 의하여 더 신호 처리를 하기 위하여 상 기 병렬 디지털 데이터 샘플들을 데이터 워드들(data words)로 디지털적으로 복조하는 복조기를 더 포함하는 시스템.
제67항에 있어서,

상기 프로세서는

상기 입력 리시버에 결합되는 데시메이터-여기서, 상기 데시메이터는 상기 직렬 디지털 비트 스트림을 수신하고, 상기 직렬 디지털 비트 스트림의 샘플링 레이트를 낮추며, 상기 직렬 디지털 비트 스트림을 병렬 디지털 데이터 샘플들(parallel digital data samples)로 변환함- 및

상기 디지털 신호 처리 집적 회로에 의하여 더 신호 처리를 하기 위하여 상기 병렬 디지털 데이터 샘플들을 데이터 워드들(data words)로 디지털적으로 복조하는 복조기

를 제공하기 위한 프로그램 가능한 명령어들(programmable instructions)을 포함하는 시스템.
아날로그 입력 및 직렬 디지털 출력을 갖는 변조 아날로그-디지털 변환기 및

상기 변조 아날로그-디지털 변조기의 상기 직렬 디지털 출력에 결합되는 입력을 갖는 출력 드라이버-여기서, 상기 출력 드라이버는 디지털 출력을 가짐-

을 포함하는 라디오 주파수 집적 회로; 및

상기 라디오 주파수 집적 회로에 결합되는 프로세서

를 포함하는 시스템.
제70항에 있어서,

상기 프로세서는

상기 라디오 주파수 집적 회로의 출력 드라이버의 상기 디지털 출력에 결합되는 입력 리시버-상기 입력 리시버는 상기 출력 드라이버의 상기 디지털 출력과 결합하기 위한 디지털 입력을 가지며, 직렬 디지털 출력을 가짐-

를 포함하는 시스템.
제71항에 있어서,

상기 프로세서는 디지털 신호 프로세서이며,

상기 입력 리시버의 상기 직렬 디지털 출력에 결합되는 데시메이터-상기 데시메이터는 디지털 출력을 가짐- 및

상기 데시메이터의 상기 디지털 출력에 결합되는 복조기

를 더 포함하는 시스템.
제71항에 있어서,

상기 프로세서는

상기 입력 리시버의 상기 직렬 디지털 출력에 결합되는 데시메이터-상기 데시메이터는 디지털 출력을 가짐- 및

상기 데시메이터의 상기 디지털 출력에 결합되는 복조기

를 제공하기 위한 프로그램 가능한 명령어들을 포함하는 시스템.
라디오 주파수 집적 회로와 디지털 신호 처리(DSP) 집적 회로 사이로 흐르는 데이터 신호 흐름(data signal flow)에 있어서,

상기 라디오 주파수 집적 회로로부터 상기 DSP 집적 회로로 흐르는(flowing) 제1 직렬 디지털 데이터 신호-여기서, 상기 제1 직렬 디지털 데이터 신호는 제1 무선 통신 시스템으로부터의 제1 수신 데이터 신호(first received data signal)를 나타냄-; 및

상기 라디오 주파수 집적 회로로부터 상기 DSP 집적 회로로 흐르는 제2 직렬 디지털 데이터 신호-여기서, 상기 제2 직렬 디지털 데이터 신호는 제2 무선 통신 시스템으로부터의 제2 수신 데이터 신호(second received data signal)를 나타냄-

을 포함하는 데이터 신호 흐름.
제74항에 있어서,

상기 제1 직렬 디지털 데이터 신호는 두 개의 이중 선로들을 통하여 흐르는 복소 차동 데이터 신호-여기서, 상기 제1 직렬 디지털 데이터 신호의 실수축 차동 데이터 신호는 제1 이중 선로들을 통하여 흐르며, 상기 제1 직렬 디지털 데이터 신호의 상기 실수축 차동 데이터 신호에 대응되는 허수축 차동 데이터 신호는 제2 이중 선로들을 통하여 흐름-인 데이터 신호 흐름.
제74항에 있어서,

상기 제1 직렬 디지털 데이터 신호는 두 개의 이중 선로들을 통하여 흐르는 복수 위상 차동 데이터 신호-여기서, 상기 제1 직렬 디지털 데이터 신호의 크기 데이터 신호는 제1 이중 선로들을 통하여 흐르며, 상기 제1 직렬 디지털 데이터 신호의 위상 데이터 신호는 제2 이중 선로들을 통하여 흐름-인 데이터 신호 흐름.
제74항에 있어서,

상기 DSP 집적 회로로부터 상기 라디오 주파수 집적 회로로 흐르는 제3 직렬 디지털 데이터 신호-여기서, 상기 제3 직렬 디지털 데이터 신호는 상기 제1 무선 통신 시스템을 통하여 통신을 하기 위한 제1 전송 데이터 신호(first transmit data signal)를 나타냄-

를 더 포함하는 데이터 신호 흐름.
제77항에 있어서,

상기 제3 직렬 디지털 데이터 신호는 두 개의 이중 선로들을 통하여 흐르는 복소 차동 데이터 신호-여기서, 상기 제3 직렬 디지털 데이터 신호의 실수축 차동 데이터 신호는 제1 이중 선로들을 통하여 흐르며, 상기 제3 직렬 디지털 데이터 신호의 상기 실수축 차동 데이터 신호에 대응되는 허수축 차동 데이터 신호는 제2 이중 선로들을 통하여 흐름-인 데이터 신호 흐름.
제77항에 있어서,

상기 제3 직렬 디지털 데이터 신호는 두 개의 이중 선로들을 통하여 흐르는 복수 위상 차동 데이터 신호-여기서, 상기 제3 직렬 디지털 데이터 신호의 크기 데이터 신호는 제1 이중 선로들을 통하여 흐르며, 상기 제3 직렬 디지털 데이터 신호의 위상 데이터 신호는 제2 이중 선로들을 통하여 흐름-인 데이터 신호 흐름.
제74항에 있어서,

상기 제1 직렬 디지털 데이터 신호는 적어도 하나의 이중 선로들을 통하여 흐르는 저전압 차동 데이터 신호인 데이터 신호 흐름.
제77항에 있어서,

상기 제3 직렬 디지털 데이터 신호는 적어도 하나의 이중 선로들을 통하여 흐르는 저전압 차동 데이터 신호인 데이터 신호 흐름.
제74항에 있어서,

상기 제1 직렬 디지털 데이터 신호의 데이터 레이트는 선택된 무선 통신 시스템에 적용할 수 있도록 가변적인 데이터 신호 흐름.
제77항에 있어서,

상기 제1 직렬 디지털 데이터 신호의 데이터 레이트, 상기 제2 직렬 디지털 데이터 신호의 데이터 레이트 및 상기 제3 직렬 디지털 데이터 신호의 데이터 레이트는 선택된 무선 통신 시스템들에 적용할 수 있도록 가변적인 데이터 신호 흐름.
제74항에 있어서,

상기 제1 직렬 디지털 데이터 신호 및 상기 제2 직렬 디지털 데이터 신호는 두 개의 무선 통신 채널들을 통하여 동시에 수신하기 위하여 상기 라디오 주파수 집적 회로로부터 상기 DSP 집적 회로로 동시에 흐르는 데이터 신호 흐름.
제77항에 있어서,

상기 제1 직렬 디지털 데이터 신호, 상기 제2 직렬 디지털 데이터 신호 및 상기 제3 직렬 디지털 데이터 신호는 두 개의 무선 통신 채널들을 통하여 동시에 수신하며 하나의 무선 통신 채널을 통하여 동시에 전송하기 위하여 상기 라디오 주파수 집적 회로와 상기 DSP 집적 회로 사이에 동시에 흐르는 데이터 신호 흐름.