KR20170033352A - 감소된 출력 스윙을 구비하는 비트 스트림 신호를 생성하기 위한 장치 및 방법 - Google Patents
감소된 출력 스윙을 구비하는 비트 스트림 신호를 생성하기 위한 장치 및 방법 Download PDFInfo
- Publication number
- KR20170033352A KR20170033352A KR1020177003985A KR20177003985A KR20170033352A KR 20170033352 A KR20170033352 A KR 20170033352A KR 1020177003985 A KR1020177003985 A KR 1020177003985A KR 20177003985 A KR20177003985 A KR 20177003985A KR 20170033352 A KR20170033352 A KR 20170033352A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- bitstream
- driver
- bitstream signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000007704 transition Effects 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 description 22
- 230000006870 function Effects 0.000 description 10
- 230000015654 memory Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
- G01S7/032—Constructional details for solid-state radar subsystems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
- G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
- G01S13/345—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using triangular modulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/88—Radar or analogous systems specially adapted for specific applications
- G01S13/93—Radar or analogous systems specially adapted for specific applications for anti-collision purposes
- G01S13/931—Radar or analogous systems specially adapted for specific applications for anti-collision purposes of land vehicles
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Radar Systems Or Details Thereof (AREA)
- Amplifiers (AREA)
Abstract
자동차 레이더 장치는 그것의 출력에서 비트 스트림 신호를 생성하도록 구성되는 비트 스트림 변조 회로 및 상기 비트 스트림 변조 회로의 출력에 연결된 입력을 구비하는 드라이버 회로를 포함하고, 상기 드라이버 회로는 상기 드라이버 회로 출력에서 감소된 출력 스윙을 구비하는 대응하는 드라이버 비트 스트림 신호를 생성하도록 구성된다. 또한, 상기 드라이버 회로의 출력에 연결된 입력을 구비하는 필터 회로가 포함되고, 상기 필터 회로는 상기 필터 회로 출력에서 필터링된 비트 스트림 신호를 생성하도록 구성된다. 또한, 상기 필터 회로의 출력에 연결된 입력을 구비하는 VCO가 포함되고 상기 VCO는 상기 VCO 출력에서 RF 출력 신호를 생성하도록 구성된다. 또한 대응하는 방법이 제공된다.
Description
본 발명은 일반적으로 드라이버 회로에 관한 것이고, 보다 상세하게는, 자동차 레이더 시스템들을 포함하지만 이에 한정되지 않는, 다양한 애플리케이션들에서의 사용에 적합한 감소된 출력 스윙을 구비한 비트 스트림 신호를 생성하는 회로 및 방법에 관한 것이다.
기술 분야에서 공지된 바와 같이, 차량 탑재 레이더 시스템들(일반적으로 "자동차 레이더 시스템들(automotive radar systems)"로서 지칭됨)에 대한 소비자 및 군용 차량 의존에 대한 트렌드(trend)가 있다. 소비자 차량들과 관련하여, 레이더 시스템들은 사각시대 검출, 백업 어시스트(backup assist), 및 충돌 방지 경고 시스템들에 특히 적합하다. 군용 차량들은 "위협물(threat)" 검출 외에도 전술한 애플리케이션들에 자동차 레이더 시스템들을 사용하고 있다.
자동차 레이더 시스템 성능은 사각 지대에 있는 차량의 존재를 정확하게 검출하거나 차량 앞의 장애물들을 검출하는 능력에 의해서만 영향을 받는 것이 아니라, 예를 들어, 차량들의 통합 능력과 같은, 외부 요인들에 의해 영향을 받으며, 이는 소비자들 및 군 고객들에 의해 요구되는 낮은(low) 크기, 무게, 및 전력 요구사항들을 충족시키기 위해 관련 비용, 형태 인자, 및 에너지 사용량에 따라 달라질 수 있다.
일부 자동차 레이더 시스템들은 주파수 변조 연속 웨이브(FMCW; frequency modulated continuous wave) 레이더 기술을 이용한다. 일부 FMCW 레이더들은 발진기 회로(예컨대, VCO)의 일부인 전압 가변 캐패시터에 인가된 튜닝 전압으로부터 생성된 선형 주파수 처프(linear frequency chirp)를 송신한다. 튜닝 전압은 반드시 주파수 오프셋, 주파수 기울기 및 주파수 비선형성을 보상한다. 이 전압은 고주파 노이즈를 제거하기 위하여 저역 통과 필터링된 디지털-아날로그 컨버터(digital to analog converter)(DAC)에서 발생한다. DAC는 기존의 다중 비트 DAC(conventional multi-bit DAC) 또는 단일 비트 DAC(single bit DAC)를 사용할 수 있다. 단일 비트 DAC는 필터링될 때 아날로그 전압을 생성하는 비트 패턴(즉, 로직 0 및 1의 패턴)으로 32MHz 비트 스트림을 변환할 수 있다. 일부 시스템들에서, 단일 비트 처리법(single bit approach)은 비트 패턴에서 1 또는 0을 생성할지 여부를 결정하는 로직의 일부분으로서 시뮬레이션된 RC 시간 상수(simulated RC time constant)를 사용한다. 비트 직렬 변환기(bit serializer) 및 튜닝 전압 필터를 통해 재생될(played back) 때 튜닝 전압을 생성하기 위해 적절한 1/0 이력을 구비하는 비트 패턴이 계산된다.
일 비트 DAC를 구현하는 한 가지 방법은 펄스 폭 변조기(PWM; pulse width modulator) 회로 또는 델타 시그마 변조기(DSM; delta sigma modulator) 회로를 이용하여 비트 스트림을 생성하는 것이다. PWM 회로 또는 DSM 회로에서의 비교기는 다음 비트가 1인지 또는 0인지를 결정한다. 적절한 비트 스트림을 생성하기 위하여, 이것은 시뮬레이션된 RC 시간 상수로 피드백을 시뮬레이션할 수 있다. 이렇게 생성된 비트 스트림은 메모리에 저장된다. 레이더 FMCW 처프 생성은 저역 통과 필터를 통해 기록된 비트 스트림을 재생할 때 발생한다.
프로세서는 비트 스트림을 생성하고 직렬 포트를 통해 비트 스트림을 제공할 수 있다. 비트 스트림은 워드들의 시퀀스(sequence of words)(예컨대, N 비트 워드들의 시퀀스)로부터 형성된다. 일부 애플리케이션들(예컨대, 자동차 레이더 애플리케이션들)에서, 기록된 비트 스트림은 원하는 비트 스트림을 생산하기 위하여 미리 결정된 레이트에서 비트 직렬 변환기에 로드되는 이백오십육(256) 삼십이(32) 비트 워드들로부터 제공된다. 예를 들면, 256 32 비트 워드들(256 32-bit words)은 1MHz 레이트에서 비트 직렬 변환기에 로드될 수 있어 32MHz 비트 스트림을 생산할 수 있다.
자동차 레이더 애플리케이션들을 포함하지만 이에 한정되지 않는, 많은 애플리케이션들에서 원하는 동작을 위해 필요한 비트 스트림 속도에서, VCO 및 프로세서의 직렬 포트 사이에 연결된 고속 드라이버 회로는 이러한 비트 스트림들을 처리하고 VCO를 드라이브하는 적절한 신호를 제공하는 것이 요구된다.
그러나, 이러한 고속 드라이버 회로는 상당한 양의 전력, 상대적으로 많은 양의 물리적 레이아웃 공간, 및 연결되는 프로세서 상의 특수한 낮은 임피던스 I/O 핀을 요구한다.
본 명세서에서 기술한 바는 비트 스트림(bit stream)을 수신하고 감소된 출력 스윙(reduced output swing)을 구비하는 신호를 생산하는 드라이버 회로를 이용하는 시스템 및 기술이다. 이것은 디지털-아날로그 컨버터(DAC)가 펄스 폭 변조된 비트 스트림(pulse width modulated bit stream)을 생산하고 1 비트 DAC로서 동작하도록 허용한다. 이러한 기술은 오디오 애플리케이션들(오디오 신호 처리 애플리케이션들을 포함하지만 이에 한정되지 않는) 및 레이더 어플리케이션들(자동차 레이더 애플리케이션들을 포함하지만 이에 한정되지 않는)을 포함하지만 이에 한정되지 않는 폭넓고 다양한 애플리케이션들에 사용된다.
종래의 시스템들에서 발견되는 양보다 더 적은 양만큼 분리된(즉, 감소된 출력 스윙을 구비한 신호를 이용함으로써) 로우 및 하이 로직 레벨들(low and high logic levels)을 구비한 비트 스트림 신호를 생성하기 위한 회로 및 관련 기술들을 이용함으로써, 집적 회로 제조자들(즉, 칩 제조사들)은 비교적 고속 내부 로직(예컨대, 200MHz 또는 그 이상의 내부 로직의 오더)를 구비한 집적 회로들(ICs; integrated circuits)을 제공할 수 있다. 또한, 일 비트 DAC는 집적 회로상의 비교적 작은 양의 공간을 차지하는 펄스 폭 변조(PWM) 회로 또는 델타 시그마 변조기(DSM) 회로를 통해 구현될 수 있다. 감소된 출력 스윙을 구비한 신호들을 이용함으로써, 고속(예컨대, 200MHz 이상의 오더 상의 속도)에서 풀 스윙을 하는 프로세서 출력 핀을 드라이브 하는 것은 상대적으로 어렵지만, 집적 회로 상의 비특수 핀들(예컨대, 범용 입출력(I/O) 핀들)을 고속 신호들로 구동될 때에도 사용될 수 있다. 감소된 출력 스윙 처리법(reduced output swing approach)은 또한, PWM 회로 또는 DSM 회로는 프로세서에서 구현할 상대적으로 적은 게이트들을 요구하기 때문에, PWM 회로 또는 DSM 회로를 프로세서(예컨대, 마이크로프로세서)에 통합할 수 있다.
예를 들어, 자동차 레이더 시스템들에서, 본 명세서에서 기술된 감소된 출력 스윙 기술은 단일 반도체 기판 상에 집적된, 수동 및 능동의, 모든 구성요소들을 포함하는 IC의 사용을 가능하게 한다. 이는 기판(예컨대, 실리콘 기판) 상의 IC들의 밀도를 증가시키며, 이는 웨이퍼 제조(wafer fabrication)와 관련된 고비용을 고려할 때 바람직하다. 웨이퍼 상의 IC의 밀도는 IC 내의 트랜지스터들(예컨대, 드라이버 회로들, 기타 회로)의 밀도와 관련되며, 이는 열이 트랜지스터들로부터 제거될 수 있는 레이트(rate)에 의해 적어도 부분적으로 한정된다. 이러한 것은 트랜지스터들에 의해 요구되고 열의 형태로 트랜지스터들에 의해 소산되는(dissipated) 전력의 양과 관련된다. 따라서, 트랜지스터들에 의해 요구되는 전력의 양이 일반적으로 더 적을수록, 트랜지스터들에 의해 생성되는 열은 더 적고 IC에서 동작할 수 있는 디바이스들의 밀도는 더 높아진다. 본 명세서에서 기술된 감소된 출력 스윙 기술은 저속(따라서 저전력) 드라이버 회로들의 사용을 허용하기 때문에, 감소된 출력 스윙 기술은 드라이버 회로들에 의해 요구되는 전력 및 물리적 레이아웃 공간의 양을 감소시킨다.
감소된 출력 스윙을 구비한 비트 스트림 신호로 동작할 수 있는 시스템을 제공함으로써, 실질적인 전력의 양, 물리적 레이아웃 공간, 및 동작을 위한 특수 핀(예컨대, 하이 임피던스 핀(high impedance pin))을 요구하는 고전력 드라이버 회로의 필요성은 감소되고 이상적으로는 회피된다.
일 측면에서, 장치는 그것의 출력(output thereof)에서 풀 출력 스윙 비트 스트림 신호(full output swing bit stream signal)를 생성하도록 구성되는 비트 스트림 변조 회로(bit stream modulation circuit)를 포함한다. 장치는 비트 스트림 변조 회로의 출력에 연결된 입력을 구비하는 드라이버 회로를 추가적으로 포함한다. 드라이버 회로는 그것의 입력에서 풀 출력 스윙 비트 스트림 신호를 수신하고 드라이버 회로 출력에서 감소된 출력 스윙을 구비하는 대응하는 드라이버 비트 스트림 신호(corresponding driver bit stream signal)를 생성하도록 구성된다. 또한 장치는 드라이버 회로의 출력에 연결된 입력을 구비하는 필터 회로를 포함한다. 필터 회로는 입력에서 드라이버 비트 스트림 신호를 수신하고 그것의 출력에서 필터링된 비트 스트림 신호(filtered bit stream signal)를 제공한다.
장치의 특징들은 다음 중 하나 이상을 개별적으로 또는 조합하여 포함할 수 있다. 전압 제어 발진기(VCO; voltage controlled oscillator)는 필터 회로로부터 필터링된 비트 스트림 신호를 수신하도록 연결되고 그에 응답하여 VCO 출력에서 RF 출력 신호(RF output signal)를 제공할 수 있다. 드라이버 비트 스트림 신호는 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호가 제공되도록 비트 스트림 변조 회로에 의해 제공되는 비트 스트림 신호와 관련된 엣지 전이 시간(edge transition times) 보다 더 큰 엣지 전이 시간을 구비하여 제공된다. 비트 스트림 변조 회로, 드라이버 회로, 및 필터 회로는 장치의 VCO 튜닝 회로의 적어도 일부분을 형성한다. 필터 회로에 의해 생성된 필터링된 비트 스트림 신호는 튜닝 신호로서 제공된다. 튜닝 신호는 튜닝 전압의 형태로 제공될 수 있다. 비트 스트림 변조 회로는 프로세서의 일부분으로서 제공될 수 있다. 드라이버 회로는 프로세서의 일부분으로서 제공될 수 있다. 비트 스트림 변조 회로 및 드라이버 회로는 단일 프로세서에 제공될 수 있고 프로세서는 단일 집적 회로에 제공될 수 있다. 필터 회로는 저역 통과 필터 특성을 구비하여 제공될 수 있다.
장치의 특징들은 다음 중 하나 이상을 개별적으로 또는 조합하여 더 포함할 수 있다. 비트 스트림 변조 회로는 그것의 입력에서 비트 스트림 입력 신호를 수신하도록 연결된 교정 회로(calibration circuit)를 구비하여 제공되고 비트 스트림 신호를 생성하는 데 있어서 VCO의 비선형성(non-linearity)을 고려하여(account for) 임의의 방식으로 조정 또는 수정하도록 구성될 수 있다(즉, 비트 스트림 신호는 VCO가 선형 디바이스인 것처럼 보이도록 수정될 수 있다). 비트 스트림 변조 회로에 제공된 입력 신호는 아날로그 신호 또는 디지털 신호일 수 있다. 비트 스트림 변조 회로는 드라이버 회로에 연결하기에 적합하고 비트 스트림 신호를 수신 및/또는 저장 및/또는 처리하도록 연결된 데이터 버퍼 모듈(data buffer module)을 구비하여 더 제공될 수 있다. 비트 스트림 변조 회로는 펄스 폭 변조기(PWM; pulse width modulator) 회로 또는 델타 시그마 변조기(DSM; delta sigma modulator) 회로로서 제공될 수 있다. 또한 비트 스트림 변조 회로는 일-비트 디지털-아날로그 컨버터(one-bit digital-to-analog converter)(DAC)를 구비하여 제공될 수 있다. 드라이버 회로는 비트 스트림 신호와 관련된 엣지 전이 시간과 실질적으로 동일한 엣지 전이 시간을 구비하는 대체 드라이브 비트 스트림 신호(alternative drive bit stream signal)를 생성하도록 구성되는 대체 드라이버 회로(alternative driver circuit)와 비교하여 감소된 수의 트랜지스터들(reduced number of transistors), 증가된 등가 저항(increased equivalent resistance), 또는 감소된 다이 공간(reduced die space) 중 하나 이상을 포함할 수 있다(예컨대, 대체 드라이버 회로는 상당한 다이 공간을 요구하는 약 10옴의 등가 저항 또는 출력 임피던스를 가질 수 있는 반면, 드라이버 회로는 약 200 옴의 등가 저항 또는 출력 임피던스를 가질 수 있으며, 이는 대체 드라이버 회로 보다 더 적은 다이 공간을 요구한다).
다른 측면에서, 전압 제어 발진기(VCO)를 드라이브 하는 방법은 비트 스트림 신호를 생성하는 단계, 드라이버 회로에서 비트 스트림 신호를 수신하는 단계, 비트 스트림 신호에 응답하여 비트 스트림 신호의 출력 스윙과 비교하여 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호를 생성하는 단계를 포함한다. 또한 방법은 드라이버 비트 스트림 신호를 필터링하는 단계 및 필터링된 드라이버 비트 스트림 신호로부터 튜닝 신호를 생성하는 단계를 포함한다.
방법의 특징들은 다음 중 하나 이상을 개별적으로 또는 조합하여 더 포함할 수 있다. VCO의 입력에 튜닝 신호를 제공하고 VCO의 출력에서 RF 신호를 생성하는 단계, RF 신호에 대한 주파수는 상기 튜닝 신호로부터 VCO 입력에 제공된 튜닝 신호의 값에 비례한다. 비트 스트림 신호로부터 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호를 생성하는 단계는, 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호가 제공되도록 비트 스트림 신호와 관련된 엣지 전이 시간 보다 더 큰 엣지 전이 시간을 구비하는 드라이버 비트 스트림 신호를 생성하는 단계를 포함한다. 비트 스트림 신호를 생성하는 단계는, 비트 스트림 입력 신호를 수신하는 단계, VCO의 비선형성을 고려하기 위하여 상기 비트 스트림 입력 신호를 튜닝하는 단계, 및 상기 튜닝된 비트 스트림 입력 신호로부터 비트 스트림 신호를 생성하는 단계를 포함할 수 있다. 비트 스트림 신호를 생성하는 단계는 드라이버 회로의 입력에 비트 스트림 신호를 제공하는 단계를 포함할 수 있다. 드라이버 회로의 입력에 비트 스트림 신호를 제공하는 단계는, 데이터 버퍼에 비트 스트림 신호를 저장하는 단계, 시프트된 비트 스트림 신호를 생산하도록 원하는 비트 스트림에 따라 비트 스트림 신호에 저장된 데이터를 시프트하는 단계, 및 드라이버 회로의 입력에 시스트된 비트 스트림 신호를 제공하는 단계를 포함할 수 있다.
본 명세서의 전술한 특징들 및 본 명세서 자체는 다음의 도면들의 상세한 설명으로부터 더 완전히 이해될 수 있다:
도 1은 비트 스트림 변조 회로, 감소된 출력 스윙을 구비하는 신호를 제공하는 드라이버 회로, 및 RF 출력 신호를 생성하기 위한 전압 제어 발진기(VCO)에 연결된 필터 회로를 포함하는 일 예시적인 자동차 레이더 장치의 블록도이다.
도 2는 도 1의 VCO와 동일하거나 유사할 수 있는 종래의 VCO에 대한 VCO RF 출력 신호 주파수 대 튜닝 전압의 플롯이다.
도 3은 저속 드라이버 회로 및 필터 회로에 연결된 비트 스트림 변조 회로를 포함하는 예시적인 회로의 블로도이다.
도 3a는 저속 드라이버 회로 및 필터 회로에 연결된 비트 스트림 변조 회로를 포함하는 다른 실시예에 따른 예시적인 회로의 블록도이다.
도 4는 비트 스트림 신호의 단일 비트에 대한 종래 기술의 출력 전압 스윙 파형을 나타내는 전압 대 시간의 플롯이다.
도 4a는 비트 스트림 신호의 단일 비트에 대한 감소된 출력 전압 스윙 파형을 나타내는 전압 대 시간의 플롯이다.
도 5는 도 3 및 도 3a의 저속 드라이버 회로에 대한 일 예시적인 등가 회로를 도시하는 블록도이다.
도 1은 비트 스트림 변조 회로, 감소된 출력 스윙을 구비하는 신호를 제공하는 드라이버 회로, 및 RF 출력 신호를 생성하기 위한 전압 제어 발진기(VCO)에 연결된 필터 회로를 포함하는 일 예시적인 자동차 레이더 장치의 블록도이다.
도 2는 도 1의 VCO와 동일하거나 유사할 수 있는 종래의 VCO에 대한 VCO RF 출력 신호 주파수 대 튜닝 전압의 플롯이다.
도 3은 저속 드라이버 회로 및 필터 회로에 연결된 비트 스트림 변조 회로를 포함하는 예시적인 회로의 블로도이다.
도 3a는 저속 드라이버 회로 및 필터 회로에 연결된 비트 스트림 변조 회로를 포함하는 다른 실시예에 따른 예시적인 회로의 블록도이다.
도 4는 비트 스트림 신호의 단일 비트에 대한 종래 기술의 출력 전압 스윙 파형을 나타내는 전압 대 시간의 플롯이다.
도 4a는 비트 스트림 신호의 단일 비트에 대한 감소된 출력 전압 스윙 파형을 나타내는 전압 대 시간의 플롯이다.
도 5는 도 3 및 도 3a의 저속 드라이버 회로에 대한 일 예시적인 등가 회로를 도시하는 블록도이다.
명세서에서 보호하고자 하는 개념들, 시스템들, 회로들 및 기술들의 특징들 및 다른 세부사항들이 이제 보다 구체적으로 기술될 것이다. 본 명세서에서 기술된 임의의 특정 실시예들은 설명을 위한 것이며 본 발명의 한정으로 나타내는 것이 아님으로 이해되어야 한다. 예를 들어, 본 명세서에서 감소된 출력 스윙을 구비하는 신호들을 사용하여 작동하는 자동차 레이더 시스템(automotive radar system)을 참조한다. 이러한 감소된 출력 스윙 기술은 다른 레이더 애플리케이션들(즉, 자동차 레이더 애플리케이션들을 포함하지만 이에 한정되지 않는 레이더 애플리케이션들), 오디오 신호 처리 애플리케이션들 및 반도체 칩 제조자가 고속, 고성능 펄스 폭 변조기(PWM; pulse width modulator) 회로 또는 델타-시그마 변조기(DSM; delta-sigma modulator) 회로(즉, 1ns 보다 작은 "빠른" 엣지 전이 시간("fast" edge transition times)을 가진 비트 스트림 신호를 생산할 수 있는 PWM 또는 DSM 회로) 또는 반도체 칩 상에 그것의 등가물을 포함하는 것을 원하는 실질적으로 임의의 애플리케이션을 포함하지만 이에 한정되지 않는 폭넓고 다양한 애플리케이션들에 사용되는 것으로 이해되어야 한다. "빠른" 엣지 전이 시간은 비트 스트림 신호가 비트 스트림 신호의 최소 및 최대 전압 레벨들의 약 십 퍼센트의 낮음(low)으로부터 약 구십 퍼센트의 높음(high)(즉, 낮음에서 높음으로 전이)으로 이동하는 것을 가능하게 하고, 효과적으로 풀 스윙 신호(full swing signal)를 생산한다. 예를 들어, 낮음에서 높음으로의 전이(low to high transition)(및 높음에서 낮음으로의 전이(high to low transition))에 대한 5ns 사이클 시간을 구비하는 비트 스트림 신호의 200MHz 디지털 파형에 대해, 엣지 전이 시간은, 바람직하게는, 통상적으로 "스퀘어(square)"로 보이는 파형에 대해 약 1ns(저점 및 고점에서 측정된) 보다 작을 필요가 있다(즉, 엣지 전이 시간은 일반적으로 사이클 시간의 10-20% 보다 작아야 한다). 대조적으로, 5ns 엣지 전이 시간을 구비하는 비트 스트림의 200MHz 디지털 파형은 (풀 스윙 신호의 낮음에서 높음으로의 전이의 약 절반일 수 있는) 감소된 출력 스윙을 생산할 것이다.
본 발명의 주요 특징들은 보호하고자 하는 개념들, 시스템들, 회로들 및 기술들의 사상 및 범위를 벗어나지 않고 다양한 실시예들에서 사용될 수 있다. 본 발명의 바람직한 실시예들 및 관련 이점들은 도면을 참조함으로써 가장 잘 이해되며, 유사한 도면 부호는 다양한 도면들의 대응하는 부분들에 사용된다.
정의(DEFINITIONS)
편의상, 명세서에서 사용되는 특정 소개 개념들 및 용어들은 여기 모인다.
본 명세서에서 사용되는 바와 같이, 용어 "상승 시간(rise time)"은 신호가 특정 낮은 값으로부터 특정 높은 값으로 증가(상승)하는데 걸리는 시간을 기술하는데 사용된다. 따라서, 본 명세서에서 "빠른(fast)" 상승 시간이 언급될 때, 이것은 신호가 특정 낮은 값으로부터 특정 높은 값으로 전이하는 짧은 시간인 상승 시간을 지칭한다(즉, 구절 "빠른 상승 시간" 및 "짧은 상승 시간"은 동등하다). 엣지 전이 시간(또는 엣지 속도)은 신호의 풀 전압 스윙의 약 십 퍼센트 및 약 구십 퍼센트 사이에서 전이하는 시간으로 종종 지정된다. 따라서, "빠른 상승 시간"을 구비하는 신호는 일반적으로 짧은 엣지 전이 시간을 가질 것이다. 통상적으로, 신호를 수신하는 로직 회로는, 예를 들면, 신호가 디지털 "0"(로직 회로에 의해 인식된) 및 디지털 "1"(로직 회로에 의해 인식됨) 사이 또는 그 반대에서 얼마나 빨리 이동하는지에 관심이 있다.
본 명세서에 사용되는 바와 같이, 용어 "하강 시간(fall time)"은 신호가 특정 높은 값으로부터 특정 낮은 값으로 감소(하강)하는데 걸리는 시간을 기술하는데 사용된다. 따라서, 본 명세서에서 "빠른(fast)" 하강 시간이 언급될 때, 이것은 신호가 지정된 높은 값으로부터 지정된 낮은 값으로 전이하는 짧은 시간인 하강 시간을 지칭한다(즉, 구절 "빠른 하강 시간" 및 "짧은 하강 시간"은 동등하다).
본 명세서에서 사용되는 바와 같이, 용어 "프로세서"는 기능, 동작, 또는 동작들의 시퀀스를 수행하는 전자 회로를 기술하는데 사용된다. 기능, 동작, 또는 동작들의 시퀀스는 메모리 디바이스에 보유된 명령어들에 의해 소프트 코딩되거나 전자 회로에 하드 코딩될 수 있다. "프로세서"는 디지털 값들을 사용하거나 아날로그 신호들을 사용하여 기능, 동작, 동작들의 시퀀스를 수행할 수 있다.
일부 실시예들에서, "프로세서"는, 예를 들면, 특수 프로그램된 마이크로프로세서(specially programmed microprocessor), 디지털 신호 프로세서(DSP; digital signal processor), 또는 아날로그 ASIC 또는 디지털 ASIC일 수 있는, 주문형 집적 회로(ASIC; application specific integrated circuit)에서 구현될 수 있다. 또한, 일부 실시예들에서, "프로세서"는 필드 프로그래머블 게이트 어레이들(FPGAs; field programmable gate arrays) 또는 프로그래머블 로직 어레이들(PLAs; programmable logic arrays)과 같은 구성 가능한 하드웨어로 구현될 수 있다. 일부 실시예들에서, "프로세서"는 연관된 프로그램 메모리를 구비하는 마이크로프로세서로 구현될 수 있다. 또한, 일부 실시예들에서, "프로세서"는 아날로그, 디지털, 또는 이들의 조합일 수 있는 개별적인 전자 회로로 구현될 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "모듈"은 아날로그 또는 디지털 회로(또는 아날로그 및 디지털 회로의 조합으로부터 제공되는 회로) 또는 프로세서를 기술하는데 사용될 수 있다.
프로세서는 프로세서의 기능, 동작, 또는 동작들의 시퀀스 중 일부를 수행하는 내부 프로세서들 또는 내부 모듈들을 포함할 수 있다. 유사하게는, 모듈은 모듈의 기능, 동작, 또는 동작들의 시퀀스 중 일부를 수행하는 내부 프로세서들 또는 내부 모듈들을 포함할 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "기판(substrate)"은 반도체 재료들이 이식되고 확산될 수 있는 및/또는 반도체 재료들이 증착될 수 있거나 집적 회로 또는 반도체 디바이스가 배치될 수 있는 임의의 구조물을 지칭한다. 일부 실시예들에서, 기판은 P 형 원자들(즉, 이온들)의 농도의 특정 범위를 구비하는 P 형 기판(즉, 기판)으로서 제공될 수 있다. 다른 실시예들에서, N 형 기판(즉, N 형 원자들의 농도의 특정 범위를 구비하는 기판)이 사용될 수 있다.
이제 도 1을 참조하여, 송신기 장치(transmitter apparatus)(100)의 일부는 무선 주파수(RF) 신호 생성 및 송신 회로(radio frequency (RF) signal generation and transmission circuitry)(120)에 연결된 펄스 신호 생성 회로(pulse signal generation circuitry)(110)를 포함한다. 송신기 장치(100)는, 예를 들면, 본 명세서의 양수인에게 양도되고 본 명세서에 그 전체가 참고로 인용된 미국 특허들: 6,107,956; 6,864,831; 6,816,107; 및 6,707,419 중 임의의 특허에 기술된 유형들과 같은, 자동차 레이더 장치에 사용될 수 있다. 펄스 신호 생성 회로(110)는 프로세서(processor)(112), 비트 스트림 변조 회로(bit stream modulation circuit)(114), 드라이버 회로(driver circuit)(115), 및 필터 회로(filter circuit)(118)를 포함한다. 이 예시적인 실시예에서, 비트 스트림 변조 회로(114) 및 드라이버 회로(115)는 프로세서(112)의 일부분으로서 도시되고 필터 회로(118)는 프로세서(112)로부터 분리된 것으로 도시된다. 물론, 다른 실시예들에서 비트 스트림 변조 회로(114) 및 드라이버 회로(115)는 프로세서(112)의 일 부분이 아닐 수 있는 것으로 이해되어야 한다. 일부 실시예들에서, 프로세서(112)는 단일 집적 회로(IC)에 또는 공통 기판(common substrate) 상에 배치된 다수의 IC(multiple IC’s disposed on a common substrate)로부터 제공될 수 있다.
비트 스트림 변조 회로(114)는 프로세서(112)로부터 입력에서 처프 제어 신호들(chirp control signals)을 수신하고 이에 응답하여 그것의 출력에서 비트 스트림 신호를 생성한다. 비트 스트림 신호는 비트 스트림 변조 회로 출력에 연결되는 드라이버 회로(115)의 입력에 제공된다. 일 실시예에서, 비트 스트림 신호는 로직 로우 신호 레벨(logic low signal level)(명목상 0 볼트(V) 및 때로는 로직 0으로서 지칭됨)을 구비하는 신호들 및 로직 하이 신호 레벨(logic high signal level)(명목상 5V 및 때로는 로직 1로서 지칭됨)을 구비하는 신호들에 의해 형성된다. 0V 및 5V 값들(즉, 로직 로우로부터 로직 하이로(from logic low to logic high)) 사이의 종래의 전압 스윙은 전체 출력 스윙으로서 지칭된다.
공지된 바와 같이, 비트 스트림 신호가 후속 회로에 의한 사용에 적합한 형태로 후속 회로에 제공될 수 있게 하는 특성들을 가지는 비트 스트림 신호가 전형적으로 제공된다. 이 실시예에서, 일부 애플리케이션들에서는 높은 비트 스트림 레이트(bit stream rate)(예컨대, 200MHz, 400MHz, 등)를 구비하는 비트 스트림 신호를, 드라이버 회로(115)의 입력에 제공하는 것이 바람직하다.
통상적으로, 드라이버 회로(예컨대, 드라이버 회로(115))는 이러한 비트 스트림 신호를 적절하게 처리하기 위하여 비트 스트림 신호의 비트 스트림 레이트(즉, 일부 애플리케이션들에서의 높은 비트 스트림 레이트)와 실질적으로 동일하거나 유사한 동작 특성(예컨대, 네이티브 클락 레이트(native clock rate)에서 풀 스윙을 달성하는 기능)을 가질 필요가 있다고 생각되어 왔다. 이러한 동작 특성을 구비하는 드라이버 회로(고속 드라이버 회로들로서 지칭함)를 제공하는 것이 가능하지만, 이러한 고속 드라이버 회로들은 IC에 요구된 물리적 공간의 양뿐만 아니라 그것들이 소비하는 전력의 양 측면에서 상대적으로 고가이다. 결과적으로, 드라이버 회로는 명백한 이유들로 프로세서(112) 외부에 일반적으로 제공된다.
본 명세서에서 보호하고자 하는 개념들에 따르면, 그것으로 제공되는 비트 스트림 신호(또는 펄스열(pulse train))의 비트 스트림 레이트와 비교하여 비교적 저속(예컨대, 10-20 배 더 느림)인 동작 특성(예컨대, 풀 스윙 고유 클락 레이트(full swing native clock rate), 인터페이스 속도, 또는 공칭 DAC 속도(nominal DAC speed))를 구비하는 드라이버 회로가 적절하게 사용될 수 있다는 것이 인식된다. 예를 들면, 비교적 느린 클락 레이트(예컨대, 10MHz 또는 32MHz)를 지원하는 저속 드라이버 회로가 실질적으로 더 큰 비트 스트림 레이트(예컨대, 200MHz 또는 400MHz)를 구비하는 비트 스트림 신호를 수신하는데 사용될 수 있다는 것이 인식된다. 이러한 저속 드라이버 회로는 통상적으로 사용되는 고속 드라이버 회로와 비교하여 더 적은 전력, 더 적은 복잡성 및 더 적은 공간을 요구하는 이점을 가진다.
도시된 실시예에서, 저속 드라이버 회로로서 제공되는, 드라이버 회로(115)는 비트 스트림 변조 회로 출력에 연결된 입력을 가진다. 드라이버 회로는 비트 스트림 신호를 수신하고 이에 응답하여 그 출력에서 대응하는 드라이버 비트 스트림 신호를 생성한다. 일 실시예에서, 풀 출력 스윙을 구비하는 비트 스트림 신호가 제공되고, 감소된 출력 스윙을 구비하는 대응하는 드라이버 비트 스트림 신호가 제공된다(아래의 도 4a와 함께 도시되고 기술되는 바와 같이). 드라이버 회로(115)가 그것에 제공된 비트 스트림 신호의 비트 스트림 레이트 보다 실질적으로 더 낮은 비트 스트림 레이트를 지원하는 동작 특성을 가지는 것으로 선택되기 때문에, 그것은 그것의 입력에 제공된(예컨대, 비트 스트림 변조 회로(114)에 의해 드라이버 회로 입력에 제공된) 비트 스트림 신호와 관련된 엣지 전이 시간 보다 더 큰 엣지 전이 시간을 구비하는 드라이버 비트 스트림 신호를 생산한다. 결과적으로, 그것에 제공된 비트 스트림 신호의 출력 스윙과 비교하여 감소된 출력 스윙(이 예시에서 출력 전압 스윙)을 가지는 드라이버 비트 스트림 신호가 제공된다. 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호와 관련된 이점들은 이하에서 논의되는 도면 3-5의 논의로부터 명백해질 것이다.
드라이버 회로(115)의 출력은 출력 핀(116)에 연결되고, 이는 표준 프로세서 출력 핀일 수 있거나 프로세서의 상대적으로 높은 임피던스 핀에 대응할 수 있다. 이 예시적인 실시예에서, 출력 핀(116)은 필터 회로(118)의 출력에 연결된다.
필터 회로(118)는 그것의 입력에서 드라이버 비트 스트림 신호(즉, 감소된 출력 스윙 ? 여기서, 전압 펄스 신호를 구비하는 드라이버 비트 스트림 신호)를 수신한다. 그에 응답하여, 필터 회로(118)는 드라이버 비트 스트림 신호를 적절하게 처리하고(예컨대, 바람직하지 않은 주파수 구성요소들을 제거하도록 드라이버 비트 스트림 신호를 필터링함), 그것의 출력에서 필터링된 비트 스트림 신호를 생성한다. 일부 실시예들에서, 비트 스트림 변조 회로(114), 드라이버 회로(115), 및 필터 회로(118)는 VCO 튜닝 회로의 적어도 일부분을 형성하고, 이러한 실시예들에서, 필터링된 비트 스트림 신호는 튜닝 신호로서 제공될 수 있다. 일 실시예에서, 튜닝 신호는 튠 전압(Tune Voltage)의 형태로 제공된다.
RF 송신기 회로(RF transmitter circuitry)(122) 및 안테나(128)를 포함하는, RF 신호 생성 및 송신 회로(120)는 필터 회로 출력에 연결된 입력을 구비한다. VCO(124) 및 전력 증폭기(power amplifier)(126)를 포함하는, RF 송신기 회로(122)는 RF 신호 생성 및 송신 회로(120)에 연결된 입력을 구비한다. VCO(124)는 VCO 입력에서 필터링된 신호(또는 튜닝 신호)를 수신하고 그에 응답하여 그것의 출력에서 RF 출력 신호를 생성한다.
전력 증폭기(126)는 VCO 출력에 연결된 입력을 구비한다. 전력 증폭기(126)는 그것의 입력에서 RF 출력 신호를 수신하고 그에 응답하여 증폭된 RF 출력 신호를 생성한다. 증폭된 RF 출력 신호는 이 예시적인 실시예에서 RF 안테나(RF antenna)(128)에 대응하는 변환기(transducer)의 입력에 제공된다.
RF 안테나(128)는 RF 안테나 입력에서 증폭된 RF 출력 신호를 수신하고 그에 응답하여 송신 신호 Tx로서 송신 매체(여기서, 자유 공간(free space))으로 RF 신호를 방출한다(emit). 예를 들어, 송신 신호 Tx는, 수신기(도시되지 않음)에 의해 수신되는 송신 신호 Tx의 반사된 부분들과 함께, 물체(object)(예컨대, 차량 또는 "위협물(threat)"로서)의 존재를 검출하도록 송신될 수 있고, 일반적으로 알려진 바와 같이 장치(100)에 관한 물체의 위치가 발견될 수 있다. 이러한 실시예들에서, 자동차 레이더 장치(100)는 송신 신호 Tx의 반사된 부분들을 수신하고 처리하기 위한 적절한 수신기 회로(receiver circuitry)를 더 포함한다. 일부 실시예들에서, 송신기(128)는 복수의 송신 안테나들을 포함한다. 복수의 수신 안테나들을 가지는 것은, 예를 들어, 단일 송신 안테나로 가능할 수 있는 것 보다 실질적으로 더 큰 빔 폭으로 송신 신호 Tx를 송신하는 것이 바람직할 수 있다.
동작에서, 프로세서(112)는 자동차 레이더 장치(100)를 초기화하고, 물체(예컨대, 차량 또는 "위협물")의 존재를 검출하기 위한 처프 제어 신호들을 생성하고, 및/또는 다른 차량 시스템들(예컨대, 물체 경고 시스템들, 충돌 경고 및 회피 시스템들 등)에 신호들을 제공한다. 레이더 시스템의 초기화는 당해 기술 분야에서 통상적인 것이므로, 여기서는 상세하게 설명하지 않는다. 처프 제어 신호들은 VCO에 의해 생성될 원하는 RF 출력 신호를 설정한다. 또한 처프 제어 신호들은 VCO(124)의 입력에 제공된 램프 형상(ramp shape)을 구비하는 VCO 튜닝 신호(또한 본 명세서에서 튜닝 신호로서 지칭함)를 생성하는데 사용될 수 있다. 프로세서(112)는 VCO 튜닝 신호의 특성들을 제어하기 위해 외부 제어 신호(도시하지 않음)에 응답할 수 있다.
상술한 바와 같이, 비트 스트림 변조 회로(114)는 비트 스트림 변조 회로 입력에서 처프 제어 신호들을 수신하고 그에 응답하여 그것의 출력에서 비트 스트림 신호를 생성한다. 일부 실시예들에서, 비트 스트림 변조 회로는 프로세서(112) 내 펄스 폭 변조(PWM) 회로 또는 델타 시그마 변조(DSM) 회로로부터 제공될 수 있지만, 이에 한정되는 것은 아니다.
필터 회로(117)는 필터 회로 입력에서 드라이버 비트 스트림 신호를 수신하고 필터 회로 출력에서 그에 대응하여 필터링된 비트 스트림 신호를 생성한다. 필터 회로는 능동 또는 수동 필터로서 구현될 수 있다. 또한, 일부 실시예들에서, 필터 회로는 고조파들(예컨대, 제1, 제2, 및 더 높은 고조파들)을 나타내는 원하는 주파수 통과대역의 외부에 있는 드라이버 비트 스트림 신호의 일부를 감쇠시키기 위한 저역 통과 필터 특성을 구비하는 필터링 디바이스로서 제공된다. 저역 통과 필터 특성을 구비하는 필터링 디바이스는, 예를 들어, 필터 회로에 의해 수신된 드라이버 비트 스트림 신호와 관련된 잔여 출력 스윙(residual output swing)을 감소시킬 수 있다. 상술한 바와 같이, 일부 실시예들에서, 필터링된 비트 스트림 신호는 튜닝 신호로서 제공되고, 일 실시예에서, 튜닝 신호는 튜닝 전압의 형태로 제공된다. 튜닝 신호는, 예를 들어, 전술한 미국 특허들 6,707,419, 6,816,107, 6,864,831에 기재된 바와 같이 VCO(124)를 제어하고 VCO(124)의 비선형 특성들을 보상하는데 사용될 수 있다. 또한, 일부 실시예들에서, 프로세서(112)는 단일 집적 회로(IC)에 또는 공통 기판 상에 배치된 다수의 IC로부터 제공될 수 있다.
또한 비트 스트림 변조 회로(114), 드라이버 회로(115), 필터 회로(118), 및/또는 VCO(124)는 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로서 구현될 수 있음으로 이해된다. 예를 들어, 하나 이상의 메모리들 및 프로세서들은 본 명세서에서 기술된 기술들을 인코딩 및/또는 디코딩하는 다양한 기능들을 수행하는 다양한 소프트웨어 프로그램들 또는 모듈들을 각각 실행하고 저장하도록 구성될 수 있다. 예를 들어, 특정 실시예들에서, 이는 필드-프로그래머블 게이트 어레이(FPGA)로 구현될 수 있고, 높은 데이터 레이트에 대해 성공적인 통신을 달성할 수 있다. 대안적으로, 이는 주문형 집적 회로(ASIC) 또는 디지털 신호 프로세서(DSP) 회로를 통해 또는 프로세서 또는 처리 장치 또는 시스템의 다른 유형을 통해 구현될 수 있다.
본 명세서에서 설명된 개념들, 시스템들, 회로들 및 기술들의 추가적인 측면들은 후속하는 도면으로부터 명백해질 것이다.
이제 도 2를 참조하여, VCO RF 출력 신호 주파수 대 VCO 튜닝 전압의 플롯(200)이 도시된다. 수평축은 VCO 튜닝 전압(또는 튜닝 신호) 레벨들(예를 들어, 도 1의 비트 스트림 변조 회로(114), 드라이버 회로(115), 및/또는 필터 회로(118)와 동일하거나 유사한 회로를 포함할 수 있는 VCO 튜닝 회로에 의해 생성됨) 에 대응하고, 도 1의 VCO(124)에 동일하거나 유사한, VCO에 의해 수신된다. 수직축은 곡선(208, 210, 212)에 의해 지정된 3개의 상이한 온도에서의 VCO RF 출력 신호 주파수(예컨대, 수신된 VCO 튜닝 전압에 응답하여 VCO에 의해 생성된 RF 출력 신호들)에 대응한다.
당 업계에 공지된 바와 같이, 이상적인 VCO는 이상적인 곡선(206)에 의해 도시된 바와 같이 수신된 입력 전압(예컨대, VCO 튜닝 전압)의 선형 함수인 진동 주파수(oscillating frequency)를 구비하는 출력 신호들(예컨대, RF 출력 신호들)을 생성하도록 구성된 디바이스이다. 그러나, 실용적인 VCO의 것은 비선형 디바이스들이고 외부 특성들을 포함하지만 이에 한정되지 않는 다양한 특성들에 응답하여 달라질 수 있다. 예를 들어, 곡선들(208-212)은 온도 변화로 인한 VCO의 비선형 특성들을 도시한다. 특히, 예를 들어, 곡선(208)에 의해 도시된 바와 같이, VCO 신호 주파수는 VCO 튜닝 전압에 선형적으로 비례하지 않는다. 결과(consequence)는, 보정 없이, VCO의 입력에 제공된 특정 VCO 튜닝 전압에 응답하여, VCO(예컨대, 도 1에 도시된 VCO(124))에 의해 생성된 RF 출력 신호는 예상 주파수에 있지 않을 것이다. 결과적으로 보정 없이, VCO에 의해 생성되고, 그 후 전력 증폭기(예컨대, 도 1에 도시된 126)에 의해 증폭되고, 송신 신호 Tx로서 안테나(예컨대, 도 1에 도시된 128)에 의해 방출되는 신호들은 예상 주파수에서 송신되지 않는다. 또한, 온도 변동(예컨대, 곡선들(208, 210, 212)에 의해 도시됨)로 인해 단일 VCO 튜닝 전압은 온도의 변화의 결과로서 다수의 상이한 주파수들에서 신호들을 초래할 수 있다. VCO 신호 주파수 변동은 또한 시간의 변화에 따라 간단히 발생할 수 있다.
명백한 바로서, 이러한 VCO 비선형성(VCO non-linearity)은 바람직하지 않다. 예를 들어, 송신 신호 Tx와 복귀된 신호(도시하지 않음) 사이의 순간 주파수 차이는 송신기(예컨대, 도 1에 도시된 128) 및 물체(예컨대, 차량 또는 "위협물") 사이의 거리를 나타낼 수 있다. 다수의 주파수들에서 송신되는 송신 신호 Tx의 함수는 다수의 주파수들에서 또한 복귀할 수 있다. 송신 주파수 에러들은 물체의 부정확한 검출 및 범위 에러(range error)를 초래할 수 있어, VCO를 포함하는 레이더 장치의 유용성을 감소시킨다. VCO 비선형성으로부터 기인하는 추가적인 문제들은 이해될 것이다.
당 업계에 공지된 바와 같이, VCO를 포함하는 레이더 시스템이 물체(예컨대, 차량 또는 "위협물")에 대한 범위를 정확하게 측정하기 위해서는, VCO의 비선형성이 고려되어야 한다. 일부 실시예들에서, VCO 튜닝 전압(수평축)의 특성은 VCO의 비선형성을 보상하기 위해 만곡된다. 일 실시예에서, 이는 VCO 튜닝 회로(도 1의 비트 스트림 변조 회로(114), 드라이버 회로(115), 및 필터 회로(118) 중 하나 이상을 포함할 수 있음)에 의해 생성된 VCO 튜닝 신호의 사용을 통해 달성된다.
도 1로 잠시 복귀하여, 자동차 레이더 장치(100)로부터 명백한 바로, 필터 회로(118)에 의해 생성된, 필터링된 비트 스트림 신호(도시하지 않음)와 실질적으로 동일하거나 유사한 일부 사례들(instances)인, VCO 튜닝 신호는 드라이버 회로(116)에 의해 생성된 드라이버 비트 스트림 신호(도시하지 않음) 및 비트 스트림 변조 회로(114)에 의해 생성된 비트 스트림 신호(도시하지 않음)와 기능적으로 관련된다. 그러므로, 비트 스트림 변조 회로, 드라이버 회로, 및 필터 회로 설계 고려사항은 VCO를 적절히 튜닝하는데 중요하다.
집적 회로 구성요소들의 크기가 축소되고, 결과적으로, 실리콘 회로의 속도가 증가하는 트렌드에 따라, 외부 로직에 대한 고속 내부 로직 및 저속 인터페이스에 디자인을 적용하는 것이 점차 중요해지고 있다. 외부 핀 드라이버들(pin drivers)은 고성능을 달성하기 위하여 더 큰 크기(더 낮은 임피던스 및 더 높은 엣지 레이트)를 요구하기 때문에, 더 빠른 로직에 대한 트렌드는 속도에 맞추어 더 큰 드라이버들을 요구한다. 문제를 더 복잡하게 만들면, 더 크고 더 빠른 드라이버들은 더 작고 빠른 내부 로직의 더 많은 기능 조차 대체한다. 도 3 및 도 3a에 도시된 바는, 복잡성을 감소시키고 따라서 전술한 바와 같이 VCO 비선형(VCO non-linearity)을 보상하기 위한 필터링된 비트 스트림 신호(또는 VCO 튜닝 신호)를 생성하는데 필요한 성능을 손상시키지 않으면서 비트 스트림 변조 회로들(예컨대, 도 1에 도시된 114) 및 드라이버 회로들(예컨대, 도 1에 도시된 116)과 일반적으로 관련된 요구사항들을 스페이스(spacing)할 수 있는 비트 스트림 변조 회로들 및 드라이버 회로들의 예시적인 실시예들이다.
이제 도 3을 참조하여, 예시적인 회로(300)는 도시된 바와 같이 연결되는 비트 스트림 변조 회로(bit stream modulation circuit)(310), 저속 드라이버 회로(low speed driver circuit)(320) 및 필터 회로(filter circuit)(330)를 포함한다. 도시된 예시적인 실시예에서, 저속 드라이버 회로(320)(또한 본 명세서에서 드라이버(320)로서 지칭됨) 및 필터 회로(330)는 비트 스트림 변조 회로(310)의 일부분이 정확하게는(properly) 아니고 따라서 점선으로 도시된다. 물론, 다른 실시예들에서 비트 스트림 변조 회로(310), 드라이버(320) 및 필터 회로(330)는 단일 회로(예컨대, 단일 집적 회로) 내에 집적될 수 있고, 또한 비트 스트림 변조 회로(310), 드라이버(320) 및 필터 회로(330)의 각각에 의해 제공된 기능은 도 3에 도시된 것과 다른 방식으로 공유되거나 분할될 수 있는 것으로 이해되어야 한다. 또한, 도시된 예시적인 실시예에서, 비트 스트림 변조 회로(310) 및 드라이버(320)는 프로세서(예컨대, 도 1에서의 프로세서(112))의 일부분으로서 제공된다. 프로세서는 핀(pin)(325)를 포함하고, 이는 도 1의 프로세서(112)의 핀(116)과 동일하거나 유사할 수 있다.
도 1과 함께 상술한 비트 스트림 변조 회로(114)와 동일하거나 유사할 수 있는 비트 스트림 변조 회로(310)는 도시된 실시예에서 일반적인 비트 스트림 변조 회로로서 도시된다. 일 실시예에서, 비트 스트림 변조(310)는 델타 시그마 변조(DSM; delta sigma modulator) 회로로서 제공될 수 있다. 다른 실시예에서, 비트 스트림 변조 회로(310)는 펄스 폭 변조기(PWM; pulse width modulator) 회로로서 제공될 수 있다. 비트 스트림 변조 회로(310)는 프로세서의 다른 부분들로부터 입력에서 처프 제어 신호들(310)을 수신한다. 예를 들면, 처프 제어 신호들(310a)은 디지털 형태(예컨대, 워드들(words)의 시퀀스) 또는 아날로그 형태(예컨대, 워드들의 시퀀스를 나타내는 아날로그 신호) 중 하나로 수신될 수 있다. 일부 실시예들에서, 프로세서(도시되지 않음)는, 차례로, 비트 스트림 변조 회로 입력에 아날로그 형태의 처프 제어 신호를 제공하는, 컨버터에 디지털 형태의 처프 제어 신호를 교대로 제공할 수 있는 것으로 이해될 것이다. 비트 스트림 변조 회로들(예컨대, 비트 스트림 변조 회로(310))의 동작은 당해 기술 분야서 통상적이며, 그러므로 여기서 상세히 설명되지 않는다.
처프 제어 신호들(310a)을 수신하는데 응답하여, 비트 스트림 변조 회로(310)는 그것의 출력에서 비트 스트림 신호(310b)를 생성한다. 일 실시예에서, 처프 제어 신호들(310a)은 제1 주파수(예컨대, 1MHz)에서 수신되고 비트 스트림 신호(310b)는 제2, 더 높은 주파수(예컨대, 200MHz)에서 제공된다. 일부 실시예들에 따르면, 비트 스트림 신호(310b)는 일-비트 시리얼 신호(one-bit serial signal)로서 제공된다. 비트 스트림 신호(310b)의 디지털 "높음" 또는 "낮음", 또는 그것의 동등은 가장 높은(또는 가장 낮은) 디지털 비트 스트림 신호(310b) 값을 각각 나타낸다.
드라이버 회로(320)는 비트 스트림 변조 회로(310)의 출력에 연결된 입력을 가진다. 드라이버 회로(320)는 비트 스트림 변조 회로(예컨대, 도 1에 도시된 114)에 의해 생성되는 속도에서 펄스들을 처리하도록 통상적으로 선택되는 동작 속도 보다 작은 동작 속도를 구비하여 제공된다. 따라서, 드라이버 회로(320)는 "저속"(또는 "저전력" 드라이버 회로로서 지칭된다.
그것에 제공된 비트 스트림 신호에 응답하여, 드라이버 회로(320)는 저속 드라이버 출력에서 감소된 출력 스윙을 구비하는 대응하는 드라이버 비트 스트림 신호(320b)(예컨대, 도 4a에 도시된 420)를 생성한다. 드라이버 회로(320)의 특성들은 드라이버 비트 스트림 신호(320b)에서의 펄스들이 비트 스트림 신호(310b)(예컨대, 도 4a에 도시된 410)와 관련된 엣지 전이 시간 보다 더 큰 엣지 전이 시간을 구비하여 제공된다는 것이다. 결과적으로, 드라이버 비트 스트림 신호(320b)에서의 펄스들은 드라이버 회로로부터의 이상적인 출력 스윙과 비교하여 감소된 출력 스윙을 구비하도록 제공된다. 감소된 출력 스윙은 도 4 및 도 4a와 함께 더 논의될 것이다. 드라이버 비트 스트림 신호(320b)는 대칭일 필요는 없다는 것으로 이해될 것이다.
도시된 실시예에서, 드라이버 비트 스트림 신호(320b)(예컨대, 도 4a에 도시된 420)는 프로세서의 핀(325)에 제공된다. 예를 들어, 핀(325)은 프로세서의 기존의 범용 입출력(I/O) 핀(즉, 소형 트랜지스터들을 사용하고 더 느린 엣지 속도를 구비하는 저속 애플리케이션 용 핀)일 수 있다. 이와 같이, 도시된 실시예는 범용 핀이 통상적으로 사용되지 않을(즉, 높은 임피던스, 고속 핀들의 사용을 막음) 고속 애플리케이션을 위해 기존 범용 핀을 사용할 수 있다. 일부 실시예들에서, 핀(325)은 외부 회로(예컨대, 필터 회로(330))를 드라이브하도록 설계되고 외부 회로(예컨대, 필터 회로(330))의 로드 및 핀(325)(예컨대, 드라이버 비트 스트림 신호(320b))에 의해 수신되는 신호의 속도를 매치시키도록(match) 설계된 드라이버 능력(drive capability)을 구비한다. 핀(325)의 드라이브 임피던스는 원하는 설계 속도 및 로드에서 드라이버 비트 스트림 신호(320b)의 풀 전압 스윙(예컨대, 디지털 전압 스윙)을 충족하도록 통상적으로 설계된다.
일부 실시예들에 따라 저역 통과 필터 특성을 구비하는 필터링 디바이스이고 능동형 또는 수동형 필터로서 제공될 수 있는, 필터 회로(330)는 핀(325)에 연결된 입력을 가진다. 필터 회로(330)는 드라이버 비트 스트림 신호(320b)(예컨대, 도 4a에 도시된 420)를 수신하고 이에 응답하여 필터 회로 출력에서 필터링된 비트 스트림 신호(330b)를 생성한다. 예를 들면, 필터 회로(330)는 저항들, 캐패시터들 및 연산 증폭기들(operational amplifiers)을 사용하여 구현될 수 있다. 원하는 대로 감소된 출력 스윙을 구비하는 필터링된 비트 스트림 신호(330b)를 발생시키는 전압 중간점 값(voltage midpoint value) 주위에서 디더링하는(dithers) 필터링된 비트 스트림 신호(330b)는 일반적으로 도 1의 VCO(124)와 동일하거나 유사할 수 있는 VCO(도시하지 않음)에 의해 수신된다. 일부 실시예들에서, 비트 스트림 변조 회로(310), 드라이버(320) 및 필터 회로(330)는 VCO 튜닝 회로의 적어도 일부분에서 형성한다. 이러한 실시예들에서, 필터링된 비트 스트림 신호(330b)는 (예컨대, VCP를 튜닝하기 위하여) 튜닝 신호로서 제공될 수 있다.
도 3에 도시된 예시적인 회로(300)에서, 비트 스트림 변조 회로(310) 및 드라이버(320)는 프로세서(도시하지 않음)의 일부분으로서 설명된다. 그러나, 일부 실시예들에서 비트 스트림 변조 회로(310), 드라이버(320), 및/또는 필터 회로(330)는 프로세서의 일부분(예컨대, 프로세서의 일부분으로서 제조될 수 있음)으로서 제공되거나 프로세서로부터 분리될 수 있는 것으로 이해될 것이다. 또한, 일부 실시예들에서, 비트 스트림 변조 회로(310) 및 드라이버(320)는 단일 프로세서에 의해 제공될 수 있다. 일부 실시예들에서, 이 단일 프로세서는 단일 집적 회로에 제공된다. 다른 실시예들에서, 비트 스트림 변조 회로(310) 및 드라이버(320)는 공통 기판 상에 배열된 단일 프로세서에 제공된다.
이제 도 3a를 참조하여, 다른 예시적인 실시예에 따른 예시적인 회로(340)는 도시된 바와 같이 연결되는 비트 스트림 변조 회로(350), 저속 드라이버 회로(360) 및 필터 회로(370)를 포함한다. 도 3에 도시된 예시적인 실시예와 같이, 이 예시적인 실시예에서, 저속 드라이버 회로(360)(또한 본 명세서에서 드라이버(360)로서 지칭됨), 및 필터 회로(370)는 비트 스트림 변조 회로(350)의 일부분이 정확하게는(properly) 아니고 따라서 점선으로 도시된다. 또한, 도 3에 도시된 예시적인 실시예와 같이, 다른 실시예들에서 비트 스트림 변조 회로(350), 드라이버(360) 및 필터 회로(370)는 단일 회로(예컨대, 단일 집적 회로) 내에 집적될 수 있는 것으로 이해되어야 하고, 또한 비트 스트림 변조 회로(350), 드라이버(360) 및 필터 회로(370)의 각각에 의해 제공된 기능은 도 3에 도시된 것과 다른 방식으로 공유되거나 분할될 수 있는 것으로 이해되어야 한다. 또한, 도 3에 도시된 예시적인 실시예와 같이, 비트 스트림 변조 회로(350) 및 드라이버(360)는 프로세서(예컨대, 도 1에서의 프로세서(112))의 일부분으로서 제공된다. 드라이버(360)는 핀(365)에 연결된 출력을 가지는 것으로 도시되고, 이는 도 1의 핀(116) 및/또는 도 3의 핀(325)와 동일하거나 유사할 수 있다.
비트 스트림 변조 회로(350)는 도 1에 도시된 비트 스트림 변조 회로(114)와 동일하거나 유사할 수 있다. 이 예시적인 실시예에서, 비트 스트림 변조 회로(350)는, 그것들이 일부분인 프로세서(processor of which they are a part)의 다른 부분들로부터의 입력에서, 처프 제어 신호들(도 1의 VCO(124)와 같은, VCO의 VCO 튜닝 전압을 올바른, 선형 보상 값으로 설정한)(350a)를 수신하고, 이는 도 3에 도시된 처프 제어 신호들(310a)와 동일하거나 유사할 수 있다. 비트 스트림 변조 회로(350)는 VCO 튜닝 전압 교정 과정(VCO tuning voltage calibration process)(352)(이는 소프트웨어, 펌웨어, 또는 하드웨어 또는 이들의 임의의 조합의 형태일 수 있음), 랜덤 액세스 메모리(RAM; random access memory), 및 시프터(shifter)(또는 시프트 레지스터(shift register))를 포함한다.
VCO 튜닝 교정 과정(352)은 처프 제어 신호들(350a)를 수신하고 이에 응답하여 원하는 기술에 따라 처프 제어 신호들(350a)을 튜닝하고 그것의 출력에서 튜닝된 처프 제어 신호들(350a)를 생성한다.
RAM 버퍼(354)는 VCO 튜닝 교정 소프트웨어(VCO Tuning Calibration Software)(352)의 출력에 동작 가능하게 연결된 입력을 구비한다. RAM 버퍼(354)는 RAM 버퍼 입력에서 튜닝된 처프 제어 신호들(350a)을 수신하고 그에 응답하여 튜닝된 처프 제어 신호들(350a), 필터 회로(370)과 관련된 값들, 및 명백한 바와 같이 다른 신호들 또는 값들을 저장한다. 일부 실시예들에서, 비트 스트림 변조 회로(350) 및/또는 회로(340)를 포함하는 프로세서는 또한 프로그램 판독 전용 메모리(program read-only memory)(ROM) 및/또는 전기적으로 소거가능한 프로그래머블 판독 전용 메모리(electrically erasable programmable read only memory)(EEPROM)에 동작 가능하게 연결될 수 있다. 예를 들어, 프로그램 ROM은 도 1의 자동차 레이더 장치(100)을 제어하는 프로세서에 의해 사용되는 소프트웨어 명령어들을 포함할 수 있다. 또한 적절한 메모리들은 프로세서 내부에 있을 수 있다는 것으로 이해될 것이다.
시프터(356)는 RAM 버퍼(354)의 출력에 연결된 제1 입력("데이터 입력(data input)") 및 클락(도시하지 않음)에 연결된 제2 입력("클락 입력(clock input)", 도시하지 않음)을 가지고, 이는 일부 실시예들에서 비트 스트림 변조 회로(350)에 제공되거나 비트 스트림 변조 회로(350) 외부에 있지만 다른 실시예들에서 프로세서에 내부에 있을 수 있다. 시프터(356)는 튜닝된 처프 제어 신호들, 필터 회로(370)와 관련된 값들, 및 RAM 버퍼(354)로부터의 다른 신호들 또는 값들을 수신하고 이에 응답하여 시프터 출력에서 시프트된 데이터를 생성한다. 시프트된 데이터는 "n" 이산 클락 사이클들에 의해 지연되며, "n"은 시프터(356)에 포함된 시프트 레지스터 스테이지들(shift register stages)의 수이다.
비트 스트림 변조 회로(350)의 출력은 시프터 출력에 연결된다. 비트 스트림 변조 회로(350) 출력은 시프트된 데이터를 수신하고 이에 응답하여 비트 스트림 신호(350b)를 생성하며, 이는 시프트된 데이터와 동일하거나 유사할 수 있다.
드라이버(360)는 비트 스트림 변조 회로(350)의 출력에 연결된 입력을 구비한다. "저속 드라이버 회로를 나타내고 도 3의 드라이버(320)과 동일하거나 유사할 수 있는, 드라이버(360)는 비트 스트림 신호(350b)를 수신하고 이에 대응하여 저속 드라이버 출력에서 감소된 출력 스윙을 구비하는 대응하는 드라이버 비트 스트림 신호(360b)(예컨대, 도 4a에 도시된 420)을 생성한다. 드라이버 비트 스트림 신호(360b)는 도 3에 기술된 드라이버 비트 스트림 신호(320b)와 동일하거나 유사할 수 있다.
도시된 실시예에서, 드라이버 비트 스트림 신호(360b)(예컨대, 도 4a에 도시된 420)는 핀(365)에 제공된다. 도 3의 필터 회로(330)과 동일하거나 유사할 수 있는, 필터 회로(370)의 입력에 연결되어 도시된, 핀(365)은 필터 회로 입력에 드라이버 비트 스트림 신호(360b)(예컨대, 도 4a에 도시된 420)를 제공한다. 필터 회로(370)는 드라이버 비트 스트림 신호(360b)(예컨대, 도 4a에 도시된 420)을 수신하고 이에 응답하여 필터 회로 출력에서 필터링된 비트 스트림 신호(370b)을 생성한다. 일부 실시예들에서, 비트 스트림 변조 회로(350), 드라이버(360) 및 필터 회로(370)는 VCO 튜닝 회로의 적어도 일부분을 형성한다. 이러한 실시예들에서, 필터링된 비트 스트림 신호(370b)는 튜닝 신호로서 제공될 수 있다.
이제 도 4를 참조하여, 비트 스트림 신호에서의 펄스 당 전압 대 시간의 플롯은 나노세컨즈(ns)의 시간 유닛들로 스케일을 구비하는 수평축 및 전압(V)의 잠재적 유닛들(potential units)로 스케일을 구비하는 수직축을 구비한다. 유닛들이 도 4 및 도 4a(아래 도면)에 도시되어 있지만, 도 4 및 도 4a는 설명의 목적으로 사용되고 스케일 대로 그려지지 않을 수 있다는 것으로 이해될 것이다. 곡선(410)은 도 1의 필터 회로(118)와 동일하거나 유사할 수 있는 필터 회로에 의한 수신을 위해 드라이버 회로에 의해 생성된 비트 스트림 신호(여기서, 대략 200MHz 비트 스트림 신호)의 단일 비트(또는 펄스)에 대한 종래 기술의 파형을 나타낸다. 예를 들어, 종래 기술의 곡선(또는 파형)(410)은 비트 스트림 변조 회로(예컨대, 도 3의 310) 를 후속하는(follows) "고속"(또는 "고" 전력) 드라이버 회로(도시하지 않음)에 의해 생성된 비트 스트림 신호(예컨대, 드라이버 비트 스트림 신호)의 단일 비트를 나타낼 수 있다. 도시된 바와 같이, 종래 기술의 파형(410)은 로직 로우 비트 레벨들(logic low bit levels)(0)로부터 로직 하이 비트 레벨들(logic high bit levels)(1)로 그리고 그 반대로 빠른 상승/하강 시간(즉, 예리한 전이)을 포함한다. 도시된 예시적인 실시예에서, 종래 기술의 파형(410)은 약 0V의 최소 신호 전압으로부터 약 5V의 최대 신호 전압으로 그리고 그 반대로 약 1ns의 상승/하강 시간 및 약 5ns의 주기를 구비한다. 통상적으로, 비트 스트림 신호(예컨대, 드라이버 비트 스트림 신호)는 필터 회로에 의해 수신된다. 필터 회로는 전형적으로 입력에서 비트 스트림 신호를 수신하고 이에 응답하여 비트 스트림 신호에서의 1/0 값들의 시간 이력에 기초하여 평균 전압을 생성한다. 필터 회로의 설계는 일반적으로 필터 복잡성 대 비트 스트림 신호 패턴, 비트 스트림 클락 레이트, 및 아날로그 전압 응답 시간 등의 복잡한 트레이드오프(complex tradeoff)이다. 필터 설계는 당해 기술 분야에서 통상적인 것이므로, 여기서는 상세하게 설명하지 않는다.
전통적으로, 드라이버 회로에 의해 생성된 비트 스트림 신호(예컨대, 드라이버 비트 스트림 신호)의 단일 비트에 대한 파형은 드라이버 회로에 의해 수신된 비트 스트림 신호(예컨대, 비트 스트림 신호)와 관련된 엣지 전이 시간으로서 실질적으로 동일한 엣지 전이 시간을 가져야 한다고 제안되어 왔다. 아래에서 설명되는 바와 같이, 이것은 일반적으로 비트 스트림 신호와 관련된 동일한 엣지 전이 시간을 재생산할 수 있고 따라서 정확하게 비트 스트림 신호를 재생산할 수 있는 드라이버 회로(즉, "고속" 드라이버 회로)의 사용을 요구한다. 당 업계에 공지된 바와 같이, 고속 드라이버 회로들은 일반적으로 상당한 양의 전력, 물리적 레이아웃 공간, 및 동작을 위한 프로세서 상의 특수 핀의 사용을 요구하고, 이는 바람직하지 않다. 전술한 것의 결과는 제조자들이 프로세서로서 동일한 집적 회로에 고속 드라이버 회로들을 포함할 수 없다는 것이고, 이는 더 크고 더 비싼 회로 배열을 제공한다. 예를 들어, 본 명세서에서 기술한 예시적인 회로에서, 이는 비트 스트림 변조 회로(예컨대, 도 1의 114)를 포함하는 프로세서(예컨대, 도 1의 112)와는 별도의 회로 상에 있는 드라이버 회로(예컨대, 도 1의 115)를 요구할 수 있으며, 이는 명백한 이유들로 바람직하지 않다.
이제 도 4를 참조하여, 비트 스트림 신호에서 펄스 당 전압 대 시간의 플롯은 나노 세컨드(ns)의 시간 유닛들로 스케일을 구비하는 수평축 및 볼트(V)의 잠재적 유닛들로 스케일을 구비하는 수직축을 구비한다. 실선으로 도시된 곡선(420)은 도 1의 필터 회로와 유사하거나 동일할 수 있는 필터 회로에 의한 수신을 위해 드라이버 회로에 의해 생성된 비트 스트림 신호(여기서, 대략 200MHz 비트 스트림 신호)의 단일 비트(또는 펄스)에 대한 파형(여기서 개시된 실시예들에 따른 감소된 출력 스윙을 구비함)을 나타낸다. 예를 들어, 곡선(또는 파형)(420)은 "저속"(또는 "저전력") 드라이버 회로(도시하지 않음)에 의해 생성된 비트 스트림 신호(예컨대, 드라이버 비트 스트림 신호)의 단일 비트를 나타낼 수 있고, 이는 도 3a에 도시된 드라이버(360)와 동일하거나 유사할 수 있다. 곡선(420)의 일부가 아닌, 팬텀(phantom)에 도시된 곡선은 도 4의 종래 기술의 파형(410)을 나타내고 설명의 목적으로 도시된다. 도시된 바와 같이, 파형(420)은 느린 상승/하강 시간을 포함한다(즉, 도 4의 플롯(410)에 도시된 종래 기술의 파형 보다 로직 로우 비트 레벨들("0")로부터 로직 하이 비트 레벨들("1")로 그리고 그 반대로의 전이들이 더 점진적임). 도시된 예시적인 실시예에서, 파형(420)은 약 5ns의 주기 및 약 0V의 최소 신호 전압으로부터 약 5V의 최대 신호 전압으로의 그리고 그 반대로의 예상 상승/하강 시간을 구비한다. 일 실시예에서, 도 4a에 도시된 바와 같이, 파형(420)은 느린 상승/하강 시간의 결과로서 최소 신호 전압 및 최대 신호 전압 사이에서 전이할 충분한 시간을 구비하지 않을 것이다(즉, 풀 스윙을 수행하기에 충분한 시간을 구비하지 않을 것임). 이러한 실시예에서, 파형(420)은, 예를 들어, 약 2.3V로부터 약 2.9V로만(즉, 최소 신호 전압으로부터 최대 신호 전압으로 전이의 부분, 여기서 대략 2.5ns 일부) 스윙할(swing) 수 있다. 곡선(또는 파형)(420)은 곡선(또는 파형)(410)으로서 동일한 고조파를 포함하지 않을 것이다(더 점진적인 엣지 전이로 인하여). 사실상(Effectively), 필터 회로의 제1 부분(예컨대, 필터 회로의 입력)은 드라이버 회로의 느린 엣지 전이 설계가 된다. 이러한 것은 비트 스트림 신호(예컨대, 드라이버 비트 스트림 신호)의 고 주파수 구성요소들의 감쇄에 대한 필터 회로에 대한 요구사항들을 감소시키는 하나의 이점을 구비하는, 필터 회로와 일반적으로 관련된 설계 요구사항들을 변경시킨다.
본 명세서에서 보호하고자 하는 개념들, 시스템들, 회로들 및 기술들에 따르면, 많은 애플리케이션들(예컨대, 레이더 송신기 회로들)에서 드라이버 회로에 의해 생성된 비트 스트림 신호를 구성하는 파형 펄스들은 드라이버 회로에 의해 수신된 비트 스트림 신호와 관련된 엣지 전이 시간으로서 실질적으로 동일한 엣지 전이 시간을 가질 필요가 없다는 것으로 인식되어 왔다. 오히려, 본 명세서에서 설명된 개념들에 따르면, 드라이버 출력 파형 펄스와 관련된 엣지 전이 시간은, 예를 들어, 드라이버 회로에 의해 수신된 비트 스트림 신호와 관련된 엣지 전이 시간 보다 더 클 수 있다는 것으로 인식되어 왔다.
전술한 이유 중 하나는 드라이버 출력 신호 파형이 파형을 수신하는 회로(예컨대, VCO)의 입력에서 일반적으로 (예컨대, N차 저역 통과 필터(N-order low-pass filter)에 의해) 필터링 된다는 것이다. 파형은 회로(예컨대, VCO) 회로의 입력에서 통상적으로 필터링되기 때문에, 드라이버 회로에 의해 제공된 출력 비트 스트림을 매치하도록 드라이버 회로에 의해 수신된 비트 스트림 신호를 필요로 하지 않는다.
본 명세서에서 보호하고자 하는 개념들에 따르면, 일부 애플리케이션들에서, 중요한 측면이 드라이버 회로에 의해 수신된 비트 스트림 신호의 정확한 재생산이 되도록 드라이버 회로에 의해 생성된 파형 보다는 드라이버 출력의 평균 전압이라는 것으로 인식되어 왔다. 상기 이해의 결과는 저속(그래서, 저전력) 드라이버 회로(예컨대, 도 3의 360)가 높은 레이트 비트 스트림 신호(예컨대, 저속 드라이버 회로에 의해 처리될 수 있는 것보다 더 큰 엣지 전이 시간을 구비하는 비트 스트림 신호)로 동작하도록 구성될 수 있고, 여전히 회로(예컨대, VCO)를 드라이브하기 충분한 관련 전압 정보 및 평균 신호 레벨들을 포함하는 파형을 제공할 수 있다는 인식이다.
당 업계에 공지된 바와 같이, 저속 드라이버 회로들은 일반적으로 고속 드라이버 회로보다 더 적은 전력 및 더 적은 물리적 레이아웃 공간을 필요로 한다. 또한, 저속 드라이버 회로가 프로세서에 포함되어 있지 않은 경우(즉, 저속 드라이버 회로가 펄스들을 생성하는 프로세서 외부에 있음)에서, 저속 드라이버 회로는 프로세서에 특수한 핀을 사용하지 않아도 된다. 저속 드라이버 회로가 더 적은 전력 및 더 적은 물리적 공간을 요구한다면, 저속 드라이버 회로는 프로세서의 일부분으로서, 특히 본 명세서에 개시된 자동차 레이더 장치(도 1에 도시된 100)의 프로세서와 동일한 집적 회로의 일부분으로서, 포함될 수 있다.
이제 도 5를 참조하여, 도 3 및 도 3a에 도시된 드라이버 회로들(310, 360)과 동일하거나 유사할 수 있는, 저속 드라이버 회로(500)는 드라이브 로직 회로(510), 복수의 삼단자 소자들(three terminal devices)(예컨대, npn 트랜지스터들), 핀(520), 및 로드 캐패시턴스(load capacitance)(예컨대, 20pF 로드 캐패시턴스)를 포함한다. 도시된 바와 같이, 삼단자는 관련된 임피던스(Requiv)를 가진다. 전통적으로, 저속 드라이버 회로들은 고속 드라이버 회로들(예컨대, 50 Ohms) 보다 실질적으로 더 큰 입력 임피던스(예컨대, 1000 Ohms)를 포함한다. 일부 고속 드라이버 실시예들에서, 이러한 비교적 낮은 임피던스들은 예리한(sharp) 전이들을 제공하는데 필요하다(예컨대, 도 4와 관련하여 상술한 바와 같이 고속 드라이버 회로에 의해 생성된 파형과 관련됨. 다른 실시예들에서, 이는 고속 드라이버 회로(예컨대, 1ns)에 의해 생성된 신호들과 관련된 상승/하강 시간 보다 일반적으로 더 큰(즉, 더 느린) 저속 드라이버 회로(예컨대, 20ns)에 의해 생성된 신호들과 관련된 상승/하강 시간으로 인한 것이다. 도시된 "저속" 드라이버 회로(500)에서, 드라이버 회로(500)과 관련된 입력 임피던스는 캐패시턴스에 대해 요구되는 상승/하강 시간의 함수로서 계산된다(computed)(R = Tc/C). 드라이버 회로는 핀(520)에 연결된 것으로 도시되고, 이는 도 3a에 도시된 핀(365)와 동일하거나 유사할 수 있다. 명백한 바와 같이, "저속" 드라이버 회로는 속도를 위해 로직 크기를 트레이드오프하므로, 비용을 절감한다.
전술한 바 및 당업자가 이해될 수 있는 바와 같이, 본 명세서의 실시예들은 시스템, 방법, 또는 이들의 조합으로서 구성될 수 있다. 따라서, 본 명세서의 실시예들은 하드웨어의 전체, 소프트웨어의 전체 또는 하드웨어 및 소프트웨어의 임의의 조합을 포함하는 다양한 수단들로 구성될 수 있다. 또한, 본 명세서의 실시예들은 저장 매체에 구현된 컴퓨터 판독가능한 프로그램 명령어들(예컨대, 컴퓨터 소프트웨어)를 구비하는 컴퓨터 판독가능한 저장 매체에 컴퓨터 프로그램 제품의 형태를 취할 수 있다. 임의의 적합한 비일시적인 컴퓨터 판독가능한 저장 매체가 이용될 수 있다.
본 명세서에서 보호하고자 하는 개념들, 시스템들, 회로들 및 기술들은 특정 애플리케이션(예컨대, 자동차 레이더 장치)에서의 사용에 한정되지 않다는 것으로 이해될 것이다. 대조적으로, 본 명세서에서 보호하고자 하는 개념들, 시스템들, 회로들 및 기술들은 오디오 신호 처리 애플리케이션들 및 반도체 칩 제조자가 고속, 고성능 펄스 폭 변조기(PWM) 회로 또는 델타 시그마 변조기(DSM) 회로(즉, 예컨대, 1ns 보다 적은, 빠른 엣지 전이 시간의 비트 스트림 신호를 생산할 수 있는 PWM 또는 DSM 회로) 또는 반도체 칩 상에 그의 등가물을 포함하고자 하는 실질적으로 임의의 애플리케이션을 포함하는 폭넓고 다양한 애플리케이션에서 유용 할 수 있다.
이 특허의 대상인, 다양한 개념들, 구조들 및 기술들을 예시하는 바람직한 실시예들을 기술하였지만, 당업자에게는 이러한 개념들, 구조들 및 기술들을 포함하는 다른 실시예들이 사용될 수 있음이 명백할 것이다. 또한, 본 명세서에 기술된 상이한 실시예들의 구성요소들은 상기에 구체적으로 설명되지 않은 다른 실시예들을 형성하도록 결합될 수 있다. 따라서, 특허의 범위는 기술된 실시예들에 한정되어서는 안되며, 오히려 이하의 특허 청구 범위의 사상 및 범위에 의해서만 한정되어야 한다.
Claims (20)
- 자동차 레이더 장치에 있어서,
그것의 출력에서 비트 스트림 신호를 생성하도록 구성되는 비트 스트림 변조 회로;
상기 비트 스트림 변조 회로의 출력에 연결된 입력을 구비하고 출력을 구비하는 드라이버 회로로서, 상기 드라이버 회로는 상기 그것의 입력에서 상기 비트 스트림 신호를 수신하도록 구성되고 상기 드라이버 회로 출력에서 감소된 출력 스윙을 구비하는 대응하는 드라이버 비트 스트림 신호를 생성하도록 구성되는 드라이버 회로;
상기 드라이버 회로의 출력에 연결된 입력을 구비하고 출력을 구비하는 필터 회로로서, 상기 필터 회로는 상기 그것의 입력에서 상기 드라이버 비트 스트림 신호를 수신하도록 구성되고 상기 필터 회로 출력에서 필터링된 비트 스트림 신호를 생성하도록 구성되는 필터 회로; 및
상기 필터 회로의 출력에 연결된 입력을 구비하고 상기 출력을 구비하는 전압 제어 발진기(VCO)로서, 상기 VCO는 상기 그것의 입력에서 상기 필터링된 비트 스트림 신호를 수신하도록 구성되고 상기 VCO 출력에서 RF 출력 신호를 생성하도록 구성되는 VCO
를 포함하는 장치. - 제1항에 있어서,
상기 드라이버 비트 스트림 신호는 감소된 출력 스윙을 구비하는 상기 드라이버 비트 스트림 신호가 제공되도록 상기 비트 스트림 신호와 관련된 엣지 전이 시간 보다 더 큰 엣지 전이 시간을 구비하여 제공되는 장치. - 제1항에 있어서,
상기 비트 스트림 변조 회로, 상기 드라이버 회로, 및 상기 필터 회로는 상기 자동차 레이더 장치에서의 VCO 튜닝 회로의 적어도 일부분을 형성하고,
상기 필터 회로에 의해 생성된 상기 필터링된 비트 스트림 신호는 튜닝 신호로서 제공되는 장치. - 제3항에 있어서,
상기 튜닝 신호는 튠 전압의 형태로 제공되는 장치. - 제1항에 있어서,
상기 비트 스트림 변조 회로는 프로세서의 일부분으로서 제공되는 장치. - 제1항에 있어서,
상기 드라이버 회로는 프로세서의 일부분으로서 제공되는 장치. - 제1항에 있어서,
상기 비트 스트림 변조 회로 및 상기 드라이버 회로는 단일 프로세서에 제공되는 장치. - 제7항에 있어서,
상기 프로세서는 단일 집적 회로에 제공되는 장치. - 제7항에 있어서,
상기 프로세서는 공통 기판 상에 배열되는 장치. - 제1항에 있어서,
상기 필터 회로는 저역 통과 필터 특성을 구비하는 필터링 디바이스로서 제공되는 장치. - 제1항에 있어서,
상기 비트 스트림 변조 회로는 그것의 입력에서 비트 스트림 입력 신호를 수신하도록 연결된 교정 회로를 구비하여 제공되고 상기 비트 스트림 신호를 생성하는데 있어서 VCO의 비선형성을 고려하여 상기 비트 스트림 입력 신호를 튜닝하도록 구성되고; 및
상기 비트 스트림 신호는 원하는 비트 스트림을 구비하여 제공되는 장치. - 제10항에 있어서,
상기 비트 스트림 변조 회로는 상기 드라이버 회로에 연결하기에 적합하고 상기 비트 스트림 신호를 수신, 저장, 및/또는 처리하도록 연결된 데이터 버퍼 모듈을 구비하여 더 제공되는 장치. - 제1항에 있어서,
상기 비트 스트림 변조 회로는 펄스 폭 변조기(PWM) 회로 또는 델타 시그마 변조기(DSM) 회로를 구비하여 제공되는 장치. - 제1항에 있어서,
상기 비트 스트림 변조 회로는 일-비트 디지털-아날로그 컨버터(DAC)를 구비하여 제공되는 장치. - 제2항에 있어서,
상기 드라이버 비트 스트림 신호를 생성하도록 구성되는 상기 드라이버 회로는, 상기 비트 스트림 신호와 관련된 엣지 전이 시간과 실질적으로 동등한 엣지 전이 시간을 구비하는 대체 드라이버 비트 스트림 신호를 생성하도록 구성되는 대체 드라이버 회로와 비교하여 감소된 수의 트랜지스터들, 증가된 등가 저항, 또는 감소된 다이 공간 중 하나 이상을 포함하는 장치. - 전압 제어 발진기(VCO)를 드라이브 하는 방법에 있어서,
비트 스트림 신호를 생성하는 단계;
상기 비트 스트림 신호로부터 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호를 생성하는 단계;
상기 드라이버 비트 스트림 신호로부터 필터링된 비트 스트림 신호를 생성하는 단계; 및
상기 필터링된 비트 스트림 신호로부터 RF 출력 신호를 생성하기 위하여 상기 VCO에 상기 필터링된 비트 스트림 신호를 제공하는 단계
를 포함하는 방법. - 제16항에 있어서,
상기 비트 스트림 신호로부터 감소된 출력 스윙을 구비하는 드라이버 비트 스트림 신호를 생성하는 단계는,
감소된 출력 스윙을 구비하는 상기 드라이버 비트 스트림 신호가 제공되도록 상기 비트 스트림 신호와 관련된 엣지 전이 시간 보다 더 큰 엣지 전이 시간을 구비하는 드라이버 비트 스트림 신호를 생성하는 단계
를 포함하는 방법. - 제16항에 있어서,
비트 스트림 신호를 생성하는 단계는,
비트 스트림 입력 신호를 수신하는 단계;
상기 VCO의 비선형성을 고려하여 상기 비트 스트림 입력 신호를 튜닝하는 단계; 및
상기 튜닝된 비트 스트림 입력 신호로부터 비트 스트림 신호를 생성하는 단계
를 포함하는 방법. - 제16항에 있어서,
비트 스트림 신호를 생성하는 단계는,
드라이버 회로의 입력에 상기 비트 스트림 신호를 제공하는 단계
를 더 포함하는 방법. - 제19항에 있어서,
드라이버 회로의 입력에 상기 비트 스트림 신호를 제공하는 단계는,
데이터 버퍼에 상기 비트 스트림 신호를 저장하는 단계;
시프트된 비트 스트림 신호를 생산하도록 원하는 비트 스트림에 따라 상기 비트 스트림 신호에 저장된 데이터를 시프트하는 단계; 및
드라이버 회로의 입력에 상기 시프트된 비트 스트림 신호를 제공하는 단계
를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/448,068 | 2014-07-31 | ||
| US14/448,068 US9685960B2 (en) | 2014-07-31 | 2014-07-31 | Method and apparatus for generating a bit stream signal having a reduced output swing |
| PCT/US2015/041113 WO2016018662A1 (en) | 2014-07-31 | 2015-07-20 | Method and apparatus for generating a bit stream signal having a reduced output swing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170033352A true KR20170033352A (ko) | 2017-03-24 |
| KR101956123B1 KR101956123B1 (ko) | 2019-03-08 |
Family
ID=53785719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177003985A KR101956123B1 (ko) | 2014-07-31 | 2015-07-20 | 감소된 출력 스윙을 구비하는 비트 스트림 신호를 생성하기 위한 장치 및 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9685960B2 (ko) |
| EP (1) | EP3175254B1 (ko) |
| KR (1) | KR101956123B1 (ko) |
| CN (1) | CN106574960B (ko) |
| WO (1) | WO2016018662A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9400325B2 (en) * | 2014-11-26 | 2016-07-26 | Valeo Radar Systems, Inc. | Method and apparatus for increasing angular resolution in an automotive radar system |
| US9470782B2 (en) | 2014-11-26 | 2016-10-18 | Valeo Radar Systems, Inc. | Method and apparatus for increasing angular resolution in an automotive radar system |
| US10680863B2 (en) * | 2015-03-31 | 2020-06-09 | Sony Corporation | Modulation apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060125827A (ko) * | 2003-12-02 | 2006-12-06 | 맥심 인터그래이티드 프로덕츠 인코포레이티드 | 디지털 라디오 통신을 위한 방법, 장치 및 시스템 |
| US20090195321A1 (en) * | 2008-02-01 | 2009-08-06 | Viasat, Inc. | Integrated frequency calibration architecture |
| KR20140086890A (ko) * | 2012-12-28 | 2014-07-08 | 엘에스아이 코포레이션 | 하이브리드 디지털/아날로그 전력 증폭기 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660040A (en) * | 1985-07-08 | 1987-04-21 | Magnavox Government And Industrial Electronics Company | Target range sensing apparatus |
| US5216374A (en) * | 1991-07-03 | 1993-06-01 | General Instrument Corporation | Frequency synthesizer utilizing pulse-width modulation of digital VCO control signal |
| KR100707524B1 (ko) * | 1998-11-11 | 2007-04-12 | 지멘스 악티엔게젤샤프트 | 고주파 전압 제어 오실레이터의 비선형적 특성을 검출하고수정하는 방법 |
| US6549078B1 (en) * | 2000-11-18 | 2003-04-15 | Ashvattha Semiconductor Inc. | Method and system for directly modulating a voltage controlled oscillator for use in frequency/phase modulated systems |
| EP1458100B1 (en) * | 2003-03-14 | 2006-01-11 | STMicroelectronics S.r.l. | Phase-error compensation in a fractional-N PLL frequency synthesizer |
| US20060036664A1 (en) * | 2004-08-13 | 2006-02-16 | Nokia Corporation | Efficient FIR filter suitable for use with high order modulation radio frequency transmitters |
| US7486214B1 (en) * | 2007-09-04 | 2009-02-03 | Infineon Technologies Ag | Tuning methods for loop-filters of continuous-time sigma-delta modulators |
| EP2396887A4 (en) * | 2009-02-13 | 2012-08-29 | Freescale Semiconductor Inc | INTEGRATED CIRCUIT COMPRISING A FREQUENCY GENERATION CIRCUITRY FOR CONTROLLING A FREQUENCY SOURCE |
| US8570201B2 (en) * | 2011-01-21 | 2013-10-29 | Mediatek Singapore Pte. Ltd. | Direct feedback for continuous-time oversampled converters |
| KR101207718B1 (ko) * | 2011-03-15 | 2012-12-03 | 주식회사 만도 | 주파수변조연속파 레이더 시스템 |
| CN102386850B (zh) * | 2011-08-25 | 2014-04-23 | 杭州士兰微电子股份有限公司 | 一种压控振荡调制电路 |
| US8836394B2 (en) * | 2012-03-26 | 2014-09-16 | Rambus Inc. | Method and apparatus for source-synchronous signaling |
| US8981861B2 (en) * | 2012-06-08 | 2015-03-17 | Hittite Microwave Corporation | Injection locked pulsed oscillator |
| US9054731B2 (en) * | 2013-11-06 | 2015-06-09 | Analog Devices Global | Integrator output swing reduction |
-
2014
- 2014-07-31 US US14/448,068 patent/US9685960B2/en active Active
-
2015
- 2015-07-20 EP EP15747881.9A patent/EP3175254B1/en active Active
- 2015-07-20 KR KR1020177003985A patent/KR101956123B1/ko active IP Right Grant
- 2015-07-20 CN CN201580041921.5A patent/CN106574960B/zh active Active
- 2015-07-20 WO PCT/US2015/041113 patent/WO2016018662A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060125827A (ko) * | 2003-12-02 | 2006-12-06 | 맥심 인터그래이티드 프로덕츠 인코포레이티드 | 디지털 라디오 통신을 위한 방법, 장치 및 시스템 |
| US20090195321A1 (en) * | 2008-02-01 | 2009-08-06 | Viasat, Inc. | Integrated frequency calibration architecture |
| KR20140086890A (ko) * | 2012-12-28 | 2014-07-08 | 엘에스아이 코포레이션 | 하이브리드 디지털/아날로그 전력 증폭기 |
| JP2014131271A (ja) * | 2012-12-28 | 2014-07-10 | Lsi Corp | デジタル−アナログハイブリッド型の電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101956123B1 (ko) | 2019-03-08 |
| US9685960B2 (en) | 2017-06-20 |
| CN106574960B (zh) | 2019-08-09 |
| EP3175254B1 (en) | 2020-11-11 |
| WO2016018662A1 (en) | 2016-02-04 |
| EP3175254A1 (en) | 2017-06-07 |
| US20160033620A1 (en) | 2016-02-04 |
| CN106574960A (zh) | 2017-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cherniak et al. | A 23-GHz low-phase-noise digital bang–bang PLL for fast triangular and sawtooth chirp modulation | |
| US7924193B2 (en) | All-digital spread spectrum clock generator | |
| EP3006955B1 (en) | Radar device utilizing phase shift | |
| US9897976B2 (en) | Fractional divider using a calibrated digital-to-time converter | |
| KR101956123B1 (ko) | 감소된 출력 스윙을 구비하는 비트 스트림 신호를 생성하기 위한 장치 및 방법 | |
| US8004330B1 (en) | Reduction of electromagnetic interference for differential signals | |
| US20080122496A1 (en) | Generation of an Oscillation Signal | |
| US8598889B2 (en) | Impedance calibration circuit | |
| US20120038498A1 (en) | Semiconductor integrated circuit and method of operating the same | |
| US9973287B2 (en) | Clock generation circuit and wireless receiving device | |
| EP3497787B1 (en) | Feedback-controlled current-shaped output of digital signals for reducing magnetic coupling | |
| CN108809279B (zh) | 占空比校准电路和射频终端 | |
| US20080036512A1 (en) | Signal delay circuit and driver circuit, signal transmission module, and signal transmission system using signal delay circuit | |
| JP6452762B2 (ja) | 高速パルス変調システム | |
| US8810274B2 (en) | On-die termination circuit | |
| US8928421B2 (en) | Control circuit for reducing electromagnetic interference | |
| US10735012B2 (en) | Digitally controlled oscillator | |
| US8686777B1 (en) | Methods and circuits for enabling slew rate programmability and compensation of input/output circuits | |
| KR102279606B1 (ko) | 듀티 싸이클 감지기 및 위상 차이 감지기 | |
| US10637483B2 (en) | Neutralization of phase perturbations from deterministic electromagnetic interference | |
| US10816642B2 (en) | Circuitry, sensor system, method of generating a voltage, and method of operating a sensor system | |
| US11381228B2 (en) | Sensor output circuit | |
| WO2018117155A1 (ja) | パルス生成装置、およびその出力調整方法 | |
| US11196382B1 (en) | Oscillator with inductor and programmable capacitor bank | |
| US9246501B2 (en) | Converter for analog inputs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |