JP2002190839A - Ｇｆｓｋ直交変調器と変調方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路構成が簡易で、精度の高い変調波を生成
できるＧＦＳＫ直交変調器を提供すること。 【解決手段】 入力ディジタル信号を保持するバッファ
22と、その出力を印加するＭｏｄ２Ｎ演算回路23と、そ
の出力と前記バッファ出力とを用いてＲＯＭに格納する
データの格納アドレスを設定するＲＯＭアドレス設定回
路24と、Ｉch信号とＱch信号をそれぞれ格納するＲＯＭ
27、28と、各ＲＯＭ出力の印加されるＤ／Ａ変換器29、
30と、各Ｄ／Ａ変換器出力を９０度位相の異なる２つの
搬送波で互いに乗算する２つの乗算器と、２つの乗算器
出力を合成する合成器とにより構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＮＲＺ信号を使用す
ることが一般的なディジタル信号の変調器に関し、特に
ベースバンド帯域制限を行ったＧＦＳＫ直交変調器と変
調方法に関する。

【０００２】

【従来の技術】従来、ディジタル信号の変調器として種
々な構成が設計されている。その内、ガウス形フィルタ
を用いて入力ディジタル信号のベースバンド帯域に対し
帯域制限を行った後、最小の周波数偏移を有する変調指
数が１／２の位相連続型ＦＳＫ（周波数シフトキーイン
グ）変調方式を特にＧＭＳＫ変調方式という。

【０００３】本発明は、上記のＭＳＫ変調方式に対しそ
の上位概念であるＦＳＫ変調方式を考慮し、「ＧＭＳ
Ｋ」に対応する「ＧＦＳＫ」の技術によるＧＦＳＫ直交
変調器に関する技術である。

【０００４】図５は、ＧＦＳＫ変調器を示す図である。
図５において、入力端子10から入力するディジタル信号
は、ガウス型ローパスフィルタ（ＬＰＦ）11を介して電
圧制御発振器（ＶＣＯ）12に印加され、ＶＣＯ12の出力
には所定の値に設定された変調指数の変調波が出力され
る。

【０００５】図６は従来のＧＦＳＫ直交変調器の構成を
示すブロック図である。図６において、ディジタル信号
入力端子10からの入力は図５と同様に、ガウス型ＬＰＦ
11を通過させる。この種ＬＰＦ11を使用することは、伝
送波形に対して劣化が少なく、オーバーシュートによる
変調指数の不必要な拡大がないようにするためである。
そのため、有限インパルス応答（ＦＩＲ）ディジタルフ
ィルタを使用するか、若しくはそのフィルタ出力波形を
リードオンリメモリ（ＲＯＭ）に記憶しておいて、入力
符号系列に応じて出力させる。次にＬＰＦ11の出力は積
分器13に入力する。積分器13において、複素位相成分を
求める。このとき、積分器はＬＰＦ11の出力ビット数
と、動作ビット数とを適当に選定すると、単に加算器を
使用することで構成できる。

【０００６】そしてこの位相成分に対応する余弦信号
（Ｉch信号)と正弦信号（Ｑch信号）を生成し複素包絡
線を得る。このとき両信号は演算で求めることができる
が、ＲＯＭで構成すれば、回路規模、消費電流、出力信
号の精度の点で有利である。

【０００７】図６において、Ｉch信号とＱch信号とはそ
れぞれＲＯＭ14、15により出力を得ていて、ＣＯＳ変換
回路14と、ＳＩＮ変換回路15とで示している。次いで各
出力は、Ｄ／Ａ変換器16と、ＬＰＦ17とに印加される。
各ＬＰＦ17の出力は電圧制御発振器（ＶＣＯ）12の出力
とを乗算器18により乗算する。なお、図の下方に示す乗
算器18に対しては、ＶＣＯ12の出力をπ／２の移相器19
を介して印加している。乗算器18の出力は加算器20によ
り加算する演算処理がなされ、変調出力として出力され
る。

【０００８】

【発明が解決しようとする課題】しかしながら、図５に
示す回路構成では、変調指数と搬送波周波数について、
正確な設定と安定化が難しい。また図６に示す回路構成
では、Ｉch信号・Ｑch信号に求められる量子化精度を劣
化させないように、ディジタルフィルタの量子化精度
と、積分器量子化精度を決定する必要がある。即ち、Ｉ
ch信号・Ｑch信号の誤差には、途中段階での回路構成
と、それが動作する上での誤差が必ず含まれるというこ
とである。そのことは演算に必要な精度が高く要求さ
れ、回路規模と消費電流が多くなるという欠点があっ
た。

【０００９】本発明の目的は、前述の課題を解決するた
め、回路構成が簡易で、かつ精度の高い変調波を生成で
きるＧＦＳＫ直交変調器と直交変調方法を提供すること
にある。

【００１０】

【課題を解決するための手段】本願の請求項１に係る発
明のＧＦＳＫ直交変調器は、入力ディジタル信号を保持
するバッファと、該バッファ出力の入力される２Ｎを法
とする余剰出力を得るＭｏｄ２Ｎ演算回路と、該Ｍｏｄ
２Ｎ演算回路の出力と前記バッファ出力とを用いて、後
述のＲＯＭに格納するデータのアドレスを設定するＲＯ
Ｍアドレス設定回路と、ＩchとＱchの信号をそれぞれ格
納するＲＯＭと、各ＲＯＭ出力の印加されるＤ／Ａ変換
器と、各Ｄ／Ａ変換器出力を９０度位相の異なる２つの
搬送波で互いに乗算する２つの乗算器と、２つの乗算器
出力を合成する合成器とにより構成される。

【００１１】請求項１に係る発明では、入力されたディ
ジタル信号がバッファに印加され、その出力はＭｏｄ２
Ｎ演算回路において演算される。バッファを構成する各
段の出力と、演算回路の演算値とが、ＲＯＭアドレス設
定回路の異なる端子に印加されて、ＲＯＭアドレスを設
定する。ここでＲＯＭは、ディジタル信号変調器におけ
るＩch信号とＱch信号とを格納しておく記憶素子であっ
て、Ｉch信号・Ｑch信号は離散データとして格納されて
いるから、それを適宜変換してＤ／Ａ変換器に印加す
る。Ｄ／Ａ変換器出力は、９０度位相の異なる２つの搬
送波の印加される乗算器出力を合成することによって、
直交変換された変調信号を得ることができる。

【００１２】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。

【００１３】（第１の実施の形態）図１は、第１の実施
の形態についてその構成を示すブロック図である。図１
において、入力データの印加される入力端子21から、所
定のデータが印加される。バッファ22は入力された所定
のデータについて、数シンボル分のように一定区間保持
しておく。Ｍｏｄ２Ｎ演算回路の例としてアップダウン
カウンタ23を使用する。アップダウンカウンタ23にはバ
ッファ22の出力が印加される。ＲＯＭアドレス生成回路
24には、バッファ22の各段出力とアップダウンカウンタ
23の所定の段の出力とが印加される。ここでＭｏｄ２Ｎ
演算回路は、２Ｎを法とする剰余演算を行い、その結果
が０または正の整数となる演算回路であって、アップダ
ウンカウンタはその回路例である。

【００１４】クロック発生回路25は、バッファ22と、ア
ップダウンカウンタ23と、ＲＯＭアドレス生成回路24と
の動作を制御するパルスを発生する。パルス発振周期は
ＲＯＭアドレス生成回路24を読み出すため、データの１
シンボル時間のＭ倍のものとする。周波数分周回路26
は、クロック発生回路25の出力について、バッファ22
と、アップダウンカウンタ23の動作のため分周して周波
数１／Ｍの信号を出力する。

【００１５】Ｉch信号用のＲＯＭ27と、Ｑch信号用のＲ
ＯＭ28は、ＲＯＭアドレス生成回路24の出力が印加され
て各信号が格納されている。Ｄ／Ａ変換器29とＤ／Ａ変
換器30は、各ＲＯＭ27、28の出力が印加され、アナログ
データを出力する。なお、図１では、図６に示す搬送波
発振器12・ＬＰＦ17と乗算器18・加算器20の記載を省略
している。

【００１６】入力端子に印加される信号データ列は、バ
ッファ22において一旦保持される。その状態は従来のガ
ウスフィルタ使用の場合に、データ列の波形が制限され
る分に相当する。それ以前のデータ列は、アップダウン
カウンタ23において加算または減算の演算処理がなされ
る。このとき、バッファ22とアップダウンカウンタ23の
動作は、周波数分周回路26の出力を使用している。

【００１７】ＲＯＭアドレス生成回路24は、バッファ22
の各段の状態と、アップダウンカウンタ23の演算値とに
応じて、Ｑch信号とＩch信号と、それら各信号を格納す
るアドレスについて生成する。そのアドレスにより、各
chの信号は各別に格納される。各格納データは、クロッ
ク発振器25の発振出力を使用して格納する。以後の信号
の読み出しと、搬送波乗算器における乗算処理などは図
６に示す従来技術と同様である。

【００１８】以上の動作について、数式を用いて説明す
る。入力信号データ列について、第ｎシンボル目の極性
をａ_n（１または−１）とし、１シンボル長をＴとする
と、送信信号ｘ(t)は(1)式のようになる。

【数１】

【００１９】ここでＤ(t)は入力信号パルスを表す関数
で −Ｔ／２≦ｔ＜Ｔ／２のとき、Ｄ(t)＝１ その他のとき、 Ｄ(t)＝０ である。

【００２０】また、Ｄ(t)のガウスフィルタの出力応答
波形をＵ(t)と置くと、帯域制限用ＬＰＦの出力波形ｙ
(t)は、

【数２】 となる。すると、ＧＦＳＫ信号の複素包絡線の位相φ
(t) は以下のように表される。

【数３】

【００２１】ここで、ｆ_mは最大周波数偏移、φ₀は初期
位相を表す。例えばＵ(t)の波形広がりが３シンボル時
間に及ぶとすると、時刻ｔが（ｎＴ−Ｔ／２）〜（ｎＴ
＋Ｔ／２）の間では、

【数４】 の値は、ｋの値がｎ−２以下では固定値（＋１）、ｋの
値がｎ＋２以上であれば０となるので、φ(t)の値は次
のようになる。

【数５】

【００２２】また、ａ_nは±１しか取り得ないので、変
調指数が１／Ｎの時は、(5)式の第１項は下記(6)式のよ
うになり、π／Ｎの整数倍の値しか取り得ない。

【数６】

【００２３】ここで、φ(t)は複素包絡線の位相である
ので０〜２πの値に限られ、そのため上記(6)式の第１
項は２Ｎ通りの値しか取り得ない。また、(5)式の第２
項以降の項の積分に関する部分は、Ｕ(t)が既知の関数
であるから正確に求めることができる。

【００２４】よって、φ(t)の（ｎＴ−Ｔ／２）≦ｔ＜
（ｎＴ＋Ｔ／２）の区間における値は、

【数７】 の値および(ａ_n-1、a_n、a_n+1)が分かれば正確に作り出
すことができる。

【００２５】さらに、(6)式は０〜２πの２Ｎ個の値し
か取らないので、

【数８】 は、０〜（２Ｎ−１）の整数値しか取り得ない。

【００２６】よって、(6)式の和計算は入力データ信号
の足し算値を２Ｎで割った余りを演算することであっ
て、Ｍｏｄ２Ｎのアップダウンカウンタで構成すること
ができる。

【００２７】変調用乗算器への入力として必要なもの
は、位相φ(t)の余弦、正弦の値であるから、

【数９】 および(ａ_n-1、a_n、a_n+1)で定まるφ(t)より求められる
cosφ(t)、sinφ(t)のカーブをＲＯＭ27、ＲＯＭ28に記
憶して行けばよい。

【００２８】実際には、（ｎＴ−Ｔ／２）≦ｔ＜（ｎＴ
＋Ｔ／２）の時間をＭ分割し、離散データとしてＲＯＭ
に記憶させ、前記クロックを用いてデータ系列をＲＯＭ
から読み出して出力させる。

【００２９】この構成によれば、入力データから直接に
複素包絡線信号を得ることができるので、回路規模や消
費電流を低く抑えることができる。従来のように帯域制
限出力、積分出力を途中結果として求めていたことと比
較して、有効である。

【００３０】以上で説明したとおり、本発明によるとＮ
を正の整数としたとき、変調指数が１／ＮのＧＦＳＫ直
交変調回路を構成することができる。

【００３１】（第２の実施の形態）図２は、第２の実施
の形態についてその構成を示すブロック図である。図２
において、ＲＯＭアドレス生成回路31は、反転信号生成
判断回路を具備するなどの反転信号生成機能を有してい
る。そしてＲＯＭ生成回路31からＩch反転用信号線32
と、Ｑch反転用信号線33が、Ｄ／Ａ変換器29、30にそれ
ぞれ接続されている。その他の図１と同一符号を付した
構成要素は同様な構成である。

【００３２】ＲＯＭ27、ＲＯＭ28に格納される波形デー
タは、入力信号データがＬシンボル長に及ぶときは、ア
ップダウンカウンタ23の取り得る値２Ｎは、Ｌシンボル
の出力パターン２^Lに対し２Ｎ×２^Lになり、そのデータ
容量は、Ｉch、Ｑchそれぞれ必要であるから、波形デー
タＲＯＭにおけるデータ量の合計は２Ｎ×２×２とな
る。一方、ＦＳＫ信号では位相の変化量のみが重要で絶
対値は問題とならない。そこで(6)式のφ₀の値を０
（零）に選び、

【数１０】 の値を０、π／Ｎ、２π／Ｎ、と配置することができ
る。すると、複素包絡線の位相変化に軸対称性をもたせ
ることができるので、記憶しておくべき波形データを共
有化し１／４の容量を使用することで、データ格納がで
きる。

【００３３】Ｉch軸の対称性により、Ｉchのデータに関
しては全く同じ波形データとなるものが存在し、Ｑchデ
ータに関しては反転すると同じ波形データとなるものが
存在する。Ｑch軸の対称性により、Ｉchデータは極性を
反転すると同じ波形データとなるもの、Ｑchデータに関
しては全く同じ波形データとなるものが存在するように
なる。

【００３４】図３は、第２の実施の形態におけるＩch波
形データの例を示している。即ち、ガウスフィルタの帯
域幅ＢＴ＝０．５、変調指数１／３、標本化サンプリン
グ速度８サンプル／シンボル、振幅方向の量子化６ビッ
トの場合である。ここで、帯域幅ＢＴ＝０．５の入力デ
ータ列の広がりは、３シンボル時間の中に収まるので、
入力側のバッファ22の長さは３となる。また初期位相φ
₀は零と選んでいる。

【００３５】図３において、実線矢印で結んだものは全
く同じデータ列であり（最も右側において８本の線で結
ばれたデータ列を除く）、点線矢印で結んだものは反転
すると同じデータ列となる。図３では振幅方向の量子化
を６ビットで行っているので反転することは６３から引
くこととなる。

【００３６】図３から明らかになるように、ＲＯＭアド
レス生成回路にデータ反転機能を付加することにより、
記憶しておくべきデータの数は、従前の１／４の１２通
りとなる。このことはＱchの波形データについても全く
同じことが言える。

【００３７】このように対称性を考慮して記憶すべきデ
ータ量を共用することで、所望データ容量は１／４で済
み、Ｎ×２^L種類である。

【００３８】初期位相φ₀を零と選ぶことは、ＲＯＭに
格納するデータの内容に関係することであって、ハード
ウェアについてはφ₀が異なっても追加・変更を要しな
い。

【００３９】ここで、反転信号生成回路について説明す
る。Ｄ／Ａ変換器29、30の入力側に入力信号の各ビット
毎にＥＸＯＲ回路34、35を設ける。各ＥＸＯＲ回路34、
35の一方の端子に前記Ｉch、Ｑchの反転用信号を、他方
の端子にＲＯＭ27、ＲＯＭ28の出力信号をそれぞれ入力
する。その反転用信号は上記アップダウンカウンタ23の
値

【数１１】 と、バッファ22の内容により定められた信号である。

【００４０】（第３の実施の形態）図４は、本発明の第
３の実施の形態の構成とタイミングチャートを示してい
る。一般に、直交形ＧＦＳＫ変調器では、Ｉch波形信号
と搬送波周波数のローカル信号を、Ｑch波形信号と搬送
波周波数のローカル信号を、それぞれ別々にミキシング
し、その後加算することでＲＦ周波数帯のＦＳＫ信号を
得ている。通常このミキシング時に搬送波信号の漏れを
低減するためにダブルバランスミキサが用いられる。ダ
ブルバランスミキサでは、Ｉch信号、Ｑch信号はそれぞ
れ差動信号として入力され、その差動信号間で平衡状態
が保たれているときは、基本的に出力は何もない。

【００４１】一方、変調波を送信する直前に搬送波周波
数を送信したい場合がある。その時はＩch信号、Ｑch信
号の平衡状態を崩して搬送波周波数を送信するのである
が、単に平衡状態を崩しただけでは、搬送波周波数の送
信後に、変調波の送信を開始すると、Ｉch信号、Ｑch信
号が滑らかに繋がらなくなり、ダブルバランスミキサ出
力にスプリアス信号を発生させることとなる。上記搬送
波周波数を送信するには、Ｉch信号、Ｑch信号それぞれ
の作動信号間の平衡を崩した状態を保持しておけば良い
が、変調波の送信開始時に波形を滑らかに繋げる為に
は、搬送波送信時のＩch信号、Ｑch信号のＤ／Ａ変換器
入力データ値を、変調開始の時出力すべきデータに固定
しておく必要がある。

【００４２】図４（ａ）は、本発明の第３の実施の形態
の構成を示す図で、バッファ22、アンプダウンカウンタ
23、反転信号生成判断回路付ＲＯＭアドレス生成回路3
1、ＲＯＭ27、ＲＯＭ28、Ｄ／Ａ変換器29、Ｄ／Ａ変換
器30、ＥＸＯＲ回路34、ＥＸＯＲ回路35は、図２と同様
の回路素子で構成している。

【００４３】通常の直交変調器と対応させて、帯域制限
ＬＰＦのパルス応答広がりを実質的に３シンボルとする
時は、Ｉch信号、Ｑch信号がＲＯＭ27、28から出力され
るデータは、３シンボル分のバッファ22の中央のシンボ
ルに対してのデータを送信していることになるので、送
信回路先頭シンボルから正確に送信するためには、先頭
シンボルがバッファ22の中央に来たことを検出し、搬送
波送信から変調波送信に切換える必要がある。

【００４４】これは、搬送波送信区間に、送信信号を送
信開始先頭シンボルの極性の逆極性に固定しておき、こ
の先頭シンボルの逆極性のデータと送信開始先頭シンボ
ルのパターン検出を行うことにより実現できる。パター
ン検出完了した時点では、送信データ先頭シンボルはバ
ッファの真ん中に来ているので、先頭シンボルのデータ
から送信が開始できる。ここで、先頭シンボル以前の信
号を、先頭シンボルの逆極性にしておくことで、先頭２
シンボルのパターンが何のような組合せであっても、パ
ターン検出することが可能となる。若し、同極性として
しまうと、先頭２シンボル目も同極性であるとパターン
検出が不可能となってしまう。

【００４５】搬送波送信区間で、Ｄ／Ａ変換器に設定し
ておくデータは、検出するパターンが入力された時に送
信するデータ列の始めのデータの値を設定しておけば良
い。すると、変調信号は滑らかに繋がりスプリアスの発
生を抑えることができる。また、このとき、アップダウ
ンカウンタの値も、Ｄ／Ａ変換器に設定すべき値に影響
を与えるが、アンプダウンカウンタは位相の絶対値を与
えているので、ＧＦＳＫ信号を送信するに当たっては幾
つに設定しても影響を与えない。よって、搬送波送信の
時にリセット、または或る固定値にセットしておき、パ
ターン検出の後、リセット解除またはセット解除をすれ
ば良い。

【００４６】図３（ｂ）は、帯域制限ＬＰＦの入力パル
ス応答広がりＬを３シンボルとした場合で、送信開始デ
ータが“１０”で始まる時のタイミングチャートであ
る。搬送波送信の以前に、送信パルテ信号を先頭シンボ
ルの逆極性に設定しておく。搬送波送信を開始する時に
は送信オン信号42によりＤ／Ａ変換器出力を、送信バッ
ファの内容が“０１０”の時最初に出力する値に固定し
ておく。パターン検出回路41が“０１０”を検出したタ
イミングでアップダウンカウンタのリセットを解除し、
Ｄ／Ａ変換器出力をＲＯＭ内容に従い出力して行く。

【００４７】このように、変調波送信前の送信データ信
号の極性操作と、先頭数ビットを認識することで、前記
スプリアスを発生することなく、搬送波送信から滑らか
に変調波送信に移行することができる。

【００４８】

【発明の効果】以上で説明したように、本発明によれ
ば、ＧＦＳＫ直交変調器において、途中段階の帯域制限
ＬＰＦの出力、位相積分出力を求めることなく、送信デ
ータから、直接Ｉch信号、Ｑch信号を出力する構成を採
ったため、小回路規模、省電力で高精度なＧＦＳＫ直交
変調器を構成することができる。

【００４９】また、簡易な構成によって、搬送波送信か
ら滑らかに変調波送信に移行することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるＧＦＳＫ直
交変調器の構成を示すブロック図、

【図２】本発明の第２の実施の形態におけるＧＦＳＫ直
交変調器の構成を示すブロック図、

【図３】図２におけるＩch用ＲＯＭの記憶内容の例を示
す図、

【図４】本発明の第３の実施の形態におけるＧＦＳＫ直
交変調器の概略構成と、搬送波送信動作を説明するタイ
ミングチャート、

【図５】従来のＧＦＳＫ変調器の構成を示すブロック
図、

【図６】従来のＧＦＳＫ直交変調器の構成を示すブロッ
ク図である。

【符号の説明】

10 送信信号入力端子 11 ガウス型ＬＰＦ 12 ＶＣＯ 13 積分器 14 ＣＯＳ変換回路（ＲＯＭ） 15 ＳＩＮ変換回路（ＲＯＭ） 16 Ｄ／Ａ変換器 17 ＬＰＦ 18 乗算器 19 π／２の移相器 20 加算器 21 送信信号入力端子 22 バッファ 23 アップダウンカウンタ 24 ＲＯＭアドレス生成回路 25 クロック発生源 26 周波数分周回路 27 ＩchＲＯＭデータ 28 ＱchＲＯＭデータ 29、30 Ｄ／Ａ変換器 31 反転信号生成機能付ＲＯＭアドレス生成回路 32 Ｉch反転用信号線 33 Ｑch反転用信号線 34、35 ＥＸＯＲ回路 41 パターン検出回路 42 送信オン信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力ディジタル信号を保持するバッファ
   と、 該バッファ出力の入力される２Ｎを法とする余剰出力を
   得るＭｏｄ２Ｎ演算回路と、 該Ｍｏｄ２Ｎ演算回路の出力と、前記バッファ出力とを
   用いて後述のＲＯＭに格納するデータの格納アドレスを
   設定するＲＯＭアドレス設定回路と、 ＩchとＱchの信号をそれぞれ格納するＲＯＭと、 各ＲＯＭ出力の印加されるＤ／Ａ変換器と、 各Ｄ／Ａ変換器出力を９０度位相の異なる２つの搬送波
   で互いに乗算する２つの乗算器と、２つの乗算器出力を
   合成する合成器と、 で構成することを特徴とするＧＦＳＫ直交変調器。
2. 【請求項２】 前記ＲＯＭアドレス設定回路が有する反
   転信号生成機能の出力と、前記Ｉch・Ｑch信号を格納す
   るＲＯＭ出力と、を前記Ｄ／Ａ変換器入力側において演
   算することを特徴とする請求項１記載のＧＦＳＫ直交変
   調器。
3. 【請求項３】 請求項１記載の直交変調器において、入
   力信号の帯域制限用ＬＰＦの出力応答広がりＬシンボル
   に相当するバッファを用い、送信開始時の先頭Ｌ−１シ
   ンボルのデータ列が既知の場合、データ送信開始前にＤ
   ／Ａ変換回路をプリセットして搬送波を送信し、送信デ
   ータ信号の先頭数シンボルをパターン認識することで前
   記プリセットを開放することを特徴とするＧＦＳＫ直交
   変調方法。