JP3086488B2 - デジタル位相変調器 - Google Patents
デジタル位相変調器Info
- Publication number
- JP3086488B2 JP3086488B2 JP03016488A JP1648891A JP3086488B2 JP 3086488 B2 JP3086488 B2 JP 3086488B2 JP 03016488 A JP03016488 A JP 03016488A JP 1648891 A JP1648891 A JP 1648891A JP 3086488 B2 JP3086488 B2 JP 3086488B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- information
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル変調器に関
し、特にπ／４シフトＱＰＳＫ（Quadri PhaseShift Ke
ying）信号を導出するデジタル変調器に関する。
し、特にπ／４シフトＱＰＳＫ（Quadri PhaseShift Ke
ying）信号を導出するデジタル変調器に関する。
【０００２】
【従来の技術】一般に、π／４シフトＱＰＳＫ変調され
た搬送波信号（以下、変調信号と称す）は、次のように
表すことが出来る。
た搬送波信号（以下、変調信号と称す）は、次のように
表すことが出来る。
【０００３】
【数１】
【０００４】上記の式から明らかなように、変調信号
は、２つの直交した成分で表すことが出来、直交変調器
にて当該変調信号を得ることが出来る。尚、上式の第１
項は変調信号の同相（Ｉ相）成分、第２項は変調信号の
直交位相（Ｑ相）成分と一般に称される。
は、２つの直交した成分で表すことが出来、直交変調器
にて当該変調信号を得ることが出来る。尚、上式の第１
項は変調信号の同相（Ｉ相）成分、第２項は変調信号の
直交位相（Ｑ相）成分と一般に称される。
【０００５】斯様に変調信号が２つの直交した成分で表
せることを利用して構成された変調器としては、例えば
図５に示したものが考えられる。
せることを利用して構成された変調器としては、例えば
図５に示したものが考えられる。
【０００６】図５において、１はベースバンド信号が供
給される入力端子、２は入力されたベースバンド信号
（シリアル信号）をパラレル信号に変換するシリアル／
パラレル変換回路、３はシリアル／パラレル変換回路２
からのパラレル信号に基づきＩ相及びＱ相のデジタルデ
ータを出力するマッピング回路、４はマッピング回路３
からのＩ相データをアナログ信号に変換する第１デジタ
ル／アナログ変換回路、５はマッピング回路３からのＱ
相データをアナログ信号に変換する第２デジタル／アナ
ログ変換回路、６は第１デジタル／アナログ変換回路４
からの出力信号の帯域を制限する第１の２乗余弦ロール
オフフィルタ、７は第２デジタル／アナログ変換回路５
からの出力信号の帯域を制限する第２の２乗余弦ロール
オフフィルタ、８は搬送波信号を出力する搬送波信号発
生源、９は搬送波信号発生源８からの搬送波信号をπ／
２移相する移相回路、１０は第１の余弦ロールオフフィ
ルタ６からの出力信号と搬送波信号発生源８からの搬送
波信号を乗算する第１乗算回路、１１は第２の余弦ロー
ルオフフィルタ７からの出力信号と移相回路９にてπ／
２移相された搬送波信号とを乗算する第２乗算回路、１
２は第１乗算回路１０からの第２乗算回路１１からの出
力信号を加算する加算回路、１３は変調された信号を導
出する出力端子である。
給される入力端子、２は入力されたベースバンド信号
（シリアル信号）をパラレル信号に変換するシリアル／
パラレル変換回路、３はシリアル／パラレル変換回路２
からのパラレル信号に基づきＩ相及びＱ相のデジタルデ
ータを出力するマッピング回路、４はマッピング回路３
からのＩ相データをアナログ信号に変換する第１デジタ
ル／アナログ変換回路、５はマッピング回路３からのＱ
相データをアナログ信号に変換する第２デジタル／アナ
ログ変換回路、６は第１デジタル／アナログ変換回路４
からの出力信号の帯域を制限する第１の２乗余弦ロール
オフフィルタ、７は第２デジタル／アナログ変換回路５
からの出力信号の帯域を制限する第２の２乗余弦ロール
オフフィルタ、８は搬送波信号を出力する搬送波信号発
生源、９は搬送波信号発生源８からの搬送波信号をπ／
２移相する移相回路、１０は第１の余弦ロールオフフィ
ルタ６からの出力信号と搬送波信号発生源８からの搬送
波信号を乗算する第１乗算回路、１１は第２の余弦ロー
ルオフフィルタ７からの出力信号と移相回路９にてπ／
２移相された搬送波信号とを乗算する第２乗算回路、１
２は第１乗算回路１０からの第２乗算回路１１からの出
力信号を加算する加算回路、１３は変調された信号を導
出する出力端子である。
【０００７】次に、動作について簡単に説明すると、ま
ず入力端子１から入力されたベースバンド信号はパラレ
ル信号に変換され、マッピング回路３に供給される。マ
ッピング回路３では、入力されたパラレル信号に基づき
信号点を定め、当該信号点におけるＩ相及びＱ相の振幅
情報に関するデジタルデータを出力する。斯様に導出さ
れた各デジタルデータは、夫々アナログ信号に変換され
た後、狭帯域伝送のために、２乗余弦ロールオフフィル
タに供給される。次いで、第１の２乗余弦ロールオフフ
ィルタ６を通過した信号と搬送波信号とを乗算するとと
もに、第２の２乗余弦ロールオフフィルタ７を通過した
信号と移相回路９にて移相された搬送波信号とを乗算
し、両乗算出力信号を加算することにより、所望のπ／
４シフトＱＰＳＫ信号が導出される。
ず入力端子１から入力されたベースバンド信号はパラレ
ル信号に変換され、マッピング回路３に供給される。マ
ッピング回路３では、入力されたパラレル信号に基づき
信号点を定め、当該信号点におけるＩ相及びＱ相の振幅
情報に関するデジタルデータを出力する。斯様に導出さ
れた各デジタルデータは、夫々アナログ信号に変換され
た後、狭帯域伝送のために、２乗余弦ロールオフフィル
タに供給される。次いで、第１の２乗余弦ロールオフフ
ィルタ６を通過した信号と搬送波信号とを乗算するとと
もに、第２の２乗余弦ロールオフフィルタ７を通過した
信号と移相回路９にて移相された搬送波信号とを乗算
し、両乗算出力信号を加算することにより、所望のπ／
４シフトＱＰＳＫ信号が導出される。
【０００８】
【発明が解決しようとする課題】上述した従来の構成で
は、最終的な変調動作が、アナログ信号にて行われるた
め、回路構成が大きくなるとともに、Ｉ相とＱ相成分等
のバラツキや搬送波信号をπ／２シフトする移相回路に
おける移相量の誤差等にて変調された信号の波形に歪み
を生じる虞があった。
は、最終的な変調動作が、アナログ信号にて行われるた
め、回路構成が大きくなるとともに、Ｉ相とＱ相成分等
のバラツキや搬送波信号をπ／２シフトする移相回路に
おける移相量の誤差等にて変調された信号の波形に歪み
を生じる虞があった。
【０００９】
【課題を解決するための手段】本発明は、ベースバンド
信号が入力される入力端子と、この入力端子より入力さ
れたベースバンド信号をパラレル信号に変換するシリア
ル／パラレル変換手段と、搬送波信号の位相に関する搬
送波位相情報を出力する搬送波位相情報出力手段と、直
交軸の回転位相量に関する軸位相情報を出力する軸位相
情報出力手段と、前記シリアル／パラレル変換手段の出
力、前記搬送波位相情報出力手段からの搬送波位相情報
及び前記軸位相情報出力手段からの軸位相情報とに対応
して、該搬送波位相における搬送波信号と、前記シリア
ル／パラレル変換手段出力及び軸位相情報に基づき定ま
る信号点における振幅情報との乗算データが格納された
複数の記憶手段と、この記憶手段からの出力信号を演算
する演算手段と、この演算手段からの演算出力をアナロ
グ信号に変換するデジタル／アナログ信号変換手段とを
具備したことを特徴とする。
信号が入力される入力端子と、この入力端子より入力さ
れたベースバンド信号をパラレル信号に変換するシリア
ル／パラレル変換手段と、搬送波信号の位相に関する搬
送波位相情報を出力する搬送波位相情報出力手段と、直
交軸の回転位相量に関する軸位相情報を出力する軸位相
情報出力手段と、前記シリアル／パラレル変換手段の出
力、前記搬送波位相情報出力手段からの搬送波位相情報
及び前記軸位相情報出力手段からの軸位相情報とに対応
して、該搬送波位相における搬送波信号と、前記シリア
ル／パラレル変換手段出力及び軸位相情報に基づき定ま
る信号点における振幅情報との乗算データが格納された
複数の記憶手段と、この記憶手段からの出力信号を演算
する演算手段と、この演算手段からの演算出力をアナロ
グ信号に変換するデジタル／アナログ信号変換手段とを
具備したことを特徴とする。
【００１０】また、ベースバンド信号が入力される入力
端子と、この入力端子より入力されたベースバンド信号
を２ビットのパラレル信号に変換するシリアル／パラレ
ル変換手段と、搬送波信号の位相に関する搬送波位相情
報を出力する搬送波位相情報出力手段と、直交軸の回転
位相量に関する軸位相情報を出力する軸位相情報出力手
段と、前記シリアル／パラレル変換手段の第１ビット出
力及び前記軸位相情報出力手段からの軸位相情報とに対
応して前記シリアル／パラレル変換手段の第１ビット出
力及び軸位相情報に基づき定まる信号点における振幅情
報が格納された第１及び第２記憶手段と、前記シリアル
／パラレル変換手段の第２ビット出力及び前記軸位相情
報出力手段からの軸位相情報に対応して、前記シリアル
／パラレル変換手段の第２ビット出力及び軸位相情報に
基づき定まる信号点における振幅情報が格納された第３
及び第４記憶手段と、前記第１記憶手段からの出力信号
と第３記憶手段からの出力信号を加算する第１加算手段
と、前記第２記憶手段からの出力信号と第４記憶手段か
らの出力信号とを加算する第２加算手段と、前記第１加
算手段の加算出力及び第２加算手段の加算出力と前記搬
送波位相情報出力手段からの搬送波位相情報に基づき変
調信号を導出する変調信号導出手段と、この変調信号導
出手段から出力信号をアナログ信号に変換するデジタル
／アナログ変換手段とを具備したことを特徴とする。
端子と、この入力端子より入力されたベースバンド信号
を２ビットのパラレル信号に変換するシリアル／パラレ
ル変換手段と、搬送波信号の位相に関する搬送波位相情
報を出力する搬送波位相情報出力手段と、直交軸の回転
位相量に関する軸位相情報を出力する軸位相情報出力手
段と、前記シリアル／パラレル変換手段の第１ビット出
力及び前記軸位相情報出力手段からの軸位相情報とに対
応して前記シリアル／パラレル変換手段の第１ビット出
力及び軸位相情報に基づき定まる信号点における振幅情
報が格納された第１及び第２記憶手段と、前記シリアル
／パラレル変換手段の第２ビット出力及び前記軸位相情
報出力手段からの軸位相情報に対応して、前記シリアル
／パラレル変換手段の第２ビット出力及び軸位相情報に
基づき定まる信号点における振幅情報が格納された第３
及び第４記憶手段と、前記第１記憶手段からの出力信号
と第３記憶手段からの出力信号を加算する第１加算手段
と、前記第２記憶手段からの出力信号と第４記憶手段か
らの出力信号とを加算する第２加算手段と、前記第１加
算手段の加算出力及び第２加算手段の加算出力と前記搬
送波位相情報出力手段からの搬送波位相情報に基づき変
調信号を導出する変調信号導出手段と、この変調信号導
出手段から出力信号をアナログ信号に変換するデジタル
／アナログ変換手段とを具備したことを特徴とする。
【００１１】
【作用】本発明によれば、ベースバンド信号をパラレル
信号に変換し、このパラレル信号、搬送信号の位相に関
する搬送波位相情報及び直交軸の回転位相量に関する軸
位相情報とに基づき、当該位相における搬送波信号と前
記パラレル信号及び軸位相情報とに基づき定まる信号点
における振幅情報との乗算データを複数の記憶手段から
得、これらを加算した後、アナログ信号に変換して変調
された信号を導出する。
信号に変換し、このパラレル信号、搬送信号の位相に関
する搬送波位相情報及び直交軸の回転位相量に関する軸
位相情報とに基づき、当該位相における搬送波信号と前
記パラレル信号及び軸位相情報とに基づき定まる信号点
における振幅情報との乗算データを複数の記憶手段から
得、これらを加算した後、アナログ信号に変換して変調
された信号を導出する。
【００１２】
【実施例】図１は、本発明の一実施例を示すブロック図
で、π／４シフトＱＰＳＫ信号を出力する変調器の構成
を示している。図１において、１００はベースバンド信
号が入力される入力端子、１０１は入力端子１００から
入力されたベースバンド信号（シリアル信号）をパラレ
ル信号に変換するシリアル／パラレル変換回路、１０２
は搬送波信号の周波数の２n倍のクロック信号に基づき
計数を行い、計数値が２n−１になったとき、次の計数
時にリセットされる搬送波位相カウンタで、計数値が０
のとき、搬送波位相が０であることを示す情報を出力
し、また計数値が２ n （すなわち、０にリセットされる
時）のとき、搬送波位相が２π（すなわち同時に０でも
ある）であることを示す情報を出力する手段となる。１
０３は、ベースバンド信号のビットクロックに同期した
信号に基づき計数を行い、例えば計数値が７になったと
き、次の計数時にリセットされる直交軸位相カウンタ
で、直交軸の回転位相量に関する軸位相情報を出力する
手段となる。１０４は搬送波位相カウンタ１０２から出
力される搬送波位相情報をπ／２に相当する時間だけ遅
延させる遅延回路、１０５はシリアル／パラレル変換回
路１０１からの出力信号、搬送波位相カウンタ１０２か
らの搬送波位相情報及び直交軸位相カウンタ１０３から
の軸位相情報をアドレスとし、パラレル信号と軸位相情
報にて定められる信号点のＩ相成分（振幅情報）と搬送
波位相情報における搬送波信号の振幅情報との乗算デー
タを格納する第１記憶装置、１０６はシリアル／パラレ
ル変換回路１０１からの出力信号、搬送波位相情報及び
軸位相情報をアドレスとし、パラレル信号と軸位相情報
にて定められる信号点のＱ相成分（振幅情報）と搬送波
位相情報における搬送波信号の振幅情報との乗算データ
を格納する第２記憶装置、１０７は第１記憶装置１０５
から導出されたデータと第２記憶装置１０６から導出さ
れたデータとを演算する演算回路、１０８は演算回路１
０７からの演算出力信号をアナログ信号に変換するデジ
タル／アナログ変換回路、１０９はπ／４シフトＱＰＳ
Ｋ信号を導出する出力端子である。
で、π／４シフトＱＰＳＫ信号を出力する変調器の構成
を示している。図１において、１００はベースバンド信
号が入力される入力端子、１０１は入力端子１００から
入力されたベースバンド信号（シリアル信号）をパラレ
ル信号に変換するシリアル／パラレル変換回路、１０２
は搬送波信号の周波数の２n倍のクロック信号に基づき
計数を行い、計数値が２n−１になったとき、次の計数
時にリセットされる搬送波位相カウンタで、計数値が０
のとき、搬送波位相が０であることを示す情報を出力
し、また計数値が２ n （すなわち、０にリセットされる
時）のとき、搬送波位相が２π（すなわち同時に０でも
ある）であることを示す情報を出力する手段となる。１
０３は、ベースバンド信号のビットクロックに同期した
信号に基づき計数を行い、例えば計数値が７になったと
き、次の計数時にリセットされる直交軸位相カウンタ
で、直交軸の回転位相量に関する軸位相情報を出力する
手段となる。１０４は搬送波位相カウンタ１０２から出
力される搬送波位相情報をπ／２に相当する時間だけ遅
延させる遅延回路、１０５はシリアル／パラレル変換回
路１０１からの出力信号、搬送波位相カウンタ１０２か
らの搬送波位相情報及び直交軸位相カウンタ１０３から
の軸位相情報をアドレスとし、パラレル信号と軸位相情
報にて定められる信号点のＩ相成分（振幅情報）と搬送
波位相情報における搬送波信号の振幅情報との乗算デー
タを格納する第１記憶装置、１０６はシリアル／パラレ
ル変換回路１０１からの出力信号、搬送波位相情報及び
軸位相情報をアドレスとし、パラレル信号と軸位相情報
にて定められる信号点のＱ相成分（振幅情報）と搬送波
位相情報における搬送波信号の振幅情報との乗算データ
を格納する第２記憶装置、１０７は第１記憶装置１０５
から導出されたデータと第２記憶装置１０６から導出さ
れたデータとを演算する演算回路、１０８は演算回路１
０７からの演算出力信号をアナログ信号に変換するデジ
タル／アナログ変換回路、１０９はπ／４シフトＱＰＳ
Ｋ信号を導出する出力端子である。
【００１３】次に、動作について説明するが、その前
に、図２を用いてπ／４シフトＱＰＳＫについて簡単に
説明すると、π／４シフトＱＰＳＫは、ある時点に於て
ベースバンド信号の２ビットデータの組み合わせにより
信号点が図２の点Ａ〜Ｄのいずれかにあるとすると、次
の時点ではＩ軸及びＱ軸がπ／４シフトした仮想軸と単
位円との交点である信号点（即ち、図２の点Ｅ〜Ｈ）の
いずれかに移動する。以下同様に、所定の時間スロット
毎にＩ軸及びＱ軸をπ／４づつシフトさせて行くように
したものである。
に、図２を用いてπ／４シフトＱＰＳＫについて簡単に
説明すると、π／４シフトＱＰＳＫは、ある時点に於て
ベースバンド信号の２ビットデータの組み合わせにより
信号点が図２の点Ａ〜Ｄのいずれかにあるとすると、次
の時点ではＩ軸及びＱ軸がπ／４シフトした仮想軸と単
位円との交点である信号点（即ち、図２の点Ｅ〜Ｈ）の
いずれかに移動する。以下同様に、所定の時間スロット
毎にＩ軸及びＱ軸をπ／４づつシフトさせて行くように
したものである。
【００１４】さて、入力端子１００から入力されたベー
スバンド信号（シリアル信号）は、２ビットづつシリア
ル／パラレル変換回路１０１に供給され、パラレル信号
（即ち、信号点の位置を示す基準情報）に変換され、第
１記憶装置１０５及び第２記憶装置１０６にアドレスと
して供給される。また、直交軸位相カウンタ１０３は、
シリアル／パラレル変換回路１０１へのベースバンド信
号の取り込みに同期してその内容を歩進するように構成
されており、パラレル信号に基づく信号点を最終的に決
定する軸位相情報をアドレスとして、第１記憶装置１０
５及び第２記憶装置１０６に供給する。
スバンド信号（シリアル信号）は、２ビットづつシリア
ル／パラレル変換回路１０１に供給され、パラレル信号
（即ち、信号点の位置を示す基準情報）に変換され、第
１記憶装置１０５及び第２記憶装置１０６にアドレスと
して供給される。また、直交軸位相カウンタ１０３は、
シリアル／パラレル変換回路１０１へのベースバンド信
号の取り込みに同期してその内容を歩進するように構成
されており、パラレル信号に基づく信号点を最終的に決
定する軸位相情報をアドレスとして、第１記憶装置１０
５及び第２記憶装置１０６に供給する。
【００１５】上述したパラレル信号と軸位相情報とに基
づく信号点の決定について、図２を用いて説明する。
づく信号点の決定について、図２を用いて説明する。
【００１６】今、シリアル／パラレル変換回路１０１か
ら出力されたパラレル信号が、００であり、直交軸が基
準位相にあったとすると、両情報にて決定される信号点
は点Ａとなる。この時のＩ相データ（振幅情報）は、０
となり、またＱ相データ（振幅情報）は、１となる。そ
して、この状態からパラレル信号が変化するとともに、
軸位相情報が変化して信号点が変化するのであるが、こ
こでは説明の簡略化のため、パラレル信号は００のまま
とする。従って、前述したように直交軸がπ／４づつシ
フトされて軸位相が変化すると、信号点は軸位相の変化
に伴い点Ｅ、点Ｂ…となる。
ら出力されたパラレル信号が、００であり、直交軸が基
準位相にあったとすると、両情報にて決定される信号点
は点Ａとなる。この時のＩ相データ（振幅情報）は、０
となり、またＱ相データ（振幅情報）は、１となる。そ
して、この状態からパラレル信号が変化するとともに、
軸位相情報が変化して信号点が変化するのであるが、こ
こでは説明の簡略化のため、パラレル信号は００のまま
とする。従って、前述したように直交軸がπ／４づつシ
フトされて軸位相が変化すると、信号点は軸位相の変化
に伴い点Ｅ、点Ｂ…となる。
【００１７】また、各記憶装置１０５及び１０６には、
搬送波位相情報もアドレスとして供給されており、今、
クロック信号の周波数を搬送波信号の周波数の８倍、搬
送波位相カウンタ１２を３ビットカウンタとすると、搬
送波位相カウンタ１０２は、クロック信号の供給に応じ
て、０００［搬送波位相が０であることを示す情報］、
００１［搬送波位相がπ／４であることを示す情報］、
０１０［搬送波位相がπ／２であることを示す情報］、
０１１［搬送波位相が３π／４であることを示す情
報］、１００［搬送波位相がπであることを示す情
報］、１０１［搬送波位相が５π／４であることを示す
情報］、１１０［搬送波位相が３π／２であることを示
す情報］及び１１１［搬送波位相が７π／４であること
を示す情報］を出力する。
搬送波位相情報もアドレスとして供給されており、今、
クロック信号の周波数を搬送波信号の周波数の８倍、搬
送波位相カウンタ１２を３ビットカウンタとすると、搬
送波位相カウンタ１０２は、クロック信号の供給に応じ
て、０００［搬送波位相が０であることを示す情報］、
００１［搬送波位相がπ／４であることを示す情報］、
０１０［搬送波位相がπ／２であることを示す情報］、
０１１［搬送波位相が３π／４であることを示す情
報］、１００［搬送波位相がπであることを示す情
報］、１０１［搬送波位相が５π／４であることを示す
情報］、１１０［搬送波位相が３π／２であることを示
す情報］及び１１１［搬送波位相が７π／４であること
を示す情報］を出力する。
【００１８】而して、第１記憶装置１０５に、パラレル
信号に変換されたベースバンド信号（例えば、０１）、
直交軸位相カウンタ１０３から軸位相０（即ち、基準
軸）及び搬送波位相情報“１０１”（即ち、５π／４を
示す情報）がアドレスとして供給されたとすると、第１
記憶装置１０５からは、図２の信号点ＢにおけるＩ相成
分の振幅情報（この場合、０）とＣＯＳ（５π／４）の
乗算データ（即ち、０）が出力される。また、この場
合、第２記憶装置１０６には、ベースバンド信号０１、
軸位相０及び搬送波位相情報“０１１”（即ち、３π／
４を示す情報）がアドレスとして供給され、第２記憶装
置１０６からは、図２の信号店ＢにおけるＱ相成分の振
幅情報（この場合、１）とＣＯＳ（３π／４）の乗算デ
ータ[即ち、ＳＩＮ（５π／４）]が出力される。
信号に変換されたベースバンド信号（例えば、０１）、
直交軸位相カウンタ１０３から軸位相０（即ち、基準
軸）及び搬送波位相情報“１０１”（即ち、５π／４を
示す情報）がアドレスとして供給されたとすると、第１
記憶装置１０５からは、図２の信号点ＢにおけるＩ相成
分の振幅情報（この場合、０）とＣＯＳ（５π／４）の
乗算データ（即ち、０）が出力される。また、この場
合、第２記憶装置１０６には、ベースバンド信号０１、
軸位相０及び搬送波位相情報“０１１”（即ち、３π／
４を示す情報）がアドレスとして供給され、第２記憶装
置１０６からは、図２の信号店ＢにおけるＱ相成分の振
幅情報（この場合、１）とＣＯＳ（３π／４）の乗算デ
ータ[即ち、ＳＩＮ（５π／４）]が出力される。
【００１９】斯様に各記憶装置から出力された乗算デー
タは、演算回路１０７にて演算されて変調信号の前記搬
送波位相における振幅情報となり、各搬送波位相におけ
る振幅情報を順次演算回路１０７から出力し、これをデ
ジタル／アナログ変換回路１０８にてアナログ信号に変
換して出力端子１０９より導出することにより、所望の
π／４シフトＱＰＳＫ信号を得ることができる。
タは、演算回路１０７にて演算されて変調信号の前記搬
送波位相における振幅情報となり、各搬送波位相におけ
る振幅情報を順次演算回路１０７から出力し、これをデ
ジタル／アナログ変換回路１０８にてアナログ信号に変
換して出力端子１０９より導出することにより、所望の
π／４シフトＱＰＳＫ信号を得ることができる。
【００２０】尚、上記実施例では、搬送波位相カウンタ
１０２の出力を第１記憶装置１０５と第２記憶装置１０
６でπ／２だけ異ならせるようにしたが、図１に破線で
示したように、各記憶装置へ供給される搬送波位相情報
を同一とし、一方の記憶装置の出力（図では第２記憶装
置１０６の出力）をπ／２に相当する時間だけ遅延させ
るようにしても良い。
１０２の出力を第１記憶装置１０５と第２記憶装置１０
６でπ／２だけ異ならせるようにしたが、図１に破線で
示したように、各記憶装置へ供給される搬送波位相情報
を同一とし、一方の記憶装置の出力（図では第２記憶装
置１０６の出力）をπ／２に相当する時間だけ遅延させ
るようにしても良い。
【００２１】図３は、本発明の第２実施例を示すブロッ
ク図で、第１記憶装置１０５を、シリアル／パラレル変
換回路１０１からのパラレル信号と直交軸位相カウンタ
１０３からの軸位相情報をアドレスとし、両情報にて決
定される信号点のＩ相成分の振幅情報を格納する第１Ｒ
ＯＭ １０５Ａと、この第１ＲＯＭ １０５Ａからの出
力信号及び搬送波位相カウンタ１０２からの搬送波位相
情報をアドレスとして前記Ｉ相成分の振幅情報と前記搬
送波位相における搬送波信号の振幅情報との乗算データ
を格納する第２ＲＯＭ １０５Ｂとで構成するととも
に、第２記憶装置１０６を、シリアル／パラレル変換回
路１０１からのパラレル信号と直交軸位相カウンタ１０
３からの軸位相情報をアドレスとし、両情報にて決定さ
れる信号点のＱ相成分の振幅情報を格納する第３ＲＯＭ
１０６Ａと、この第３ＲＯＭ １０６Ａからの出力信
号及び遅延回路１０４にて遅延（即ち、移相）された搬
送波位相情報がアドレスとして供給され、前記Ｑ相成分
の振幅情報と前記搬送波位相における搬送波信号の振幅
情報との乗算データを格納する第４ＲＯＭ １０６Ｂと
で構成した例を示している。
ク図で、第１記憶装置１０５を、シリアル／パラレル変
換回路１０１からのパラレル信号と直交軸位相カウンタ
１０３からの軸位相情報をアドレスとし、両情報にて決
定される信号点のＩ相成分の振幅情報を格納する第１Ｒ
ＯＭ １０５Ａと、この第１ＲＯＭ １０５Ａからの出
力信号及び搬送波位相カウンタ１０２からの搬送波位相
情報をアドレスとして前記Ｉ相成分の振幅情報と前記搬
送波位相における搬送波信号の振幅情報との乗算データ
を格納する第２ＲＯＭ １０５Ｂとで構成するととも
に、第２記憶装置１０６を、シリアル／パラレル変換回
路１０１からのパラレル信号と直交軸位相カウンタ１０
３からの軸位相情報をアドレスとし、両情報にて決定さ
れる信号点のＱ相成分の振幅情報を格納する第３ＲＯＭ
１０６Ａと、この第３ＲＯＭ １０６Ａからの出力信
号及び遅延回路１０４にて遅延（即ち、移相）された搬
送波位相情報がアドレスとして供給され、前記Ｑ相成分
の振幅情報と前記搬送波位相における搬送波信号の振幅
情報との乗算データを格納する第４ＲＯＭ １０６Ｂと
で構成した例を示している。
【００２２】第２実施例によれば、まずパラレル信号と
軸位相情報とに基づき信号点のＩ相及びＱ相の振幅情報
を求め、次いでこの振幅情報と搬送波信号の瞬時位相に
おける振幅情報との乗算データを求め、両乗算データを
演算した後、アナログ信号に変換することにより所望の
変調信号が得られる。
軸位相情報とに基づき信号点のＩ相及びＱ相の振幅情報
を求め、次いでこの振幅情報と搬送波信号の瞬時位相に
おける振幅情報との乗算データを求め、両乗算データを
演算した後、アナログ信号に変換することにより所望の
変調信号が得られる。
【００２３】尚、第２実施例においても、第２ＲＯＭ及
び第４ＲＯＭに供給する搬送波位相情報を同一にし、例
えば第４ＲＯＭの出力側にπ／２に相当する時間だけ遅
延させる遅延回路を設けるようにしてもよい。
び第４ＲＯＭに供給する搬送波位相情報を同一にし、例
えば第４ＲＯＭの出力側にπ／２に相当する時間だけ遅
延させる遅延回路を設けるようにしてもよい。
【００２４】図４は本発明の第３実施例を示すブロック
図で、π／４シフトＱＰＳＫを次式で表した場合の実施
例である。
図で、π／４シフトＱＰＳＫを次式で表した場合の実施
例である。
【００２５】
【数２】
【００２６】図４において、２００はベースバンド信号
が入力される入力端子、２０１は入力されたベースバン
ド信号（シリアル信号）をパラレル信号に変換するシリ
アル／パラレル変換回路、２０２はベースバンド信号の
情報変更タイミングに同期した信号に基づき計数を行
い、例えば計数値が７になったとき、リセットされる直
交軸位相カウンタで、直交軸の回転位相量に関する軸位
相情報を出力する手段となる。２０３はパラレル信号の
第１ビット出力ａ及び直交軸位相カウンタ２０２からの
軸位相情報ｋがアドレスとして供給され、データ［即
ち、ＣＯＳ（ａπ＋ｋπ／４）］が格納された第１ＲＯ
Ｍ、２０４はパラレル信号の第１ビット出力ａ及び直交
軸位相カウンタ２０２からの軸位相情報ｋがアドレスと
して供給され、データ［ＳＩＮ（ａπ＋ｋπ／４）］が
格納された第２ＲＯＭ、２０５はパラレル信号の第２ビ
ット出力ｂ及び直交軸位相カウンタ２０２からの軸位相
情報ｋがアドレスとして供給され、データ［ＳＩＮ（ｂ
π＋ｋπ／４）］が格納された第３ＲＯＭ、２０６はパ
ラレル信号の第２ビット出力ｂ及び直交軸位相カウンタ
２０２からの軸位相情報ｋがアドレスとして供給され、
データ［ＣＯＳ（ｂπ＋ｋπ／４）］が格納された第４
ＲＯＭ、２０７は第１ＲＯＭ ２０３からの出力信号と
第３ＲＯＭ ２０５からの出力信号とを加算する第１加
算回路、２０８は第２ＲＯＭ ２０４からの出力信号と
第４ＲＯＭ ２０６からの出力信号とを加算する第２加
算回路、２０９は搬送波信号の周波数の２n 倍のクロッ
ク信号に基づき計数を行い、計数値が２n −１になった
とき、リセットされる搬送波位相カウンタで、計数値が
０のとき、搬送波位相が０であることを示す情報を出力
し、また計数値が２n −１のとき、搬送波位相が２πで
あることを示す情報を出力する手段となる。２１０は搬
送波位相カウンタ２０９からの出力信号をπ／２に相当
する時間だけ遅延させる遅延回路、２１１は第１加算回
路２０７の出力信号、第２加算回路２０８の出力信号及
び搬送波位相情報に基づき変調信号を導出する変調信号
導出回路で、第１加算回路２０７からの出力信号と搬送
波位相カウンタ２０９からの搬送波位相情報がアドレス
として供給され、当該搬送波位相情報に基づく搬送波信
号の振幅情報と前記第１加算回路２０７からの加算出力
との乗算データが格納された第５ＲＯＭ ２１２と、遅
延回路２１０にて遅延された搬送波位相情報とがアドレ
スとして供給され、当該搬送波位相情報に基づく搬送波
信号の振幅情報と第２加算回路２０８からの加算出力と
の乗算データが格納された第６ＲＯＭ ２１３と、両Ｒ
ＯＭからの出力信号を演算する演算回路２１４とより構
成されている。２１５は変調信号導出回路２１１からの
出力信号をアナログ信号に変換するデジタル／アナログ
変換回路、２１６はπ／４シフトＱＰＳＫ信号を導出す
る出力端子である。
が入力される入力端子、２０１は入力されたベースバン
ド信号（シリアル信号）をパラレル信号に変換するシリ
アル／パラレル変換回路、２０２はベースバンド信号の
情報変更タイミングに同期した信号に基づき計数を行
い、例えば計数値が７になったとき、リセットされる直
交軸位相カウンタで、直交軸の回転位相量に関する軸位
相情報を出力する手段となる。２０３はパラレル信号の
第１ビット出力ａ及び直交軸位相カウンタ２０２からの
軸位相情報ｋがアドレスとして供給され、データ［即
ち、ＣＯＳ（ａπ＋ｋπ／４）］が格納された第１ＲＯ
Ｍ、２０４はパラレル信号の第１ビット出力ａ及び直交
軸位相カウンタ２０２からの軸位相情報ｋがアドレスと
して供給され、データ［ＳＩＮ（ａπ＋ｋπ／４）］が
格納された第２ＲＯＭ、２０５はパラレル信号の第２ビ
ット出力ｂ及び直交軸位相カウンタ２０２からの軸位相
情報ｋがアドレスとして供給され、データ［ＳＩＮ（ｂ
π＋ｋπ／４）］が格納された第３ＲＯＭ、２０６はパ
ラレル信号の第２ビット出力ｂ及び直交軸位相カウンタ
２０２からの軸位相情報ｋがアドレスとして供給され、
データ［ＣＯＳ（ｂπ＋ｋπ／４）］が格納された第４
ＲＯＭ、２０７は第１ＲＯＭ ２０３からの出力信号と
第３ＲＯＭ ２０５からの出力信号とを加算する第１加
算回路、２０８は第２ＲＯＭ ２０４からの出力信号と
第４ＲＯＭ ２０６からの出力信号とを加算する第２加
算回路、２０９は搬送波信号の周波数の２n 倍のクロッ
ク信号に基づき計数を行い、計数値が２n −１になった
とき、リセットされる搬送波位相カウンタで、計数値が
０のとき、搬送波位相が０であることを示す情報を出力
し、また計数値が２n −１のとき、搬送波位相が２πで
あることを示す情報を出力する手段となる。２１０は搬
送波位相カウンタ２０９からの出力信号をπ／２に相当
する時間だけ遅延させる遅延回路、２１１は第１加算回
路２０７の出力信号、第２加算回路２０８の出力信号及
び搬送波位相情報に基づき変調信号を導出する変調信号
導出回路で、第１加算回路２０７からの出力信号と搬送
波位相カウンタ２０９からの搬送波位相情報がアドレス
として供給され、当該搬送波位相情報に基づく搬送波信
号の振幅情報と前記第１加算回路２０７からの加算出力
との乗算データが格納された第５ＲＯＭ ２１２と、遅
延回路２１０にて遅延された搬送波位相情報とがアドレ
スとして供給され、当該搬送波位相情報に基づく搬送波
信号の振幅情報と第２加算回路２０８からの加算出力と
の乗算データが格納された第６ＲＯＭ ２１３と、両Ｒ
ＯＭからの出力信号を演算する演算回路２１４とより構
成されている。２１５は変調信号導出回路２１１からの
出力信号をアナログ信号に変換するデジタル／アナログ
変換回路、２１６はπ／４シフトＱＰＳＫ信号を導出す
る出力端子である。
【００２７】第３実施例では、まずパラレル信号の各ビ
ット出力及び軸位相情報に基づき４つのデータを得、次
いで異なるビット出力に対応するデータを夫々加算して
ベースバンド信号のＩ相成分及びＱ相成分の振幅情報を
求め、この振幅情報と搬送波位相情報とに基づき、各相
成分と供給された搬送波情報における搬送波信号の振幅
情報との乗算データを得、これらを演算した後、アナロ
グ信号に変換して所望のπ／４シフトＱＰＳＫ信号を導
出する。
ット出力及び軸位相情報に基づき４つのデータを得、次
いで異なるビット出力に対応するデータを夫々加算して
ベースバンド信号のＩ相成分及びＱ相成分の振幅情報を
求め、この振幅情報と搬送波位相情報とに基づき、各相
成分と供給された搬送波情報における搬送波信号の振幅
情報との乗算データを得、これらを演算した後、アナロ
グ信号に変換して所望のπ／４シフトＱＰＳＫ信号を導
出する。
【００２８】尚、第３実施例においても、第５ＲＯＭ及
び第６ＲＯＭに供給する搬送波位相情報を同一とし、例
えば第６ＲＯＭの出力信号をπ／２に相当する時間だけ
遅延させる遅延回路を設けるようにしてもよい。
び第６ＲＯＭに供給する搬送波位相情報を同一とし、例
えば第６ＲＯＭの出力信号をπ／２に相当する時間だけ
遅延させる遅延回路を設けるようにしてもよい。
【００２９】
【発明の効果】本発明によれば、ベースバンド信号が入
力される入力端子と、この入力端子より入力されたベー
スバンド信号をパラレル信号に変換するシリアル／パラ
レル変換手段と、搬送波信号の位相に関する搬送波位相
情報を出力する搬送波位相情報出力手段と、直交軸の回
転位相量に関する軸位相情報を出力する軸位相情報出力
手段と、前記シリアル／パラレル変換手段の出力、前記
搬送波位相情報出力手段からの搬送波位相情報及び前記
軸位相情報出力手段からの軸位相情報とに対応して該搬
送波位相における搬送波信号と、前記シリアル／パラレ
ル変換手段出力及び軸位相情報にて定まる信号点におけ
る振幅情報との乗算データを格納された複数の記憶手段
と、この記憶手段からの出力信号を演算する演算手段
と、この演算手段からの演算出力をアナログ信号に変換
するデジタル／アナログ変換手段とを具備したので、従
来の如き各相成分の調整を行うことなく、良好なπ／４
シフトＱＰＳＫ信号を得ることが出来、しかも全てデジ
タル回路にて構成することが出来るので、ＩＣ化に好適
である。
力される入力端子と、この入力端子より入力されたベー
スバンド信号をパラレル信号に変換するシリアル／パラ
レル変換手段と、搬送波信号の位相に関する搬送波位相
情報を出力する搬送波位相情報出力手段と、直交軸の回
転位相量に関する軸位相情報を出力する軸位相情報出力
手段と、前記シリアル／パラレル変換手段の出力、前記
搬送波位相情報出力手段からの搬送波位相情報及び前記
軸位相情報出力手段からの軸位相情報とに対応して該搬
送波位相における搬送波信号と、前記シリアル／パラレ
ル変換手段出力及び軸位相情報にて定まる信号点におけ
る振幅情報との乗算データを格納された複数の記憶手段
と、この記憶手段からの出力信号を演算する演算手段
と、この演算手段からの演算出力をアナログ信号に変換
するデジタル／アナログ変換手段とを具備したので、従
来の如き各相成分の調整を行うことなく、良好なπ／４
シフトＱＰＳＫ信号を得ることが出来、しかも全てデジ
タル回路にて構成することが出来るので、ＩＣ化に好適
である。
【図１】本発明の第１実施例を示すブロック図である。
【図２】π／４シフトＱＰＳＫ信号における信号点を示
す図である。
す図である。
【図３】本発明の第２実施例を示すブロック図である。
【図４】本発明の第３実施例を示すブロック図である。
【図５】従来例を示す図である。
１００ 入力端子 １０１ シリアル／パラレル変換回路 １０２ 搬送波位相カウンタ（搬送波位相情報出力手
段） １０３ 直交軸位相カウンタ（軸位相情報出力手段） １０５ 第１記憶装置 １０５Ａ 第１ＲＯＭ １０５Ｂ 第２ＲＯＭ １０６ 第２記憶装置 １０６Ａ 第３ＲＯＭ １０６Ｂ 第４ＲＯＭ １０７ 演算回路 １０８ デジタル／アナログ変換回路 ２０３ 第１ＲＯＭ ２０４ 第２ＲＯＭ ２０５ 第３ＲＯＭ ２０６ 第４ＲＯＭ ２１１ 変調信号導出回路
段） １０３ 直交軸位相カウンタ（軸位相情報出力手段） １０５ 第１記憶装置 １０５Ａ 第１ＲＯＭ １０５Ｂ 第２ＲＯＭ １０６ 第２記憶装置 １０６Ａ 第３ＲＯＭ １０６Ｂ 第４ＲＯＭ １０７ 演算回路 １０８ デジタル／アナログ変換回路 ２０３ 第１ＲＯＭ ２０４ 第２ＲＯＭ ２０５ 第３ＲＯＭ ２０６ 第４ＲＯＭ ２１１ 変調信号導出回路
Claims (7)
- 【請求項１】ベースバンド信号が入力される入力端子
と、この入力端子より入力されたベースバンド信号をパ
ラレル信号に変換するシリアル／パラレル変換手段と、
搬送波信号の位相に関する搬送波位相情報を出力する搬
送波位相情報出力手段と、直交軸の回転位相量に関する
軸位相情報を出力する軸位相情報出力手段と、前記シリ
アル／パラレル変換手段の出力、前記搬送波位相情報出
力手段からの搬送波位相情報及び前記軸位相情報出力手
段からの軸位相情報とに対応した搬送波信号と、前記シ
リアル／パラレル変換手段出力及び軸位相情報にて定ま
る信号点における振幅情報との乗算データを格納された
複数の記憶手段と、この記憶手段からの出力信号を演算
する演算手段と、この演算手段からの演算出力をアナロ
グ信号に変換するデジタル／アナログ変換手段とを具備
したことを特徴とするデジタル位相変調器。 - 【請求項２】前記複数の記憶手段が、シリアル／パラレ
ル変換手段出力及び軸位相情報に基づき定まる信号点に
おける同相（Ｉ相）成分の振幅情報と搬送波位相情報に
おける搬送波信号の振幅情報との乗算データを格納する
第１記憶装置と、シリアル／パラレル変換手段出力及び
軸位相情報に基づき定まる信号点における直交位相（Ｑ
相）成分の振幅情報と搬送波位相情報における搬送波信
号の振幅情報との乗算データを格納する第２記憶装置で
あることを特徴とする請求項１記載のデジタル位相変調
器。 - 【請求項３】前記第１記憶装置が、シリアル／パラレル
変換手段出力及び軸位相情報をアドレスとして、当該ア
ドレスにて定まる信号点における同相（Ｉ相）成分の振
幅情報を格納する第１ＲＯＭと、この第１ＲＯＭから出
力された振幅情報及び搬送波位相情報をアドレスとし
て、当該搬送波位相情報に基づく搬送波信号の振幅情報
と前記第１ＲＯＭからの出力振幅情報との乗算データを
格納する第２ＲＯＭより構成され、前記第２記憶装置
が、シリアル／パラレル変換手段出力及び軸位相情報を
アドレスとして、当該アドレスにて定まる信号点におけ
る直交位相（Ｑ相）成分の振幅情報を格納する第３ＲＯ
Ｍと、この第３ＲＯＭから出力された振幅情報及び搬送
波位相情報をアドレスとして、当該搬送波位相情報に基
づく搬送波信号の振幅情報と前記第３ＲＯＭからの出力
振幅情報との乗算データを格納する第４ＲＯＭとより構
成されていることを特徴とする請求項２記載のデジタル
位相変調器。 - 【請求項４】前記第１記憶装置に供給される搬送波位相
情報と第２記憶装置に供給される搬送波位相情報とがπ
／２だけ異なることを特徴とする請求項２または３記載
のデジタル位相変調器。 - 【請求項５】ベースバンド信号が入力される入力端子
と、この入力端子より入力されたベースバンド信号を２
ビットのパラレル信号に変換するシリアル／パラレル変
換手段と、搬送波信号の位相に関する搬送波位相情報を
出力する搬送波位相情報出力手段と、直交軸の回転位相
量に関する軸位相情報を出力する軸位相情報出力手段
と、前記シリアル／パラレル変換手段の第１ビット出力
及び前記軸位相情報出力手段からの軸位相情報とに対応
して前記シリアル／パラレル変換手段の第１ビット出力
及び軸位相情報に基づき定まる信号点における振幅情報
が格納された第１及び第２記憶手段と、前記シリアル／
パラレル変換手段の第２ビット出力及び前記軸位相情報
出力手段からの軸位相情報に対応して、前記シリアル／
パラレル変換手段の第２ビット出力及び軸位相情報に基
づき定まる信号点における振幅情報が格納された第３及
び第４記憶手段と、前記第１記憶手段からの出力信号と
第３記憶手段からの出力信号を加算する第１加算手段
と、前記第２記憶手段からの出力信号と第４記憶手段か
らの出力信号とを加算する第２加算手段と、前記第１加
算手段の加算出力及び第２加算手段の加算出力と前記搬
送波位相情報出力手段からの搬送波位相情報に基づき変
調信号を導出する変調信号導出手段と、この変調信号導
出手段から出力信号をアナログ信号に変換するデジタル
／アナログ変換手段とを具備したことを特徴とするデジ
タル位相変調器。 - 【請求項６】変調信号導出手段が、第１加算手段からの
出力信号及び搬送波位相情報をアドレスとし、前記搬送
波位相における搬送波信号の振幅情報と第１加算手段か
らの加算出力信号の乗算データを格納する第１データメ
モリと、第２加算手段からの出力信号及び搬送波位相情
報をアドレスとし、前記搬送波位相における搬送波信号
の振幅情報と第２加算手段からの加算出力信号の乗算デ
ータを格納する第２データメモリと、両データメモリか
らの出力信号を演算する演算手段とより構成されている
ことを特徴とする請求項５記載のデジタル位相変調器。 - 【請求項７】前記第１データメモリに供給される搬送波
位相情報と第２データメモリに供給される搬送波位相情
報とがπ／２だけ異なることを特徴とする請求項６記載
のデジタル位相変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03016488A JP3086488B2 (ja) | 1991-02-07 | 1991-02-07 | デジタル位相変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03016488A JP3086488B2 (ja) | 1991-02-07 | 1991-02-07 | デジタル位相変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255140A JPH04255140A (ja) | 1992-09-10 |
| JP3086488B2 true JP3086488B2 (ja) | 2000-09-11 |
Family
ID=11917678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03016488A Expired - Fee Related JP3086488B2 (ja) | 1991-02-07 | 1991-02-07 | デジタル位相変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086488B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097075B2 (ja) | 1997-12-03 | 2000-10-10 | 日本電気株式会社 | 一定振幅変調器 |
-
1991
- 1991-02-07 JP JP03016488A patent/JP3086488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04255140A (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04238439A (ja) | デジタル直交変調器 | |
| JPH05292135A (ja) | デジタル変調器 | |
| EP0531100B1 (en) | Baseband pulse shaper for GMSK modulators | |
| EP0154503A2 (en) | Digital signal processor | |
| JP3086488B2 (ja) | デジタル位相変調器 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| US4873500A (en) | Phase accumulation continuous phase modulator | |
| KR100441196B1 (ko) | 연속 위상 직교 진폭 변조 및 복조 장치 | |
| KR100207594B1 (ko) | 자동부호화 4분 위상천이 변조방법 및 장치 | |
| JP3097075B2 (ja) | 一定振幅変調器 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JP2000036846A (ja) | ディジタル変調装置 | |
| JP2000196690A (ja) | 変調装置及び変調方法 | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| JP3086485B2 (ja) | デジタル変調器 | |
| JP3108124B2 (ja) | デジタル変調信号復調回路 | |
| JPH06205055A (ja) | ディジタル処理型直交変調器 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| JP3177266B2 (ja) | デジタル変調信号復調回路 | |
| JP3086492B2 (ja) | デジタル変調器 | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JPH04238440A (ja) | デジタル変調器 | |
| JP3220877B2 (ja) | π／４シフトＱＰＳＫ変調器 | |
| JP2797223B2 (ja) | π／４シフトＱＰＳＫ変調器用ベースバンド波形生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |