JP3086485B2 - デジタル変調器 - Google Patents
デジタル変調器Info
- Publication number
- JP3086485B2 JP3086485B2 JP03009326A JP932691A JP3086485B2 JP 3086485 B2 JP3086485 B2 JP 3086485B2 JP 03009326 A JP03009326 A JP 03009326A JP 932691 A JP932691 A JP 932691A JP 3086485 B2 JP3086485 B2 JP 3086485B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- information
- carrier
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル変調器に関す
る。
る。
【０００２】
【従来の技術】従来、伝送媒体を効率的に利用するため
に、伝送すべき情報信号（デジタル信号）にて搬送波信
号を変調することが行われている。
に、伝送すべき情報信号（デジタル信号）にて搬送波信
号を変調することが行われている。
【０００３】斯る変調の方式には、デジタル信号に応じ
て搬送波信号の振幅を変化させる振幅変調、周波数を偏
移させる周波数変調、位相を変化させる位相変調や振幅
と位相を独立に変化させる振幅位相変調等がある。
て搬送波信号の振幅を変化させる振幅変調、周波数を偏
移させる周波数変調、位相を変化させる位相変調や振幅
と位相を独立に変化させる振幅位相変調等がある。
【０００４】一般に、変調された搬送波信号（以下、被
変調信号と称す）は、次のように表すことが出来る。
変調信号と称す）は、次のように表すことが出来る。
【０００５】
【数１】
【０００６】上記の式から明らかなように、被変調信号
は、２つの直交した成分の和で表すことが出来、直交変
調器にて当該被変調信号を得ることが出来る。尚、上式
の第１項は被変調信号の同相（Ｉ相）成分、第２項は被
変調信号の直交位相（Ｑ相）成分と一般に称される。
は、２つの直交した成分の和で表すことが出来、直交変
調器にて当該被変調信号を得ることが出来る。尚、上式
の第１項は被変調信号の同相（Ｉ相）成分、第２項は被
変調信号の直交位相（Ｑ相）成分と一般に称される。
【０００７】斯様に被変調信号が２つの直交した成分の
和で表せることを利用して変調器を構成したものとして
は、例えば１９８１年に日本通信技術株式会社より発行
された「ＧＭＳＫディジタル化直交形変調器ＮＴＥＣ技
術指導資料」や１９８１年に日本通信技術株式会社より
発行された「ディジタルＦＭ変調器用ＲＯＭ形ＬＰＦの
実験検討」に開示されたものが知られている。
和で表せることを利用して変調器を構成したものとして
は、例えば１９８１年に日本通信技術株式会社より発行
された「ＧＭＳＫディジタル化直交形変調器ＮＴＥＣ技
術指導資料」や１９８１年に日本通信技術株式会社より
発行された「ディジタルＦＭ変調器用ＲＯＭ形ＬＰＦの
実験検討」に開示されたものが知られている。
【０００８】斯る従来技術に開示された変調器は、ベー
スバンド信号をＲＯＭ形ＬＰＦよりなるガウス形フィル
タを通過させることにより、帯域を制限した後、積分し
てベースバンド信号に基づく位相情報を得、次いで当該
位相情報に基づきＩ相及びＱ相におけるデータをＲＯＭ
テーブルより生成した後、アナログ信号に変換する。そ
の後、Ｉ相の信号（アナログ信号）と搬送波信号を乗算
するとともに、Ｑ相の信号（アナログ信号）とπ／２移
相された搬送波信号を乗算し、次いで各乗算出力を加算
して被変調信号を出力するようになされている。
スバンド信号をＲＯＭ形ＬＰＦよりなるガウス形フィル
タを通過させることにより、帯域を制限した後、積分し
てベースバンド信号に基づく位相情報を得、次いで当該
位相情報に基づきＩ相及びＱ相におけるデータをＲＯＭ
テーブルより生成した後、アナログ信号に変換する。そ
の後、Ｉ相の信号（アナログ信号）と搬送波信号を乗算
するとともに、Ｑ相の信号（アナログ信号）とπ／２移
相された搬送波信号を乗算し、次いで各乗算出力を加算
して被変調信号を出力するようになされている。
【０００９】ところで、直交変調器を用いてＭ相ＰＳＫ
信号（PhaseShift Keying）［８相以上のＰＳＫ信号若
しくは４相以上で直交軸が回転する、例えばπ／４シフ
トＱＰＳＫ（Quadli Phase Shift Keying）信号］を発
生する場合、Ｉ相及びＱ相のデータは図４の如く複数の
レベルを有することになる。尚、図４は８相ＰＳＫ信号
若しくはπ／４シフトＱＰＳＫ信号における信号点と各
相の信号パターンを示している。
信号（PhaseShift Keying）［８相以上のＰＳＫ信号若
しくは４相以上で直交軸が回転する、例えばπ／４シフ
トＱＰＳＫ（Quadli Phase Shift Keying）信号］を発
生する場合、Ｉ相及びＱ相のデータは図４の如く複数の
レベルを有することになる。尚、図４は８相ＰＳＫ信号
若しくはπ／４シフトＱＰＳＫ信号における信号点と各
相の信号パターンを示している。
【００１０】ところで、この様に各相の信号パターンが
複数のレベルを有する場合、上述した様なＲＯＭテーブ
ルを用いると、ＲＯＭの容量が増大し、コスト面で問題
を生じるものであった。
複数のレベルを有する場合、上述した様なＲＯＭテーブ
ルを用いると、ＲＯＭの容量が増大し、コスト面で問題
を生じるものであった。
【００１１】即ち、レベルが１つの場合には、１シンボ
ル当りに必要なアドレスは、１であるが、レベルが２の
場合には、１シンボル当りに必要なアドレスは２とな
り、同様にレベルがｎの場合には、１シンボル当りに必
要なアドレスはlog22nとなる。
ル当りに必要なアドレスは、１であるが、レベルが２の
場合には、１シンボル当りに必要なアドレスは２とな
り、同様にレベルがｎの場合には、１シンボル当りに必
要なアドレスはlog22nとなる。
【００１２】従って、信号パターンのレベルが増大する
につれ、ＲＯＭの容量が対数関数的に増大するものであ
った。
につれ、ＲＯＭの容量が対数関数的に増大するものであ
った。
【００１３】
【発明が解決しようとする課題】上述したように、従来
の構成では、大容量のＲＯＭを必要とし、コスト面等に
おいて問題を生じるものであった。また、最終的な変調
動作が、アナログ信号にて行われるため、回路構成が大
きくなるとともに、Ｉ相とＱ相成分等のバラツキや搬送
波信号をπ／２シフトする移相器における移相量の誤差
等にて変調された信号の波形に歪みを生じる虞があっ
た。
の構成では、大容量のＲＯＭを必要とし、コスト面等に
おいて問題を生じるものであった。また、最終的な変調
動作が、アナログ信号にて行われるため、回路構成が大
きくなるとともに、Ｉ相とＱ相成分等のバラツキや搬送
波信号をπ／２シフトする移相器における移相量の誤差
等にて変調された信号の波形に歪みを生じる虞があっ
た。
【００１４】
【課題を解決するための手段】上記の課題に鑑み、本発
明は、ベースバンド信号が入力される入力端子と、搬送
波信号の周波数よりも高い周波数を有するクロック信号
に基づき駆動され、搬送波信号の位相に関する情報を出
力する搬送波位相情報出力手段と、前記入力手段より入
力されたベースバンド信号を同相（Ｉ相）、直交位相
（Ｑ相）、Ｉ相をπ／４シフトしたＩ’相およびＱ相を
π／４シフトしたＱ’相における複数の振幅情報に変換
する第１変換手段と、前記搬送波位相情報出力手段から
の搬送波位相情報を互いに異なる搬送波位相を示す複数
の位相情報に変換する第２変換手段と、各々前記振幅情
報と前記位相情報とをアドレスとして、該搬送波位相に
おける搬送波信号と前記振幅情報との乗算データが格納
された複数の記憶手段と、該記憶手段からの出力信号を
加算する加算手段と、該加算手段からの加算出力をアナ
ログ信号に変換するデジタル／アナログ変換手段とを具
備し、前記第１変換手段からの振幅情報と前記第２変換
手段にて変換された位相情報とを前記記憶手段に供給し
て、各搬送波位相における前記乗算データを得、これら
を加算したの後、アナログ信号に変換してデジタル変調
信号を導出するようにしたことを特徴とする。
明は、ベースバンド信号が入力される入力端子と、搬送
波信号の周波数よりも高い周波数を有するクロック信号
に基づき駆動され、搬送波信号の位相に関する情報を出
力する搬送波位相情報出力手段と、前記入力手段より入
力されたベースバンド信号を同相（Ｉ相）、直交位相
（Ｑ相）、Ｉ相をπ／４シフトしたＩ’相およびＱ相を
π／４シフトしたＱ’相における複数の振幅情報に変換
する第１変換手段と、前記搬送波位相情報出力手段から
の搬送波位相情報を互いに異なる搬送波位相を示す複数
の位相情報に変換する第２変換手段と、各々前記振幅情
報と前記位相情報とをアドレスとして、該搬送波位相に
おける搬送波信号と前記振幅情報との乗算データが格納
された複数の記憶手段と、該記憶手段からの出力信号を
加算する加算手段と、該加算手段からの加算出力をアナ
ログ信号に変換するデジタル／アナログ変換手段とを具
備し、前記第１変換手段からの振幅情報と前記第２変換
手段にて変換された位相情報とを前記記憶手段に供給し
て、各搬送波位相における前記乗算データを得、これら
を加算したの後、アナログ信号に変換してデジタル変調
信号を導出するようにしたことを特徴とする。
【００１５】
【作用】本発明によれば、ベースバンド信号を互いに異
なる位相における複数の振幅情報に変換するとともに、
搬送波位相情報出力手段から出力される搬送波位相情報
を第２変換手段にて互いに異なる複数の位相情報に変換
し、前記振幅情報及び位相情報をアドレスとして、当該
位相における搬送波信号と前記振幅情報との乗算データ
を得、これらを加算した後、アナログ信号に変換して変
調された信号を導出する。
なる位相における複数の振幅情報に変換するとともに、
搬送波位相情報出力手段から出力される搬送波位相情報
を第２変換手段にて互いに異なる複数の位相情報に変換
し、前記振幅情報及び位相情報をアドレスとして、当該
位相における搬送波信号と前記振幅情報との乗算データ
を得、これらを加算した後、アナログ信号に変換して変
調された信号を導出する。
【００１６】
【実施例】図１は、本発明の一実施例を示すブロック図
で、π／４シフトＱＰＳＫ信号を出力する変調器の構成
を示している。図１において、１はベースバンド信号が
入力される入力端子、２は入力端子１から入力されたベ
ースバンド信号に基づき当該ベースバンド信号を互いに
異なる位相における振幅情報に変換する第１変換手段と
なるマッピング回路で、例えばＩ相、Ｑ相、Ｉ相をπ／
４シフトしたＩ’相及びＱ相をπ／４シフトしたＱ’相
における振幅情報に変換する。３は搬送波信号周波数の
２n倍のクロック信号に基づき計数を行い、計数値が２n
になったとき、リセットされる搬送波位相カウンタで、
計数値が０のとき、搬送波位相が０であることを示す情
報を出力し、また計数値が２nのとき、搬送波位相が２
πであることを示す情報を出力する搬送波信号の位相情
報を出力する手段となる。４は搬送波位相カウンタ３か
ら出力される搬送波位相情報を異なる複数の位相情報に
変換する第２変換手段で、複数のシフトレジスタ４ａ〜
４ｃを含み、各シフトレジスタにて入力された情報に対
してπ／４だけ異なる位相の情報を発生する。５〜８は
振幅情報と搬送波位相情報とをアドレスとし、当該アド
レスに対応して当該搬送波位相における搬送波信号と振
幅情報とを乗算したデータを格納する第１〜第４記憶装
置で、例えばクロック信号の周波数を搬送波信号の周波
数の８倍とし、搬送波位相カウンタ３を３ビットカウン
タとすると、その記憶内容は図２に示す如くなる。尚、
図１では、第１記憶装置５にはマッピング回路２からの
Ｉ’相の振幅情報及び搬送波位相カウンタ３からの搬送
波位相情報をシフトレジスタ４ａ〜４ｃにて３π／４だ
け遅らせた搬送波位相情報が、第２記憶装置６にはマッ
ピング回路２からのＩ相の振幅情報及び搬送波位相カウ
ンタ３からの搬送波位相情報をシフトレジスタ４ａ及び
４ｂにてπ／２だけ遅らせた搬送波位相情報が、第３記
憶装置７にはマッピング回路２からのＱ’相の振幅情報
及び搬送波位相カウンタ３からの位相情報をシフトレジ
スタ４ａにてπ／４だけ遅らせた搬送波位相情報が夫々
アドレス情報として供給される。９は記憶装置５〜８か
ら出力されたデータをデジタル的に加算する加算回路、
１０は加算回路９からの出力信号（デジタル信号）をア
ナログ信号に変換するデジタル／アナログ変換回路、１
１はアナログ信号に変換された信号が出力される出力端
子である。
で、π／４シフトＱＰＳＫ信号を出力する変調器の構成
を示している。図１において、１はベースバンド信号が
入力される入力端子、２は入力端子１から入力されたベ
ースバンド信号に基づき当該ベースバンド信号を互いに
異なる位相における振幅情報に変換する第１変換手段と
なるマッピング回路で、例えばＩ相、Ｑ相、Ｉ相をπ／
４シフトしたＩ’相及びＱ相をπ／４シフトしたＱ’相
における振幅情報に変換する。３は搬送波信号周波数の
２n倍のクロック信号に基づき計数を行い、計数値が２n
になったとき、リセットされる搬送波位相カウンタで、
計数値が０のとき、搬送波位相が０であることを示す情
報を出力し、また計数値が２nのとき、搬送波位相が２
πであることを示す情報を出力する搬送波信号の位相情
報を出力する手段となる。４は搬送波位相カウンタ３か
ら出力される搬送波位相情報を異なる複数の位相情報に
変換する第２変換手段で、複数のシフトレジスタ４ａ〜
４ｃを含み、各シフトレジスタにて入力された情報に対
してπ／４だけ異なる位相の情報を発生する。５〜８は
振幅情報と搬送波位相情報とをアドレスとし、当該アド
レスに対応して当該搬送波位相における搬送波信号と振
幅情報とを乗算したデータを格納する第１〜第４記憶装
置で、例えばクロック信号の周波数を搬送波信号の周波
数の８倍とし、搬送波位相カウンタ３を３ビットカウン
タとすると、その記憶内容は図２に示す如くなる。尚、
図１では、第１記憶装置５にはマッピング回路２からの
Ｉ’相の振幅情報及び搬送波位相カウンタ３からの搬送
波位相情報をシフトレジスタ４ａ〜４ｃにて３π／４だ
け遅らせた搬送波位相情報が、第２記憶装置６にはマッ
ピング回路２からのＩ相の振幅情報及び搬送波位相カウ
ンタ３からの搬送波位相情報をシフトレジスタ４ａ及び
４ｂにてπ／２だけ遅らせた搬送波位相情報が、第３記
憶装置７にはマッピング回路２からのＱ’相の振幅情報
及び搬送波位相カウンタ３からの位相情報をシフトレジ
スタ４ａにてπ／４だけ遅らせた搬送波位相情報が夫々
アドレス情報として供給される。９は記憶装置５〜８か
ら出力されたデータをデジタル的に加算する加算回路、
１０は加算回路９からの出力信号（デジタル信号）をア
ナログ信号に変換するデジタル／アナログ変換回路、１
１はアナログ信号に変換された信号が出力される出力端
子である。
【００１７】次に、動作について説明する。入力端子１
から供給されたベースバンド信号（デジタル信号）は、
マッピング回路２にて各位相（この場合、Ｉ相、Ｉ’
相、Ｑ相及びＱ’相）における振幅情報に変換される。
から供給されたベースバンド信号（デジタル信号）は、
マッピング回路２にて各位相（この場合、Ｉ相、Ｉ’
相、Ｑ相及びＱ’相）における振幅情報に変換される。
【００１８】ここで、図３を用いてπ／４シフトＱＰＳ
Ｋ信号について簡単に説明すると、ある時点に於てベー
スバンド信号の２ビットデータの組み合わせにより信号
点が図３の点Ａ〜Ｄのいずれかにあるとすると、次の時
点ではＩ軸及びＱ軸がπ／４シフトした仮想軸と単位円
との交点である信号点（図３の点Ｅ〜Ｈ）のいずれかに
移動する。以下同様に、所定の時間スロット毎にＩ軸及
びＱ軸をπ／４づつシフトさせて行くようにしたもので
ある。
Ｋ信号について簡単に説明すると、ある時点に於てベー
スバンド信号の２ビットデータの組み合わせにより信号
点が図３の点Ａ〜Ｄのいずれかにあるとすると、次の時
点ではＩ軸及びＱ軸がπ／４シフトした仮想軸と単位円
との交点である信号点（図３の点Ｅ〜Ｈ）のいずれかに
移動する。以下同様に、所定の時間スロット毎にＩ軸及
びＱ軸をπ／４づつシフトさせて行くようにしたもので
ある。
【００１９】そして、図３から明らかなように、信号点
Ｅ〜Ｈは、Ｉ軸上のベクトルＩ0とＱ軸上のベクトルＱ0
にて表すことができ、また信号点Ａ〜Ｄは、前記ベクト
ルをπ／４だけシフトしたベクトルＩ1及びＱ1にて表す
ことができる。
Ｅ〜Ｈは、Ｉ軸上のベクトルＩ0とＱ軸上のベクトルＱ0
にて表すことができ、また信号点Ａ〜Ｄは、前記ベクト
ルをπ／４だけシフトしたベクトルＩ1及びＱ1にて表す
ことができる。
【００２０】従って、今、供給されているベースバンド
信号が信号点Ａを表すべき情報であると仮定すると、マ
ッピング回路２は、Ｉ相の情報としてベクトル−Ｉ
1［Ｋ・ｃｏｓ（π／４＋π）］、Ｑ相の情報としてベ
クトルＱ1［Ｋ・ｓｉｎπ／４］、Ｉ’相及びＱ’相の
情報として０を出力する。尚、Ｋは係数である。
信号が信号点Ａを表すべき情報であると仮定すると、マ
ッピング回路２は、Ｉ相の情報としてベクトル−Ｉ
1［Ｋ・ｃｏｓ（π／４＋π）］、Ｑ相の情報としてベ
クトルＱ1［Ｋ・ｓｉｎπ／４］、Ｉ’相及びＱ’相の
情報として０を出力する。尚、Ｋは係数である。
【００２１】斯様にして得られた情報は、各位相におけ
る振幅を示しており、各々記憶装置の上位アドレスとし
て供給される。また、各記憶装置には搬送波位相情報が
下位アドレスとして供給されている。
る振幅を示しており、各々記憶装置の上位アドレスとし
て供給される。また、各記憶装置には搬送波位相情報が
下位アドレスとして供給されている。
【００２２】今、搬送波位相カウンタ３の値が、７（即
ち、搬送波信号の位相が７π／４）であると仮定する
と、第４記憶装置８の下位アドレスには、前述した搬送
波位相が７π／４であることを示す情報が供給され、第
３記憶装置７の下位アドレスには、搬送波位相カウンタ
３から出力される搬送波位相を示す情報（即ち、搬送波
位相が７π／４であることを示す情報）をシフトレジス
タ４ａにてπ／４だけ遅らせた位相情報（即ち、搬送波
位相が３π／２であることを示す情報）が供給される。
同様に、第２記憶装置６の下位アドレスには、前記シフ
トレジスタ４ａにて遅らせた位相情報をシフトレジスタ
４ｂにて更にπ／４遅らせた位相情報（即ち、搬送波位
相が５π／４であることを示す情報）が、また第１記憶
装置５の下位アドレスには、シフトレジスタ４ｂにて遅
らされた位相情報を更にπ／４遅らせた位相情報（即
ち、搬送波位相がπであることを示す情報）が供給され
る。
ち、搬送波信号の位相が７π／４）であると仮定する
と、第４記憶装置８の下位アドレスには、前述した搬送
波位相が７π／４であることを示す情報が供給され、第
３記憶装置７の下位アドレスには、搬送波位相カウンタ
３から出力される搬送波位相を示す情報（即ち、搬送波
位相が７π／４であることを示す情報）をシフトレジス
タ４ａにてπ／４だけ遅らせた位相情報（即ち、搬送波
位相が３π／２であることを示す情報）が供給される。
同様に、第２記憶装置６の下位アドレスには、前記シフ
トレジスタ４ａにて遅らせた位相情報をシフトレジスタ
４ｂにて更にπ／４遅らせた位相情報（即ち、搬送波位
相が５π／４であることを示す情報）が、また第１記憶
装置５の下位アドレスには、シフトレジスタ４ｂにて遅
らされた位相情報を更にπ／４遅らせた位相情報（即
ち、搬送波位相がπであることを示す情報）が供給され
る。
【００２３】各記憶装置は、マッピング回路２から供給
される振幅情報と前述した位相情報とをアドレスとして
記憶された内容を読み出し、加算回路９に供給する。加
算回路９では、各記憶装置から出力された信号をデジタ
ル的に加算した後、デジタル／アナログ変換回路１０に
供給し、アナログ信号に変換する。
される振幅情報と前述した位相情報とをアドレスとして
記憶された内容を読み出し、加算回路９に供給する。加
算回路９では、各記憶装置から出力された信号をデジタ
ル的に加算した後、デジタル／アナログ変換回路１０に
供給し、アナログ信号に変換する。
【００２４】例えば、上述したマッピング回路２の出力
並びに搬送波位相情報を用いて説明すると、第１記憶装
置５には、上位アドレスとしてＩ’相情報（即ち、
０）、下位アドレスとして搬送波位相πを示す情報が供
給されるため、出力されるデータは０である。同様に、
第２記憶装置６には、上位アドレスとしてＩ相情報（即
ち、ベクトル −Ｉ1の大きさ）、下位アドレスとして
搬送波位相５π／４を示す情報が供給されて、データ
［−Ｉ1・ＳＩＮ５π／４］が出力され、第３記憶装置
７には上位アドレスとしてＱ’相情報（即ち、０）、下
位アドレスとして搬送波位相３π／２を示す情報が供給
されて、データ０が出力され、第４記憶装置８には、上
位アドレスとしてＱ相情報（即ち、ベクトル Ｑ1の大
きさ）、下位アドレスとして搬送波位相７π／４を示す
情報が供給されて、データ［Ｑ1・ＳＩＮ７π／４］が
出力される。
並びに搬送波位相情報を用いて説明すると、第１記憶装
置５には、上位アドレスとしてＩ’相情報（即ち、
０）、下位アドレスとして搬送波位相πを示す情報が供
給されるため、出力されるデータは０である。同様に、
第２記憶装置６には、上位アドレスとしてＩ相情報（即
ち、ベクトル −Ｉ1の大きさ）、下位アドレスとして
搬送波位相５π／４を示す情報が供給されて、データ
［−Ｉ1・ＳＩＮ５π／４］が出力され、第３記憶装置
７には上位アドレスとしてＱ’相情報（即ち、０）、下
位アドレスとして搬送波位相３π／２を示す情報が供給
されて、データ０が出力され、第４記憶装置８には、上
位アドレスとしてＱ相情報（即ち、ベクトル Ｑ1の大
きさ）、下位アドレスとして搬送波位相７π／４を示す
情報が供給されて、データ［Ｑ1・ＳＩＮ７π／４］が
出力される。
【００２５】従って、加算回路９の出力は、Ｑ1・ＳＩ
Ｎ７π／４−Ｉ1・ＳＩＮ５π／４となり、これをアナ
ログ信号に変換することにより当該位相関係における変
調された信号の瞬時振幅データが得られる。
Ｎ７π／４−Ｉ1・ＳＩＮ５π／４となり、これをアナ
ログ信号に変換することにより当該位相関係における変
調された信号の瞬時振幅データが得られる。
【００２６】斯くして、各搬送波位相における乗算デー
タを時系列で求め、順次アナログ信号に変換することに
より、所望の変調された信号を得ることができる。
タを時系列で求め、順次アナログ信号に変換することに
より、所望の変調された信号を得ることができる。
【００２７】尚、本発明は、上述したπ／４シフトＱＰ
ＳＫ信号の発生だけでなく、多相ＰＳＫ信号等の発生に
も適用することができることは云うまでもなく、またベ
ースバンド信号がアナログ信号の場合には、マッピング
回路の前段にてデジタル信号に変換するか若しくはマッ
ピング回路の出力信号をデジタル信号に変換するように
すれば良い。更に、狭帯域伝送のためにマッピング回路
の出力信号をフィルタに供給するようにしてもよい。更
にまた、クロック信号の周波数及び搬送波位相カウンタ
の構成も種々の変更が可能である。
ＳＫ信号の発生だけでなく、多相ＰＳＫ信号等の発生に
も適用することができることは云うまでもなく、またベ
ースバンド信号がアナログ信号の場合には、マッピング
回路の前段にてデジタル信号に変換するか若しくはマッ
ピング回路の出力信号をデジタル信号に変換するように
すれば良い。更に、狭帯域伝送のためにマッピング回路
の出力信号をフィルタに供給するようにしてもよい。更
にまた、クロック信号の周波数及び搬送波位相カウンタ
の構成も種々の変更が可能である。
【００２８】
【発明の効果】本発明によれば、ベースバンド信号が入
力される入力端子と、搬送波信号の周波数よりも高い周
波数を有するクロック信号に基づき駆動され、搬送波信
号の位相に関する情報を出力する搬送波位相情報出力手
段と、前記入力手段より入力されたベースバンド信号を
同相（Ｉ相）、直交位相（Ｑ相）、Ｉ相をπ／４シフト
したＩ’相およびＱ相をπ／４シフトしたＱ’相におけ
る複数の振幅情報に変換する第１変換手段と、前記搬送
波位相情報出力手段からの搬送波位相情報を互いに異な
る搬送波位相を示す複数の位相情報に変換する第２変換
手段と、各々前記振幅情報と前記位相情報とをアドレス
として、該搬送波位相における搬送波信号と前記振幅情
報との乗算データが格納された複数の記憶手段と、該記
憶手段からの出力信号を加算する加算手段と、該加算手
段からの加算出力をアナログ信号に変換するデジタル／
アナログ変換手段とを具備し、前記第１変換手段からの
振幅情報と前記第２変換手段にて変換された位相情報と
を前記記憶手段に供給して、各搬送波位相における前記
乗算データを得、これらを加算したの後、アナログ信号
に変換してデジタル変調信号を導出するようにしたこと
を特徴とする従来のように記憶装置の記憶容量が対数関
数的に増大することがなく、第１変換手段にて変換され
る位相の数だけ記憶装置を用意するだけで良好なデジタ
ル変調された信号を得ることが出来る。
力される入力端子と、搬送波信号の周波数よりも高い周
波数を有するクロック信号に基づき駆動され、搬送波信
号の位相に関する情報を出力する搬送波位相情報出力手
段と、前記入力手段より入力されたベースバンド信号を
同相（Ｉ相）、直交位相（Ｑ相）、Ｉ相をπ／４シフト
したＩ’相およびＱ相をπ／４シフトしたＱ’相におけ
る複数の振幅情報に変換する第１変換手段と、前記搬送
波位相情報出力手段からの搬送波位相情報を互いに異な
る搬送波位相を示す複数の位相情報に変換する第２変換
手段と、各々前記振幅情報と前記位相情報とをアドレス
として、該搬送波位相における搬送波信号と前記振幅情
報との乗算データが格納された複数の記憶手段と、該記
憶手段からの出力信号を加算する加算手段と、該加算手
段からの加算出力をアナログ信号に変換するデジタル／
アナログ変換手段とを具備し、前記第１変換手段からの
振幅情報と前記第２変換手段にて変換された位相情報と
を前記記憶手段に供給して、各搬送波位相における前記
乗算データを得、これらを加算したの後、アナログ信号
に変換してデジタル変調信号を導出するようにしたこと
を特徴とする従来のように記憶装置の記憶容量が対数関
数的に増大することがなく、第１変換手段にて変換され
る位相の数だけ記憶装置を用意するだけで良好なデジタ
ル変調された信号を得ることが出来る。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明における記憶装置の記憶内容の一例を示
す図である。
す図である。
【図３】ベースバンド信号のマッピングを説明するため
の図である。
の図である。
【図４】多相ＰＳＫ信号におけるＩ相及びＱ相のデータ
を示す図である。
を示す図である。
１ 入力端子 ２ マッピング回路（第１変換手段） ３ 搬送波位相カウンタ（搬送波位相情報出力手段） ４ 第２変換手段 ５ 第１記憶装置 ６ 第２記憶装置 ７ 第３記憶装置 ８ 第４記憶装置 ９ 加算回路 10 デジタル／アナログ変換回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 H04L 27/20
Claims (1)
- 【請求項１】 ベースバンド信号が入力される入力端子
と、搬送波信号の周波数よりも高い周波数を有するクロ
ック信号に基づき駆動され、搬送波信号の位相に関する
情報を出力する搬送波位相情報出力手段と、前記入力手
段より入力されたベースバンド信号を同相（Ｉ相）、直
交位相（Ｑ相）、Ｉ相をπ／４シフトしたＩ’相および
Ｑ相をπ／４シフトしたＱ’相における複数の振幅情報
に変換する第１変換手段と、前記搬送波位相情報出力手
段からの搬送波位相情報を互いに異なる搬送波位相を示
す複数の位相情報に変換する第２変換手段と、各々前記
振幅情報と前記位相情報とをアドレスとして、該搬送波
位相における搬送波信号と前記振幅情報との乗算データ
が格納された複数の記憶手段と、該記憶手段からの出力
信号を加算する加算手段と、該加算手段からの加算出力
をアナログ信号に変換するデジタル／アナログ変換手段
とを具備し、前記第１変換手段からの振幅情報と前記第
２変換手段にて変換された位相情報とを前記記憶手段に
供給して、各搬送波位相における前記乗算データを得、
これらを加算したの後、アナログ信号に変換してデジタ
ル変調信号を導出するようにしたことを特徴とするデジ
タル変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03009326A JP3086485B2 (ja) | 1991-01-29 | 1991-01-29 | デジタル変調器 |
| US07/825,938 US5175514A (en) | 1991-01-29 | 1992-01-27 | Digital modulator and baseband signal generator for digital modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03009326A JP3086485B2 (ja) | 1991-01-29 | 1991-01-29 | デジタル変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252634A JPH04252634A (ja) | 1992-09-08 |
| JP3086485B2 true JP3086485B2 (ja) | 2000-09-11 |
Family
ID=11717352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03009326A Expired - Fee Related JP3086485B2 (ja) | 1991-01-29 | 1991-01-29 | デジタル変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086485B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097075B2 (ja) | 1997-12-03 | 2000-10-10 | 日本電気株式会社 | 一定振幅変調器 |
-
1991
- 1991-01-29 JP JP03009326A patent/JP3086485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04252634A (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5225795A (en) | Digital quadrature modulator | |
| JPH05292135A (ja) | デジタル変調器 | |
| EP0531100B1 (en) | Baseband pulse shaper for GMSK modulators | |
| US4674105A (en) | Digital signal processor | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US5175514A (en) | Digital modulator and baseband signal generator for digital modulator | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JP3086485B2 (ja) | デジタル変調器 | |
| KR100207594B1 (ko) | 자동부호화 4분 위상천이 변조방법 및 장치 | |
| JP3086492B2 (ja) | デジタル変調器 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JP3097075B2 (ja) | 一定振幅変調器 | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| JP3086488B2 (ja) | デジタル位相変調器 | |
| JP3108124B2 (ja) | デジタル変調信号復調回路 | |
| JP2568345B2 (ja) | ディジタル変調器 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| JP3397840B2 (ja) | π／４シフトＱＰＳＫ変調方法及び回路 | |
| JPH0646096A (ja) | デジタル復調器 | |
| JP2740373B2 (ja) | π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器 | |
| JP3177266B2 (ja) | デジタル変調信号復調回路 | |
| JP3316232B2 (ja) | Ｍｓｋ変調回路 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 | |
| JPH04238440A (ja) | デジタル変調器 | |
| JP3437282B2 (ja) | ディジタル直交変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |