JPH0758796A - 直交振幅変調器 - Google Patents
直交振幅変調器Info
- Publication number
- JPH0758796A JPH0758796A JP5204895A JP20489593A JPH0758796A JP H0758796 A JPH0758796 A JP H0758796A JP 5204895 A JP5204895 A JP 5204895A JP 20489593 A JP20489593 A JP 20489593A JP H0758796 A JPH0758796 A JP H0758796A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- rom
- bits
- wave
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 変調器を構成する回路の調整を必要とせず、
安定した直交変調を行う。 【構成】 クロック発生部１１からの搬送波クロックを
アドレス入力して、クロックＲＯＭ１２は搬送波アドレ
スを出力する。搬送波アドレスをアドレス入力して、Ｃ
ＯＳ・ＲＯＭ１３c およびＳＩＮ・ＲＯＭ１３s はそれ
ぞれＣＯＳ波およびＳＩＮ波を出力する。同相信号Ｉと
ＣＯＳ波との２種のデータ系列をアドレス入力して、同
相用乗算ＲＯＭ１４I は第１の乗算結果を出力する。直
交信号ＱとＳＩＮ波との２種のデータ系列をアドレス入
力して、直交用乗算ＲＯＭ１４Q は第２の乗算結果を出
力する。第１の乗算結果と第２の乗算結果との２種のデ
ータ系列をアドレス入力して、加算ＲＯＭ１５は加算結
果を出力する。Ｄ／Ａ変換器１６は加算結果をアナログ
変調信号に変換する。
安定した直交変調を行う。 【構成】 クロック発生部１１からの搬送波クロックを
アドレス入力して、クロックＲＯＭ１２は搬送波アドレ
スを出力する。搬送波アドレスをアドレス入力して、Ｃ
ＯＳ・ＲＯＭ１３c およびＳＩＮ・ＲＯＭ１３s はそれ
ぞれＣＯＳ波およびＳＩＮ波を出力する。同相信号Ｉと
ＣＯＳ波との２種のデータ系列をアドレス入力して、同
相用乗算ＲＯＭ１４I は第１の乗算結果を出力する。直
交信号ＱとＳＩＮ波との２種のデータ系列をアドレス入
力して、直交用乗算ＲＯＭ１４Q は第２の乗算結果を出
力する。第１の乗算結果と第２の乗算結果との２種のデ
ータ系列をアドレス入力して、加算ＲＯＭ１５は加算結
果を出力する。Ｄ／Ａ変換器１６は加算結果をアナログ
変調信号に変換する。
Description
【０００１】
【産業上の利用分野】本発明は、直交振幅変調器に関す
るものである。
るものである。
【０００２】
【従来の技術】周知のように、ディジタル変調方式と
は、“ディジタル信号列を変調信号の状態変化に対応さ
せる方式”である。変調信号の状態としては、一般に、
振幅、位相、または周波数によって決定され、これらの
何れか、またはそれらの組合せによりディジタル変調信
号が得られる。
は、“ディジタル信号列を変調信号の状態変化に対応さ
せる方式”である。変調信号の状態としては、一般に、
振幅、位相、または周波数によって決定され、これらの
何れか、またはそれらの組合せによりディジタル変調信
号が得られる。
【０００３】ディジタル変調方式の１つに、振幅と位相
の組合せで状態を示す直交振幅変調（ＱＡＭ：quadratu
re amplitude modulation ）方式がある。直交振幅変調
方式は、振幅−位相変調方式（ＡＰＳＫ：amplitude ph
ase shift keying）とも呼ばれ、限られた伝送帯域内で
より高能率のデータ伝送を行うための方式である。ここ
で、“高能率”であるとは、より狭い帯域で、より対熱
雑音特性が優れているものとして定義することができ
る。
の組合せで状態を示す直交振幅変調（ＱＡＭ：quadratu
re amplitude modulation ）方式がある。直交振幅変調
方式は、振幅−位相変調方式（ＡＰＳＫ：amplitude ph
ase shift keying）とも呼ばれ、限られた伝送帯域内で
より高能率のデータ伝送を行うための方式である。ここ
で、“高能率”であるとは、より狭い帯域で、より対熱
雑音特性が優れているものとして定義することができ
る。
【０００４】ＱＡＭは、互いに独立に生成された２つの
基底帯域信号（一方を同相信号Ｉ，他方を直交信号Ｑと
呼ぶ）で、直交する（位相差が９０°である）２つの搬
送波をおのおの振幅変調し加え合せることにより実現さ
れる。４相以上の多相ＰＳＫ（phase shift keying）を
実現する際にも直交信号形式が用いられるが、４相の場
合を除いては、同相信号Ｉと直交信号Ｑのレベルは独立
ではない。これに対してＱＡＭでは変調過程から復調過
程まで通して同相・直交の完全な独立チャネルが設定さ
れる。同相・直交各信号が２値の場合のＱＡＭは４相Ｐ
ＳＫと一致する。同相・直交各信号に４値を与えたもの
が１６ＱＡＭである。
基底帯域信号（一方を同相信号Ｉ，他方を直交信号Ｑと
呼ぶ）で、直交する（位相差が９０°である）２つの搬
送波をおのおの振幅変調し加え合せることにより実現さ
れる。４相以上の多相ＰＳＫ（phase shift keying）を
実現する際にも直交信号形式が用いられるが、４相の場
合を除いては、同相信号Ｉと直交信号Ｑのレベルは独立
ではない。これに対してＱＡＭでは変調過程から復調過
程まで通して同相・直交の完全な独立チャネルが設定さ
れる。同相・直交各信号が２値の場合のＱＡＭは４相Ｐ
ＳＫと一致する。同相・直交各信号に４値を与えたもの
が１６ＱＡＭである。
【０００５】図２に、ＱＡＭを実現する従来の直交振幅
変調器を示す。同相信号Ｉおよび直交信号Ｑはそれぞれ
同相用および直交用ディジタルフィルタ２１I および２
１Qに供給される。同相用ディジタルフィルタ２１I は
同相信号Ｉを低域ろ波して帯域制限した同相信号を出力
する。同様に、直交用ディジタルフィルタ２１Q は直交
信号Ｑを低域ろ波して帯域制限した直交信号を出力す
る。これら帯域制限した同相信号および直交信号は、デ
ィジタル信号であり、それぞれ、同相用および直交用デ
ィジタル／アナログ（Ｄ／Ａ）変換器２２I および２２
Q に供給される。同相用ディジタル／アナログ変換器２
２I は帯域制限した同相信号をアナログ同相信号ｉ
（ｔ）に変換する。同様に、直交用ディジタル／アナロ
グ変換器２２Qは帯域制限した直交信号をアナログ直交
信号ｑ（ｔ）に変換する。アナログ同相信号およびアナ
ログ直交信号ｉ（ｔ）およびｑ（ｔ）はそれぞれ同相用
および直交用乗算器２３I および２３Q に供給される。
変調器を示す。同相信号Ｉおよび直交信号Ｑはそれぞれ
同相用および直交用ディジタルフィルタ２１I および２
１Qに供給される。同相用ディジタルフィルタ２１I は
同相信号Ｉを低域ろ波して帯域制限した同相信号を出力
する。同様に、直交用ディジタルフィルタ２１Q は直交
信号Ｑを低域ろ波して帯域制限した直交信号を出力す
る。これら帯域制限した同相信号および直交信号は、デ
ィジタル信号であり、それぞれ、同相用および直交用デ
ィジタル／アナログ（Ｄ／Ａ）変換器２２I および２２
Q に供給される。同相用ディジタル／アナログ変換器２
２I は帯域制限した同相信号をアナログ同相信号ｉ
（ｔ）に変換する。同様に、直交用ディジタル／アナロ
グ変換器２２Qは帯域制限した直交信号をアナログ直交
信号ｑ（ｔ）に変換する。アナログ同相信号およびアナ
ログ直交信号ｉ（ｔ）およびｑ（ｔ）はそれぞれ同相用
および直交用乗算器２３I および２３Q に供給される。
【０００６】一方、搬送波発生器２４は、搬送周波数ω
0 をもつ同相用搬送波ｃｏｓω0 ｔを発生する。同相用
搬送波ｃｏｓω0 ｔは９０°移相器２５で９０°位相が
遅された直交用搬送波ｓｉｎω0 ｔに位相シフトされ
る。同相用および直交用搬送波ｃｏｓω0 ｔおよびｓｉ
ｎω0 ｔはそれぞれ同相用および直交用乗算器２３I お
よび２３Q に供給される。同相用乗算器２３I は同相用
搬送波ｃｏｓω0 ｔとアナログ同相信号ｉ（ｔ）とを掛
算し、同相用変調出力ｉ（ｔ）ｃｏｓω0 ｔを出力す
る。同様に、直交用乗算器２３Q は直交用搬送波ｓｉｎ
ω0 ｔとアナログ直交信号ｑ（ｔ）とを掛算し、直交用
変調出力ｑ（ｔ）ｓｉｎω0 ｔを出力する。これら同相
用および直交用変調出力ｉ（ｔ）ｃｏｓω0 ｔおよびｑ
（ｔ）ｓｉｎω0 ｔはハイブリッド回路（Ｈ）２６で合
成されて、変調出力ｓ（ｔ）（＝ｉ（ｔ）ｃｏｓω0 ｔ
＋ｑ（ｔ）ｓｉｎω0 ｔ）として出力される。
0 をもつ同相用搬送波ｃｏｓω0 ｔを発生する。同相用
搬送波ｃｏｓω0 ｔは９０°移相器２５で９０°位相が
遅された直交用搬送波ｓｉｎω0 ｔに位相シフトされ
る。同相用および直交用搬送波ｃｏｓω0 ｔおよびｓｉ
ｎω0 ｔはそれぞれ同相用および直交用乗算器２３I お
よび２３Q に供給される。同相用乗算器２３I は同相用
搬送波ｃｏｓω0 ｔとアナログ同相信号ｉ（ｔ）とを掛
算し、同相用変調出力ｉ（ｔ）ｃｏｓω0 ｔを出力す
る。同様に、直交用乗算器２３Q は直交用搬送波ｓｉｎ
ω0 ｔとアナログ直交信号ｑ（ｔ）とを掛算し、直交用
変調出力ｑ（ｔ）ｓｉｎω0 ｔを出力する。これら同相
用および直交用変調出力ｉ（ｔ）ｃｏｓω0 ｔおよびｑ
（ｔ）ｓｉｎω0 ｔはハイブリッド回路（Ｈ）２６で合
成されて、変調出力ｓ（ｔ）（＝ｉ（ｔ）ｃｏｓω0 ｔ
＋ｑ（ｔ）ｓｉｎω0 ｔ）として出力される。
【０００７】通常、９０°移相器２５にはＬＣ回路が用
いられる。また、同相用および直交用乗算器２３I およ
び２３Q としては、トランスとダイオードとで構成され
たリング変調器や半導体回路で構成された二重平衡混合
器（ＤＢＭ：double balanced mixer ）が用いられる。
いられる。また、同相用および直交用乗算器２３I およ
び２３Q としては、トランスとダイオードとで構成され
たリング変調器や半導体回路で構成された二重平衡混合
器（ＤＢＭ：double balanced mixer ）が用いられる。
【０００８】
【発明が解決しようとする課題】上述した従来の直交振
幅変調器では、９０°移相器２５や同相用および直交用
乗算器２３I および２３Q がアナログ回路によって構成
されるため、調整が困難で、変調精度を悪化させてしま
う。特に、９０°移相器２５では、一般に、インダクタ
ＬとコンデンサＣとを用いる回路が採用されるが、この
ようなＬＣ回路であると、インダクタＬとコンデンサＣ
の値を正確に所望の値に設定するのが難しい。また、Ｌ
Ｃ回路では、この回路に繋がるパターンもしくはケーブ
ルの容量も影響を与えるため、これらを考慮しなければ
ならない。
幅変調器では、９０°移相器２５や同相用および直交用
乗算器２３I および２３Q がアナログ回路によって構成
されるため、調整が困難で、変調精度を悪化させてしま
う。特に、９０°移相器２５では、一般に、インダクタ
ＬとコンデンサＣとを用いる回路が採用されるが、この
ようなＬＣ回路であると、インダクタＬとコンデンサＣ
の値を正確に所望の値に設定するのが難しい。また、Ｌ
Ｃ回路では、この回路に繋がるパターンもしくはケーブ
ルの容量も影響を与えるため、これらを考慮しなければ
ならない。
【０００９】また、従来の直交振幅変調器を量産しよう
とした場合には、それぞれのアナログ回路を回路を調整
するのは非常に難しく、調整後に安定性を確保するのも
困難である。すなわち、測定器を使用して動作確認を行
う場合において、計測器と繋ぐケーブルもしくはプロー
ブの容量そして入力端子容量等が同様に影響を与えてし
まうため、測定のそものの信頼性を高く保つのが困難で
ある。この傾向は、直交振幅変調器の動作周波数が高く
なるほど顕著に現れる。
とした場合には、それぞれのアナログ回路を回路を調整
するのは非常に難しく、調整後に安定性を確保するのも
困難である。すなわち、測定器を使用して動作確認を行
う場合において、計測器と繋ぐケーブルもしくはプロー
ブの容量そして入力端子容量等が同様に影響を与えてし
まうため、測定のそものの信頼性を高く保つのが困難で
ある。この傾向は、直交振幅変調器の動作周波数が高く
なるほど顕著に現れる。
【００１０】以上述べた理由により、アナログ回路で信
頼性の高い９０°移相器２５や同相用および直交用乗算
器２３I および２３Q を構成するのは非常に難しい。
頼性の高い９０°移相器２５や同相用および直交用乗算
器２３I および２３Q を構成するのは非常に難しい。
【００１１】したがって、本発明の目的は、変調器を構
成する回路の調整を必要とせず、安定した直交変調を行
うことができる直交振幅変調器を提供することにある。
成する回路の調整を必要とせず、安定した直交変調を行
うことができる直交振幅変調器を提供することにある。
【００１２】
【課題を解決するための手段】本発明による直交振幅変
調器は、ｉ（ｉは２以上の整数）ビットの同相信号Ｉと
ｉビットの直交信号Ｑで、直交する２つの搬送波をおの
おの振幅変調し加え合せてアナログ変調信号を得る直交
振幅変調器に於いて、ｈ（ｈは２以上の整数）ビットの
搬送波クロックを発生するクロック発生部と；予め、搬
送波クロックの速度に応じて所定の速度およびｊ（ｊは
２以上の整数）ビットの搬送波アドレスを記憶し、ｈビ
ットの搬送波クロックをアドレス入力して、ｊビットの
搬送波アドレスを出力するクロックＲＯＭと；予め、特
定の時間おきのｋ（ｋは２以上の整数）ビットで表され
るＣＯＳ波の値を記憶し、ｊビットの搬送波アドレスを
アドレス入力して、搬送波の一方としてｋビットのＣＯ
Ｓ波を出力するＣＯＳ・ＲＯＭと；予め、特定の時間お
きのｋビットで表されるＳＩＮ波の値を記憶し、ｊビッ
トの搬送波アドレスをアドレス入力して、搬送波の他方
としてｋビットのＳＩＮ波を出力するＳＩＮ・ＲＯＭ
と；予め、ｋビットのＣＯＳ波とｉビットの同相信号Ｉ
との第１の乗算結果を格納し、ｉビットの同相信号Ｉと
ｋビットのＣＯＳ波との２種のデータ系列をアドレス入
力して、ｌ（ｌは２以上の整数）ビットで表される第１
の乗算結果を出力する同相用乗算ＲＯＭと；予め、ｋビ
ットのＳＩＮ波とｉビットの直交信号Ｑとの第２の乗算
結果を格納し、ｉビットの直交信号ＱとｋビットのＳＩ
Ｎ波との２種のデータ系列をアドレス入力して、ｌビッ
トで表される第２の乗算結果を出力する直交用乗算ＲＯ
Ｍと；予め、第１の乗算結果と第２の乗算結果との加算
結果を格納し、第１の乗算結果と第２の乗算結果との２
種のデータ系列をアドレス入力し、ｍ（ｍは２以上の整
数）ビットで表される加算結果を出力する加算ＲＯＭ
と；ｍビットの加算結果をアナログ変調信号に変換する
ディジタル／アナログ変換器とを有することを特徴とす
る。
調器は、ｉ（ｉは２以上の整数）ビットの同相信号Ｉと
ｉビットの直交信号Ｑで、直交する２つの搬送波をおの
おの振幅変調し加え合せてアナログ変調信号を得る直交
振幅変調器に於いて、ｈ（ｈは２以上の整数）ビットの
搬送波クロックを発生するクロック発生部と；予め、搬
送波クロックの速度に応じて所定の速度およびｊ（ｊは
２以上の整数）ビットの搬送波アドレスを記憶し、ｈビ
ットの搬送波クロックをアドレス入力して、ｊビットの
搬送波アドレスを出力するクロックＲＯＭと；予め、特
定の時間おきのｋ（ｋは２以上の整数）ビットで表され
るＣＯＳ波の値を記憶し、ｊビットの搬送波アドレスを
アドレス入力して、搬送波の一方としてｋビットのＣＯ
Ｓ波を出力するＣＯＳ・ＲＯＭと；予め、特定の時間お
きのｋビットで表されるＳＩＮ波の値を記憶し、ｊビッ
トの搬送波アドレスをアドレス入力して、搬送波の他方
としてｋビットのＳＩＮ波を出力するＳＩＮ・ＲＯＭ
と；予め、ｋビットのＣＯＳ波とｉビットの同相信号Ｉ
との第１の乗算結果を格納し、ｉビットの同相信号Ｉと
ｋビットのＣＯＳ波との２種のデータ系列をアドレス入
力して、ｌ（ｌは２以上の整数）ビットで表される第１
の乗算結果を出力する同相用乗算ＲＯＭと；予め、ｋビ
ットのＳＩＮ波とｉビットの直交信号Ｑとの第２の乗算
結果を格納し、ｉビットの直交信号ＱとｋビットのＳＩ
Ｎ波との２種のデータ系列をアドレス入力して、ｌビッ
トで表される第２の乗算結果を出力する直交用乗算ＲＯ
Ｍと；予め、第１の乗算結果と第２の乗算結果との加算
結果を格納し、第１の乗算結果と第２の乗算結果との２
種のデータ系列をアドレス入力し、ｍ（ｍは２以上の整
数）ビットで表される加算結果を出力する加算ＲＯＭ
と；ｍビットの加算結果をアナログ変調信号に変換する
ディジタル／アナログ変換器とを有することを特徴とす
る。
【００１３】
【作用】入力信号をディジタル信号とし、内部処理をＲ
ＯＭ（読出専用メモリ）を中心としたディジタル処理と
する。ディジタル化により、変調精度、安定性（調整不
要）およびＳＮを向上させることができる。
ＯＭ（読出専用メモリ）を中心としたディジタル処理と
する。ディジタル化により、変調精度、安定性（調整不
要）およびＳＮを向上させることができる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１を参照すると、本発明の一実施例によ
る直交振幅変調器は、クロック発生部１１と、クロック
ＲＯＭ１２と、ＣＯＳ・ＲＯＭ１３C と、ＳＩＮ・ＲＯ
Ｍ１３S と、同相用乗算ＲＯＭ１４I と、直交用乗算Ｒ
ＯＭ１４Q と、加算ＲＯＭ１５と、ディジタル／アナロ
グ（Ｄ／Ａ）変換器１６とを有する。
る直交振幅変調器は、クロック発生部１１と、クロック
ＲＯＭ１２と、ＣＯＳ・ＲＯＭ１３C と、ＳＩＮ・ＲＯ
Ｍ１３S と、同相用乗算ＲＯＭ１４I と、直交用乗算Ｒ
ＯＭ１４Q と、加算ＲＯＭ１５と、ディジタル／アナロ
グ（Ｄ／Ａ）変換器１６とを有する。
【００１６】クロック発生部１１はクロック源（図示せ
ず）とｈ（ｈは２以上の整数）ビット・カウンタ（図示
せず）とから構成されている。ｈビット・カウンタはク
ロック源からのクロックに同期してカウントアップし、
ｈビットの搬送波クロックを発生する。ｈビットの搬送
波クロックはクロックＲＯＭ１２に供給される。クロッ
クＲＯＭ１２には、予め、搬送波クロックの速度に応じ
て所定の速度およびｊ（ｊは２以上の整数）ビットの搬
送波アドレスが記憶されている。クロックＲＯＭ１２
は、ｈビットの搬送波クロックをアドレス入力して、ｊ
ビットの搬送波アドレスを出力する。
ず）とｈ（ｈは２以上の整数）ビット・カウンタ（図示
せず）とから構成されている。ｈビット・カウンタはク
ロック源からのクロックに同期してカウントアップし、
ｈビットの搬送波クロックを発生する。ｈビットの搬送
波クロックはクロックＲＯＭ１２に供給される。クロッ
クＲＯＭ１２には、予め、搬送波クロックの速度に応じ
て所定の速度およびｊ（ｊは２以上の整数）ビットの搬
送波アドレスが記憶されている。クロックＲＯＭ１２
は、ｈビットの搬送波クロックをアドレス入力して、ｊ
ビットの搬送波アドレスを出力する。
【００１７】ｊビットの搬送波アドレスはＣＯＳ・ＲＯ
Ｍ１３C とＳＩＮ・ＲＯＭ１３S とに供給される。ＣＯ
Ｓ・ＲＯＭ１３C には、予め、特定の時間おきのＣＯＳ
波の値が記憶されている。また、ＳＩＮ・ＲＯＭ１３S
には、予め、特定の時間おきのＳＩＮ波の値が記憶され
ている。これらＣＯＳ波の値およびＳＩＮ波の値は、ｋ
（ｋは２以上の整数）ビットで表される。すなわち、Ｃ
ＯＳ・ＲＯＭ１３C とＳＩＮ・ＲＯＭ１３S には、互い
に９０°位相のずれたＣＯＳ波及びＳＩＮ波の値が記憶
されている。ＣＯＳ・ＲＯＭ１３C とＳＩＮ・ＲＯＭ１
３S とには、ｊビットの搬送波アドレスがそれらのアド
レス入力端子に入力する。ＣＯＳ・ＲＯＭ１３C はｊビ
ットの搬送波アドレスに応答してＣＯＳ波の値を出力
し、ＳＩＮ・ＲＯＭ１３S はｊビットの搬送波アドレス
に応答してＳＩＮ波の値を出力する。したがって、ＣＯ
Ｓ・ＲＯＭ１３C 及びＳＩＮ・ＲＯＭ１３S からは、正
確に９０°位相のずれた２つの搬送波（ＣＯＳ波とＳＩ
Ｎ波）が得られる。
Ｍ１３C とＳＩＮ・ＲＯＭ１３S とに供給される。ＣＯ
Ｓ・ＲＯＭ１３C には、予め、特定の時間おきのＣＯＳ
波の値が記憶されている。また、ＳＩＮ・ＲＯＭ１３S
には、予め、特定の時間おきのＳＩＮ波の値が記憶され
ている。これらＣＯＳ波の値およびＳＩＮ波の値は、ｋ
（ｋは２以上の整数）ビットで表される。すなわち、Ｃ
ＯＳ・ＲＯＭ１３C とＳＩＮ・ＲＯＭ１３S には、互い
に９０°位相のずれたＣＯＳ波及びＳＩＮ波の値が記憶
されている。ＣＯＳ・ＲＯＭ１３C とＳＩＮ・ＲＯＭ１
３S とには、ｊビットの搬送波アドレスがそれらのアド
レス入力端子に入力する。ＣＯＳ・ＲＯＭ１３C はｊビ
ットの搬送波アドレスに応答してＣＯＳ波の値を出力
し、ＳＩＮ・ＲＯＭ１３S はｊビットの搬送波アドレス
に応答してＳＩＮ波の値を出力する。したがって、ＣＯ
Ｓ・ＲＯＭ１３C 及びＳＩＮ・ＲＯＭ１３S からは、正
確に９０°位相のずれた２つの搬送波（ＣＯＳ波とＳＩ
Ｎ波）が得られる。
【００１８】ｋビットのＣＯＳ波とｋビットのＳＩＮ波
とは、それぞれ、同相用乗算ＲＯＭ１４I と直交用乗算
ＲＯＭ１４Q とに供給される。同相用乗算ＲＯＭ１４I
にはｉ（ｉは２以上の整数）ビットの同相信号Ｉが供給
され、直交用乗算ＲＯＭ１４Q にはｉビットの直交信号
Ｑが供給される。同相用乗算ＲＯＭ１４I には、予め、
ｋビットのＣＯＳ波とｉビットの同相信号Ｉとの２種の
データ系列の乗算結果（Ｉ・ＣＯＳ波）が格納されてい
る。同様に、直交用乗算ＲＯＭ１４Q には、予め、ｋビ
ットのＳＩＮ波とｉビットの直交信号Ｑとの２種のデー
タ系列の乗算結果（Ｑ・ＳＩＮ波）が格納されている。
これら乗算結果（Ｉ・ＣＯＳ波）および（Ｑ・ＳＩＮ
波）の各々はｌ（ｌは２以上の整数）ビットで表され
る。同相用乗算ＲＯＭ１４I のアドレス入力端子には、
ｉビットの同相信号ＩとｋビットのＣＯＳ波との２種の
データ系列が入力し、直交用乗算ＲＯＭ１４Q のアドレ
ス入力端子には、ｉビットの直交信号ＱとｋビットのＳ
ＩＮ波との２種のデータ系列が入力する。このような構
成により、同相用乗算ＲＯＭ１４I 及び直交用乗算ＲＯ
Ｍ１４Q の各々を乗算器として使用することができる。
とは、それぞれ、同相用乗算ＲＯＭ１４I と直交用乗算
ＲＯＭ１４Q とに供給される。同相用乗算ＲＯＭ１４I
にはｉ（ｉは２以上の整数）ビットの同相信号Ｉが供給
され、直交用乗算ＲＯＭ１４Q にはｉビットの直交信号
Ｑが供給される。同相用乗算ＲＯＭ１４I には、予め、
ｋビットのＣＯＳ波とｉビットの同相信号Ｉとの２種の
データ系列の乗算結果（Ｉ・ＣＯＳ波）が格納されてい
る。同様に、直交用乗算ＲＯＭ１４Q には、予め、ｋビ
ットのＳＩＮ波とｉビットの直交信号Ｑとの２種のデー
タ系列の乗算結果（Ｑ・ＳＩＮ波）が格納されている。
これら乗算結果（Ｉ・ＣＯＳ波）および（Ｑ・ＳＩＮ
波）の各々はｌ（ｌは２以上の整数）ビットで表され
る。同相用乗算ＲＯＭ１４I のアドレス入力端子には、
ｉビットの同相信号ＩとｋビットのＣＯＳ波との２種の
データ系列が入力し、直交用乗算ＲＯＭ１４Q のアドレ
ス入力端子には、ｉビットの直交信号ＱとｋビットのＳ
ＩＮ波との２種のデータ系列が入力する。このような構
成により、同相用乗算ＲＯＭ１４I 及び直交用乗算ＲＯ
Ｍ１４Q の各々を乗算器として使用することができる。
【００１９】ｌビットの乗算結果（Ｉ・ＣＯＳ波）およ
びｌビットの乗算結果（Ｑ・ＳＩＮ波）は加算ＲＯＭ１
５に供給される。加算ＲＯＭ１５には、予め、これら乗
算結果（Ｉ・ＣＯＳ波）および（Ｑ・ＳＩＮ波）の加算
結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）が格納されてい
る。加算結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）はｍ（ｍ
は２以上の整数）ビットで表される。加算ＲＯＭ１５の
アドレス入力端子には、ｌビットの乗算結果（Ｉ・ＣＯ
Ｓ波）とｌビットの乗算結果（Ｑ・ＳＩＮ波）との２種
のデータ系列が入力する。これにより、加算ＲＯＭ１５
を加算器として使用することができる。
びｌビットの乗算結果（Ｑ・ＳＩＮ波）は加算ＲＯＭ１
５に供給される。加算ＲＯＭ１５には、予め、これら乗
算結果（Ｉ・ＣＯＳ波）および（Ｑ・ＳＩＮ波）の加算
結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）が格納されてい
る。加算結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）はｍ（ｍ
は２以上の整数）ビットで表される。加算ＲＯＭ１５の
アドレス入力端子には、ｌビットの乗算結果（Ｉ・ＣＯ
Ｓ波）とｌビットの乗算結果（Ｑ・ＳＩＮ波）との２種
のデータ系列が入力する。これにより、加算ＲＯＭ１５
を加算器として使用することができる。
【００２０】加算ＲＯＭ１５から出力されたｍビットの
加算結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）は、Ｄ／Ａ変
換器１６に供給される。Ｄ／Ａ変換器１６はｍビットの
加算結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）をアナログ変
調信号に変換する。
加算結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）は、Ｄ／Ａ変
換器１６に供給される。Ｄ／Ａ変換器１６はｍビットの
加算結果（Ｉ・ＣＯＳ波＋Ｑ・ＳＩＮ波）をアナログ変
調信号に変換する。
【００２１】このように、本発明では、変調器本体をデ
ィジタル化しているので、調整の必要がなく、変調信号
の誤り率の低減を図ることができる。
ィジタル化しているので、調整の必要がなく、変調信号
の誤り率の低減を図ることができる。
【００２２】
【発明の効果】以上説明したように本発明は、変調器本
体をディジタル化しているので、変調器の調整が不要
で、安定した直交変調を行うことができるという効果を
奏する。
体をディジタル化しているので、変調器の調整が不要
で、安定した直交変調を行うことができるという効果を
奏する。
【図１】本発明の一実施例による直交振幅変調器を示す
ブロック図である。
ブロック図である。
【図２】従来の直交振幅変調器を示すブロック図であ
る。
る。
１１ クロック発生部 １２ クロックＲＯＭ １３C ＣＯＳ・ＲＯＭ １３S ＳＩＮ・ＲＯＭ １４I 同相用乗算ＲＯＭ １４Q 直交用乗算ＲＯＭ １５ 加算ＲＯＭ １６ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】 ｉ（ｉは２以上の整数）ビットの同相信
号Ｉとｉビットの直交信号Ｑで、直交する２つの搬送波
をおのおの振幅変調し加え合せてアナログ変調信号を得
る直交振幅変調器に於いて、 ｈ（ｈは２以上の整数）ビットの搬送波クロックを発生
するクロック発生部と、 予め、前記搬送波クロックの速度に応じて所定の速度お
よびｊ（ｊは２以上の整数）ビットの搬送波アドレスを
記憶し、前記ｈビットの搬送波クロックをアドレス入力
して、ｊビットの搬送波アドレスを出力するクロックＲ
ＯＭと、 予め、特定の時間おきのｋ（ｋは２以上の整数）ビット
で表されるＣＯＳ波の値を記憶し、前記ｊビットの搬送
波アドレスをアドレス入力して、前記搬送波の一方とし
てｋビットのＣＯＳ波を出力するＣＯＳ・ＲＯＭと、 予め、特定の時間おきのｋビットで表されるＳＩＮ波の
値を記憶し、前記ｊビットの搬送波アドレスをアドレス
入力して、前記搬送波の他方としてｋビットのＳＩＮ波
を出力するＳＩＮ・ＲＯＭと、 予め、前記ｋビットのＣＯＳ波と前記ｉビットの同相信
号Ｉとの第１の乗算結果を格納し、前記ｉビットの同相
信号Ｉと前記ｋビットのＣＯＳ波との２種のデータ系列
をアドレス入力して、ｌ（ｌは２以上の整数）ビットで
表される第１の乗算結果を出力する同相用乗算ＲＯＭ
と、 予め、前記ｋビットのＳＩＮ波と前記ｉビットの直交信
号Ｑとの第２の乗算結果を格納し、前記ｉビットの直交
信号Ｑと前記ｋビットのＳＩＮ波との２種のデータ系列
をアドレス入力して、ｌビットで表される第２の乗算結
果を出力する直交用乗算ＲＯＭと、 予め、前記第１の乗算結果と前記第２の乗算結果との加
算結果を格納し、前記第１の乗算結果と前記第２の乗算
結果との２種のデータ系列をアドレス入力し、ｍ（ｍは
２以上の整数）ビットで表される加算結果を出力する加
算ＲＯＭと、 前記ｍビットの加算結果を前記アナログ変調信号に変換
するディジタル／アナログ変換器とを有することを特徴
とする直交振幅変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204895A JPH0758796A (ja) | 1993-08-19 | 1993-08-19 | 直交振幅変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204895A JPH0758796A (ja) | 1993-08-19 | 1993-08-19 | 直交振幅変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758796A true JPH0758796A (ja) | 1995-03-03 |
Family
ID=16498182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204895A Pending JPH0758796A (ja) | 1993-08-19 | 1993-08-19 | 直交振幅変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758796A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006115161A (ja) * | 2004-10-14 | 2006-04-27 | Nippon Antenna Co Ltd | 伝送装置 |
-
1993
- 1993-08-19 JP JP5204895A patent/JPH0758796A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006115161A (ja) * | 2004-10-14 | 2006-04-27 | Nippon Antenna Co Ltd | 伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| TW401691B (en) | Digital QAM modulator using post filtering carrier recombination | |
| US4672634A (en) | Arrangement for generating an angle-modulated carrier signal of constant amplitude in response to data signals | |
| JPH05508282A (ja) | デジタル変調回路 | |
| JP3169714B2 (ja) | ディジタル無線変調器 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JP2746781B2 (ja) | 移相器 | |
| JPH0758796A (ja) | 直交振幅変調器 | |
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| US5077757A (en) | System for synthesizing a modulated signal | |
| JPH06311507A (ja) | 差動符号化４分位相遷移変調方法及びその装置 | |
| JP3097075B2 (ja) | 一定振幅変調器 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JP2568345B2 (ja) | ディジタル変調器 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| AU642373B2 (en) | A digital quadrature phase detector for angle modulated signals | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPH0669969A (ja) | ４相位相変調器 | |
| JPH08265381A (ja) | 直交変調装置 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021106 |