KR19990074228A - 영교차 검출을 이용한 변조장치 및 방법 - Google Patents

영교차 검출을 이용한 변조장치 및 방법 Download PDF

Info

Publication number
KR19990074228A
KR19990074228A KR1019980007667A KR19980007667A KR19990074228A KR 19990074228 A KR19990074228 A KR 19990074228A KR 1019980007667 A KR1019980007667 A KR 1019980007667A KR 19980007667 A KR19980007667 A KR 19980007667A KR 19990074228 A KR19990074228 A KR 19990074228A
Authority
KR
South Korea
Prior art keywords
signal
spreading
channel
input signal
zero crossing
Prior art date
Application number
KR1019980007667A
Other languages
English (en)
Inventor
박종현
김제우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980007667A priority Critical patent/KR19990074228A/ko
Priority to CN99103097A priority patent/CN1133307C/zh
Priority to US09/261,748 priority patent/US6396869B1/en
Priority to JP5611399A priority patent/JP3193016B2/ja
Priority to GB9904815A priority patent/GB2336976B/en
Publication of KR19990074228A publication Critical patent/KR19990074228A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2078—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the phase change per symbol period is constrained
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

부호분할다중접속 통신시스템의 대역확산방법이, 제1입력신호와 제2입력신호를 각각 대응되는 직교부호와 결합시켜 직교변조하는 과정과, 제1직교변조신호 및 상기 제2직교변조신호를 각각 대응되는 확산시퀀스와 결합시켜 제1확산신호 및 제2확산신호를 발생하는 과정과, 제1확산신호를 제1방향으로 랜덤 스태거링하고 제2확산신호를 제2방향으로 랜덤 스태거링하는 과정과, 제1확산신호 및 제2확산신호의 영교차 발생 유무를 검사하는 과정과, 영교차 발생시 상기 랜덤스태거링 신호들을 선택 출력하고 그렇지 않으면 상기 확산신호를 선택 출력하는 과정으로 이루어진다.

Description

영교차 검출을 이용한 변조장치 및 방법
본 발명은 부호분할다중접속 통신 시스템의 대역확산장치 및 방법에 관한 것으로, 특히 영교차를 이용하여 채널 신호들 간의 직교성을 유지할 수 있는 장치 및 방법에 관한 것이다.
도 1은 종래의 대역확산장치의 구조를 도시하는 도면으로, OQPSK(Offset Quadrature Phase Shift Keying) 방식의 DS/CDMA(Direct sequence/Code Division Multiple Access)의 구조를 도시하고 있다.
상기 도 1을 참조하면, DI(t)는 I채널(I-arm) 입력데이타이고, DQ(t)는 Q채널(Q-arm) 입력데이타이다. 곱셈기105는 상기 DI(t)와 직교부호(orthogonal code) WI(t)를 곱하여 직교 변조하며, 곱셈기106은 상기 DQ(t)와 직교부호 WQ(t)를 곱하여 직교 변조한다. 상기와 같이 직교 변조된 I채널 및 Q채널 신호는 각각 이득조정기107 및 108에서 이득 조정된 후 확산기에 입력된다.
상기 확산기의 구성을 살펴보면, 곱셈기111은 상기 이득조정기107의 출력과 I채널 확산시퀀스 PI(t)를 곱하여 출력하고, 곱셈기112는 상기 이득조정기108의 출력과 상기 I채널 확산시퀀스 PI(t)를 곱하여 출력하며, 곱셈기113은 상기 이득조정기108의 출력과 상기 Q채널 확산시퀀스 PQ(t)를 곱하여 출력하고, 상기 곱셈기114는 상기 이득조정기107의 출력과 상기 Q채널 확산시퀀스 PQ(t)의 출력을 곱하여 출력한다. 이후 감산기111은 상기 곱셈기111의 출력에서 상기 곱셈기113의 출력을 감산하여 I채널의 확산신호 XI(t)를 발생하고, 가산기116은 상기 곱셈기112의 출력과 곱셈기114의 출력을 가산하여 Q채널의 확산신호 XQ(t)를 발생한다. 따라서 상기와 같은 구성을 갖는 확산기는 곱셈기111 및 113에서 출력되는 두 신호의 차를 I채널의 신호 XI(t)로 생성하며, 곱셈기112 및 114에서 출력되는 두 신호의 합을 Q채널의 XQ(t)로 생성한다.
이후 상기 OQPSK 방식의 DS/CDMA 시스템에서는 확산신호 XI(t) 및 XQ(t)를 FIR 여파기(Finite Impulse Response filter)120 및 121을 통해 여파하기 전에, 상기 XQ(t)신호를 지연기119를 통해 1/2칩 지연(1/2 chip delay)시킨다. 즉, 상기 확산신호 XI(t)는 FIR 여파기120을 통과하면서 I채널 송신신호 SI(t)로 변환되고, 확산신호 XQ(t)는 지연기119를 통과하면서 1/2 칩 지연된 후 FIR 여파기121을 통과하면서 Q채널의 송신신호 SQ(t)로 변환된다.
상기와 같은 구조를 갖는 종래의 대역확산장치는 Q채널 확산신호 XQ(t)를 1/2 칩 지연시키므로써 확산신호 XI(t) 및 XQ(t)의 영교차(zero-crossing)의 발생을 방지하며, 이로인해 송신신호 SI(t) 및 SQ(t)의 영교차를 제거할 수 있다. 상기와 같이 영교차를 제거하므로써, FIR 여파된 신호가 뒷단의 전력 증폭기(power amplifier)와 같은 비선형 회로를 통과된 후 사이드로브(sidelobe)가 커지는 현상(regrowth)을 줄일 수 있게된다.
그러나 상기 CDMA 시스템은 직교부호를 사용하여 사용자 채널을 변조하게 되는데. 이런 경우 두 채널의 신호는 직교성을 유지하기 위하여 두 채널신호 상호간에 시간 및 위상이 일치되어야 한다. 따라서 상기 도 1과 같은 OQPSK 방식의 DS/CDMA 시스템은 오프셋을 걸지않은 QPSK 방식의 DS/CDMA 시스템과는 달리 I채널신호 XI(t) 및 Q채널신호 XQ(t) 사이의 직교성을 유지할 수 없어 위상 에러(phase error)를 야기시킨다. 즉, 상기 OPQSK 방식의 DS/CDMA 시스템의 출력신호를 수신측에 복조하는 경우, 채널 잡음이 없는 경우에도 I채널신호 및 Q채널신호 간의 완전한 직교성이 유지되지 않으므로, 상호간 간섭에 의해 위상 에러가 발생되어 시스템의 성능을 열화시키는 문제점이 있었다.
따라서 본 발명의 목적은 부호분할다중접속 통신시스템에서 송신 신호의 직교성을 안정되게 유지시킬 수 있는 대역확산장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 부호분할다중접속 통신시스템에서 영교차의 발생 유무를 검사한 후, 영교차가 발생되지 않을 시 대역확산신호를 그대로 출력하고 영교차가 발생될 시 대역확산신호를 두 채널의 신호를 랜덤하게 진연 및 지연시켜 직교성을 유지시키면서 영교차를 제거할 수 있는 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 부호분할다중접속 통신시스템의 대역확산장치가, 제1입력신호와 제2입력신호를 각각 대응되는 직교부호와 결합시켜 직교변조하는 직교변조기들과, 상기 제1직교변조신호 및 상기 제2직교변조신호를 각각 대응되는 확산시퀀스들과 결합시켜 제1확산신호 및 제2확산신호를 발생하는 확산기들과, 상기 제1확산신호 및 제2확산신호의 영교차 발생 유무를 검출하는 영교차검출기와, 상기 제1확산신호를 제1방향으로 랜덤 스태거링하는 제1랜덤스태거와, 상기 제2확산신호를 제2방향으로 랜덤 스태거링하는 제2랜덤스태거와, 상기 제1확산신호와 제1랜덤스태거링신호를 입력하여 상기 영교차검출신호에 의해 선택 출력하는 제1선택기와, 상기 제2확산신호와 제2랜덤스태거링신호를 입력하여 상기 영교차검출신호에 의해 선택 출력하는 제2선택기로 구성되어, 상기 영교차검출시 상기 랜덤스태거링 신호를 선택 출력하고 그렇지 않으면 상기 확산신호를 선택 출력하여 송신신호의 직교성을 유지하는 것을 특징으로 한다.
도 1은 종래의 부호분할다중접속 통신시스템의 대역확산장치 구성을 도시하는 도면
도 2는 본 발명의 실시예에 따른 부호분할다중접속 통신시스템의 대역확산장치 구성을 도시하는 도면
도 3은 도 2에서 영교차 검출기의 제1구성예를 도시하는 도면
도 4는 도 2에서 영교차 검출기의 제2구성예를 도시하는 도면
도 5는 도 2에서 영교차 검출기의 제3구성예를 도시하는 도면
도 6은 도 2에서 랜덤스태거의 구성을 도시하는 도면
도 7은 본 발명의 실시예에 따른 부호분할 다중접속 통신시스템의 대역확산장치에서 영교차 검출 유무에 따라 확산신호의 출력을 제어하는 과정을 도시하는 흐름도
도 8은 본 발명의 제2실시예에 따른 대역확산장치의 구성을 도시하는 도면
본 발명의 실시예에 따른 OQPSK 방식의 DS/CDMA 시스템은 I채널신호와 Q채널신호 간의 직교성을 최대한 유지하여 위상 에러를 최소하면서도 영교차를 피하여 사이드로브가 증가하는 것을 제거한다. 이를 위하여 본 발명의 실시예에서는 대역확산된 신호의 영교차 발생 유무를 검출한 후, 영교차가 발생하지 않는 경우에는 확산된 I채널신호 및 Q채널신호를 그대로 출력시키고, 영교차가 발생하는 경우에는 확산된 I채널신호 및 Q채널신호를 랜덤하게 스태거링시켜(random staggering) 영교차를 피하면서 직교성을 최대한 유지시킨다.
이하의 설명되는 용어에서 "지연"이라는 용어는 신호를 앞으로(+방향)으로 이동시키거나 뒤로(-방향)으로 이동시키는 모두(delay & advanced)를 지칭하는 용어이며, "랜덤 스태거링"도 이와 동일한 용어로 사용한다. 또한 본 발명의 실시예에서 참조명칭으로 사용되는 "랜덤스태거"도 지연기와 동일한 명칭으로 사용하기로 한다.
도 2는 본 발명의 실시예에 따른 OQPSK 방식의 DS/CDMA 시스템의 대역확산장치 구조를 도시하는 도면으로써, DI(t)는 I채널의 입력신호이고 DQ(t)는 Q채널의 입력신호이다. 직교부호 발생기(orthogonal code generator)211 및 221은 각각 해당하는 채널의 직교부호 WI(t) 및 WQ(t)를 발생한다. 본 발명의 실시예에서는 상기 직교부호는 월시부호(walsh code)를 사용한다고 가정한다. 곱셈기213은 상기 I채널 입력신호 DI(t)와 직교부호 WI(t)를 곱하여 직교변조된 DI(t)*WI(t)를 발생한다. 곱셈기223은 상기 Q채널 입력신호 DQ(t)와 직교부호 WQ(t)를 곱하여 직교변조된 DQ(t)*WQ(t)를 발생한다. 상기 곱셈기213 및 223은 직교변조기의 기능을 수행한다. 이득조정기215는 상기 곱셈기213에서 출력되는 I채널의 직교변조된 신호의 이득을 조정하여 출력한다. 이득조정기225는 상기 곱셈기223에서 출력되는 Q채널의 직교변조된 신호의 이득을 조정하여 출력한다.
확산시퀀스 발생기(Pseudo Random Noise sequence generator)217 및 227은 각각 I채널 및 Q 채널의 확산시퀀스 PI(t) 및 PQ(t)를 발생한다. 확산기230은 상기 이득조정기215 및 225에서 출력되는 I채널 및 Q채널의 직교변조신호와 상기 대응되는 확산시퀀스 PI(t) 및 PQ(t)를 곱하여 대역을 확산한다. 상기 확산기230의 구성을 살펴보면, 곱셈기231은 상기 이득조정기215에서 출력되는 I채널의 직교변조신호 DI(t)*WI(t)와 상기 확산시퀀스 PI(t)를 곱하여 DI(t)*WI(t)*PI(t)를 발생한다. 곱셈기232는 상기 이득조정기225에서 출력되는 Q채널의 직교변조신호 DQ(t)*WQ(t)와 상기 확산시퀀스 PI(t)를 곱하여 DQ(t)*WQ(t)*PI(t)를 발생한다. 곱셈기233은 상기 이득조정기225에서 출력되는 Q채널의 직교변조신호 DQ(t)*WQ(t)와 상기 확산시퀀스 PQ(t)를 곱하여 DQ(t)*WQ(t)*PQ(t)를 발생한다. 곱셈기234는 상기 이득조정기215에서 출력되는 I채널의 직교변조신호 DI(t)*WI(t)와 상기 확산시퀀스 PQ(t)를 곱하여 DI(t)*WI(t)*PQ(t)를 발생한다. 감산기235는 상기 곱셈기231의 출력에서 곱셈기233의 출력을 감산하여 I채널의 확산신호 XI(t)를 발생한다. 상기 I채널 확산신호 XI(t)는 DI(t)*WI(t)*PI(t)-DQ(t)*WQ(t)*PQ(t)가 된다. 가산기236은 상기 곱셈기232 및 234의 출력을 가산하여 Q채널의 확산신호 XQ(t)를 발생한다. 상기 Q채널의 확산신호 XQ(t)는 DQ(t)*WQ(t)*PI(t)+DI(t)*WI(t)*PQ(t)가 된다.
영교차 검출기(zero-crossing detector)241은 상기 확산신호 XI(t) 및 XQ(t)를 입력하여 두 확산신호의 영교차 유무를 검출한 후, 그 결과신호 ZC를 발생한다. 제1랜덤스태거(random staggering part)243은 상기 I채널 확산신호 XI(t)를 소정 칩 단위로 지연 또는 진연시키는 동작을 수행한다. 제2랜덤스태거245는 상기 Q채널 확산신호 XQ(t)를 소정 칩 단위로 지연 또는 진연시키는 동작을 수행한다. 선택기247의 제1입력단자A는 상기 I채널 확산신호 XI(t)를 입력하고, 제2입력단자B는 상기 제1랜덤스태거243의 출력을 입력하며, 선택단자S는 상기 영교차 검출기241의 출력 ZC를 입력한다. 상기 선택기247은 상기 영교차 검출신호ZC의 상태에서 영교차가 발생되지 않을 시 상기 I채널 확산신호 XI(t)를 선택 출력하고, 영교차 발생시에는 상기 제1랜덤스태거243의 출력을 선택하여 출력한다. 선택기249의 제1입력단자A는 상기 Q채널 확산신호 XQ(t)를 입력하고, 제2입력단자B는 상기 제2랜덤스태거245의 출력을 입력하며, 선택단자S는 상기 영교차 검출기241의 출력 ZC를 입력한다. 상기 선택기249는 상기 영교차 검출신호ZC의 상태에서 영교차가 발생되지 않을 시 상기 Q채널 확산신호 XQ(t)를 선택 출력하고, 영교차 발생시에는 상기 제2랜덤스태거245의 출력을 선택하여 출력한다.
FIR 여파기251은 상기 선택기247의 출력을 FIR 여파하여 송신신호 SI(t)로 출력한다. FIR 여파기253은 상기 선택기249의 출력을 FIR 여파하여 송신신호 SQ(t)로 출력한다.
이하 본 발명의 실시예에서는 신호를 지연시킨다는 의미는 지연(delay) 및 진연(advance)를 포함하며, 이를 다시 표현하면 양의 방향으로 이동과 음의 방향으로의 이동을 포함한다.
상기 도 2를 참조하면, 곱셈기213은 I채널 입력신호 DI(t)와 직교부호 WI(t)를 곱하여 직교변조하며, 곱셈기223은 Q채널 입력신호 DQ(t)와 직교부호 WQ(t)를 곱하여 직교변조한다. 그리고 상기 직교변조된 I채널 및 Q채널 신호는 각각 이득조정기215 및 225에서 이득이 조정된 후 확산기230에서 확산되어 XI(t) 및 XQ(t)로 출력된다.
상기 확산신호 XI(t) 및 XQ(t)의 생성 과정을 살펴보면, 곱셈기231은 상기 이득조정기215에 출력되는 I채널의 직교변조신호와 확산시퀀스 PI(t)를 곱하여 확산신호를 발생하고, 곱셈기233은 상기 이득조정기225에서 출력되는 Q채널의 직교변조신호와 확산시퀀스 PQ(t)를 곱하여 확산신호를 발생한다. 그러면 감산기235는 상기 곱셈기231와 233에서 출력되는 확산신호 들의 차를 구하여 I채널의 확산신호 XI(t)를 발생한다. 또한 곱셈기232은 상기 이득조정기225에 출력되는 Q채널의 직교변조신호와 확산시퀀스 PI(t)를 곱하여 확산신호를 발생하고, 곱셈기234는 상기 이득조정기215에서 출력되는 I채널의 직교변조신호와 확산시퀀스 PQ(t)를 곱하여 확산신호를 발생한다. 그러면 가산기236은 상기 곱셈기232 와 234에서 출력되는 확산신호 들을 합하여 Q채널의 확산신호 XQ(t)를 발생한다.
본 발명의 실시예에 따른 OQPSK 방식의 DS/CDMA에서는 확산신호 XI(t) 및 XQ(t)를 FIR 여파하기 전에 확산신호 XI(t) 및 XQ(t)로 부터 영교차를 검출하고, 이때 영교차가 검출되면 OQPSK 방식의 DS/CDMA 구조가 되게 한다. 이때 상기 확산신호 XI(t) 및 XQ(t) 사이에 영교차가 발생하는 경우, OQPSK와 같이 변조하여 I채널신호와 Q채널신호 사이에 1/2 칩 오프셋을 유지하므로써 I채널 및 Q채널의 송신신호 SI(t) 및 SQ(t) 사이의 영교차를 방지할 수 있다. 그리고 상기 확산신호 XI(t) 및 XQ(t) 사이에 영교차가 발생되지 않은 경우, QPSK와 같이 변조하여 I채널신호 및 Q채널신호 상호 간의 직교성을 최대한 유지하여 위상 에러를 최소화한다.
이때 상기 영교차 검출기241는 확산신호 XI(t) 및 XQ(t) 상호 간의 영교차 발생 유무를 검사하여 영교차가 발생되지 않음이 확인되면, 영교차 검출신호 ZC=0이 되어 QPSK 방식의 DS/CDMA 구조로 된다. 즉, 상기 선택기247은 확산신호 XI(t)를 선택하고 FIR 여파기251은 상기 선택된 확산신호 XI(t)를 여파하여 송신신호 SI(t)로 출력하며, 선택기249는 확산신호 XQ(t)를 선택하고 FIR 여파기253은 상기 선택된 확산신호 XQ(t)를 여파하여 송신신호 SQ(t)로 출력한다.
여기서 상기 영교차 검출기(zero-crossing detector)의 구성 및 동작을 살펴본다. 도 3 - 도 5는 본 발명의 실시예에 따른 영교차 검출기241의 구성 예를 도시하는 도면으로, 도 3은 확산신호 XI(t)와 XQ(t)가 2진수인 경우의 영교차 검출기 구성을 도시하고 있으며, 도 4는 상기 확산신호 XI(t) 및 XQ(t)가 멀티레벨(multi-level)인 경우의 영교차 검출기 구성을 도시하고 있고, 도 5는 사기 확산신호 XI(t) 및 XQ(t)가 멀티레벨이며 이중 어느 한 신호가 제로 값을 갖는 경우의 구성을 도시하고 있다. 상기와 같은 영교차 검출기241은 확산신호 XI(t)와 XQ(t)가 제로(0) 점을 교차하는지의 여부를 검출하고, 상기 두 신호가 제로 점을 교차하면 ZC = 1을 출력하며 상기 제로 점을 교차하지 않으면 ZC = 0을 출력한다고 가정한다.
먼저 상기 도 3을 참조하면, 상기 확산신호 XI(t)와 XQ(t)가 2진 값(binary value)을 갖는 경우, n-1 번째 XI(n-1)과 XQ(n-1)과 n번째 XI(n)과 XQ(n)의 레벨이 동시에 바뀌는 경우에 검출한다. 즉, 플립플롭311은 상기 XI(n)신호를 1클럭주기 지연시켜 XI(n-1)을 출력하고 플립플롭313은 상기 XQ(n)신호를 1클럭주기 지연시켜 XQ(n-1)을 출력한다. 그리고 익스클루시브오아게이트315는 상기 XI(n)과 XI(n-1)을 배타적 논리합하여 출력하고 익스클루시브오아게이트317은 상기 XQ(n)과 XQ(n-1)을 배타적 논리합하여 출력하며, 앤드게이트319는 상기 익스클루시브오아게이트315 및317의 출력을 논리곱하여 ZC신호로 출력한다.
따라서 상기 도 3과 같은 영교차 검출기241은 XI(n-1) = 0, XQ(n-1) = 0 일때 XI(n) = 1, XQ(n) = 1 이거나, XI(n-1) = 0, XQ(n-1) = 1 일때 XI(n) = 1, XQ(n) = 0 이거나, XI(n-1) = 1, XQ(n-1) = 0 일때 XI(n) = 0, XQ(n) = 1 이거나, XI(n-1) = 1, XQ(n-1) = 1 일때 XI(n) = 0, XQ(n) = 0 인 경우에 영교차가 발생되며, 이때 ZC=1을 출력한다. 그리고 상기의 경우 이외에는 ZC = 0 이된다.
두 번째로 도 4를 참조하면, XI(t)와 XQ(t)가 멀티 레벨인 경우, n-1번째 XI(n-1)과 XQ(n-1)과 n번째 XI(n)과 XQ(n)의 부호(sign)가 동시에 바뀌는 경우에 검출한다. 부호검출기411 및 413은 각각 상기 XI(n) 및 XQ(n)의 최상위 비트를 검출하여 부호 비트로 출력한다. 플립플롭415는 상기 XI(n)의 부호비트를 1클럭주기 지연시켜 XI(n-1)의 부호비트를 출력하고 플립플롭417은 상기 XQ(n)의 부호비트를 1클럭주기 지연시켜 XQ(n-1)의 부호비트를 출력한다. 그리고 익스클루시브오아게이트419는 상기 XI(n)과 XI(n-1)의 부호비트를 배타적 논리합하여 출력하고 익스클루시브오아게이트421은 상기 XQ(n)과 XQ(n-1)의 부호비트를 배타적 논리합하여 출력하며, 앤드게이트423은 상기 익스클루시브오아게이트419 및421의 출력을 논리곱하여 ZC신호로 출력한다.
따라서 상기 도 4와 같은 구조를 갖는 영교차 검출기241은 sgn[XI(n-1),XQ(n-1)] = +,+ 일때 sgn[XI(n), XQ(n)] = -,- 이거나, sgn[XI(n-1),XQ(n-1)] = +,- 일때 sgn[XI(n), XQ(n)] = -,+ 이거나, sgn[XI(n-1),XQ(n-1)] = -,+ 일때 sgn[XI(n), XQ(n)] = +,- 이거나, sgn[XI(n-1),XQ(n-1)] = -,- 일때 sgn[XI(n), XQ(n)] = +,+ 인 경우에 영교차가 발생되며, 이때 ZC=1로 되게 한다. 여기서 sgn(X, Y)는 X와 Y의 부호(sign)를 취하는 동작이다. 이외의 경우는 ZC = 0 이된다. 따라서 상기 도 4에서 "sgn"은 부호(sign)를 취하는 회로로 대개의 경우에는 최상위 비트를 취하면 된다.
세 번째로 도 5를 참조하면, 상기 확산신호 XI(t)와 XQ(t)가 멀티레벨이며 어느하나가 제로 ("0") 값을 갖는 경우, 제로("0")가 아닌 n-1 번째 XI(n-1) 혹은 XQ(n-1)의 부호가 n 번째 XI(n) 혹은 XQ(n)에서 부호(sign)가 바뀌는 경우에 검출한다.
부호검출기511은 상기 XI(n)의 최상위 비트를 검출하여 부호 비트로 출력한다. 비교기515는 상기 확산신호 XI(n)과 "0"를 입력하며, 두 입력신호를 비교 출력한다. 플립플롭521은 상기 XI(n)의 부호비트를 1클럭주기 지연시켜 XI(n-1)의 부호비트를 출력한다. 플립플롭523은 상기 비교기515의 출력을 1클럭주기 지연시켜 출력한다. 익스클루시브오아게이트529는 상기 XI(n)과 XI(n-1)의 부호비트를 배타적 논리합하여 출력한다. 익스클루시브노아게이트531은 상기 비교기515의 출력과 상기 플립플롭523의 출력을 배타적 부논리합하여 출력하며, 앤드게이트537은 상기 익스클루시브오아게이트529의 출력과 상기 익스클루시브노아게이트531의 출력을 논리곱하여 출력한다.
부호검출기513은 상기 XQ(n)의 최상위 비트를 검출하여 부호 비트로 출력한다. 비교기517은 상기 확산신호 XQ(n)과 "0"를 입력하며, 두 입력신호를 비교 출력한다. 플립플롭525는 상기 XQ(n)의 부호비트를 1클럭주기 지연시켜 XQ(n-1)의 부호비트를 출력한다. 플립플롭527은 상기 비교기517의 출력을 1클럭주기 지연시켜 출력한다. 익스클루시브오아게이트533은 상기 XQ(n)과 XQ(n-1)의 부호비트를 배타적 논리합하여 출력한다. 익스클루시브노아게이트535는 상기 비교기517의 출력과 상기 플립플롭527의 출력을 배타적 부논리합하여 출력하며, 앤드게이트539는 상기 익스클루시브오아게이트533의 출력과 상기 익스클루시브노아게이트535의 출력을 논리곱하여 출력한다.
오아게이트541은 상기 앤드게이트537 및 539의 출력을 논리합하여 ZC신호로 출력한다.
따라서 상기 도 5와 같은 구조를 갖는 영교차 검출기241은 XI(n-1)=0, sgn[XQ(n-1)]= + 일때 XI(n)=0, sgn[XQ(n)]= - 이거나, XI(n-1)=0, sgn[XQ(n-1)]= - 일때 XI(n)=0, sgn[XQ(n)]= + 이거나, sgn[XI(n-1)]= +, XQ(n-1)=0 일때 sgn[XI(n)]= -, XQ(n)=0 이거나, sgn[XI(n-1)]= -, XQ(n-1)=0 일때 sgn[XI(n)]= +, XQ(n)=0 인 경우에 영교차가 발생되며, 이때 ZC=1로 되게 한다. 여기서 sgn(X)는 X의 부호(sign)를 취하는 동작이다. 이외의 경우는 ZC = 0 이된다. 상기 도 5에서 "sgn"은 부호(sign)를 취하는 회로로 대개의 경우에는 최상위 비트를 취하면 된다.
네 번째로 상기 도 3 - 도 5와 같은 경우 이외에도 확산신호 XI(t)와 XQ(t)가 개념상 영교차를 하는 경우에도 유사한 회로를 구성하면 된다.
상기와 같이 영교차 검출기241는 확산신호 XI(t) 및 XQ(t) 상호 간의 영교차 발생 유무를 검사하며, 영교차의 발생을 검출하면 상기 영교차 검출신호 ZC=1이 되어 OQPSK 방식의 DS/CDMA 구조로 된다. 이런 경우 상기 선택기247은 제1랜덤스태거243에서 소정 칩 단위로 뒤로 지연시키거나 또는 앞으로 이동시킨 확산신호 XI(t)를 선택하고 FIR 여파기251은 상기 제1랜덤스태거243의 출력을 여파하여 송신신호 SI(t)로 출력하며, 선택기249는 제2랜덤스태거245에서 소정 칩 단위로 뒤로 지연시키거나 또는 앞으로 이동시킨 확산신호 XQ(t)를 선택하고 FIR 여파기253은 상기 선택된 제2랜덤스태거245의 출력을 여파하여 송신신호 SQ(t)로 출력한다.
여기서 상기 제1랜덤스태거243 및 제2랜덤스태거245는 여러 가지 방법으로 구현할 수 있으며, 예를들면 하기와 같은 방법들이 될 수 있다. 여기서는 I 및 Q채널 상호 간의 신호가 1/2 칩 차이가 발생하도록 하는 경우의 예를 가정한다.
그 첫 번째 방법은 랜덤 번호(random number)를 발생하며, 이때 상기 랜덤 번호가 양(+)이면 확산신호 XI(t)를 +1/4 칩 만큼 지연하고, 확산신호 XQ(t)를 -1/4 칩 만큼 지연하여 확산신호 XI(t)와 XQ(t) 간의 차이가 1/2 칩을 유지하도록 한다. 또한 상기 랜덤 번호가 음(-)이면 확산신호 XI(t)를 -1/4 칩 만큼 지연하고, 확산신호 XQ(t)를 +1/4 칩 만큼 지연하여 확산신호 XI(t)와 XQ(t) 간의 차이가 1/2 칩을 유지하도록 한다.
또한 두 번째의 방법은 랜덤 번호를 발생하여 상기 랜덤번호가 양(+)이면 확산신호 XI(t)를 -1/4 칩 만큼 지연하고, 확산신호 XQ(t)를 +1/4 칩 만큼 지연하여 확산신호 XI(t)와 XQ(t) 간의 차이가 1/2 칩을 유지하도록 한다. 또한 상기 랜덤번호가 음(-)이면 확산신호 XI(t)를 +1/4 칩 만큼 지연하고, 확산신호 XQ(t)를 -1/4 칩 만큼 지연하여 확산신호 XI(t)와 XQ(t) 간의 차이가 1/2 칩을 유지하도록 한다.
도 6은 상기 랜덤 스태거(Random staggering part)243 및 245의 구성 예를 도시하고 있다. 상기 도 6을 참조하면, I-채널신호와 Q-채널신호를 1/2 칩 차이가 나도록 하는 경우 클럭 CK1(Early clock)과 클럭CK2(Late clock)는 각각 기준 클럭 보다 +1/4 칩 만큼 선행(advance)하거나 -1/4 칩 만큼 지연(retard )된 클럭이 된다. 랜덤 시퀀스 발생기(Random Sequence generator)619는 임의의 랜덤(random sequence)를 발생한다. 여기서 상기 랜덤 시퀀스 발생기619는 PN(Pseudo-Random Noise code) 발생기가 될 수 있다. 여기서 플립플롭611, 613 및 선택기621는 제1랜덤스태거243이 될 수 있으며, 플립플롭615, 617 및 선택기623은 제2랜덤스태거245가 될 수 있다.
따라서 상기 도 6의 동작을 살펴보면, 상기 랜덤 시퀀스 발생기619의 출력에 따라 RI(n)은 기준시점의 XI(n) 보다 +/- 1/4 chip 만큼 지연(delay)되어 출력되며, RQ(n)은 기준시점의 XQ(n) 보다 -/+ 1/4 chip 만큼 지연(delay)되어 출력된다. 따라서 상기 RI(n)과 RQ(n)의 차이는 1/2 칩 만큼 의 차를 갖게되어, 상기 XI(n)과 XQ(n)이 영교차가 되더라도 RI(n)과 RQ(n)은 1/2 칩 만큼 차이가 나므로, 영교차를 피할 수 있다.
도 7은 본 발명의 실시예에 따른 부호분할다중접속 통신시스템에서 대역확산신호를 발생할 시, 두 입력신호의 영교차 발생 유무를 검사하여 출력되는 신호의 오프셋 유무를 결정하는 과정을 도시하는 흐름도이다. 상기 도 7을 참조하면, 711단계에서 새로운 I채널신호 XI(n)과 Q채널신호 XQ(n)신호의 입력을 감지하면, 713단계에서 현재의 I채널신호 XI(n) 및 Q채널신호 XQ(n)와 이전의 I채널신호 XI(n-1) 및 Q채널신호 XQ(n-1)를 분석하며, 715단계에서 I채널 및 Q채널신호 간에 영교차가 발생되었는가 검사한다. 이때 상기 영교차 발생 유무를 검사하는 방법은 상기 도 3, 도4, 도5와 같은 방법으로 검사할 수 있다. 이때 상기 715단계에서 I채널 및 Q채널신호 간에 영교차가 발생되지 않은 경우로 판단되면, 719단계에서 현 입력신호 XI(n) 및 XQ(n)을 오프셋 없이 변조하여 송신신호로 출력한다. 상기와 같이 입력신호를 오프셋 없이 변조한 후, 721단계에서 상기 XI(n)을 XI(n-1)로 저장하고 XQ(n)을 XQ(n-1)로 저장한 후, 다음 상태에 대비한다.
그러나 상기 715단계에서 XI(n)과 XQ(n)의 영교차가 발생된 경우, 717단계에서 상기 XI(n)과 XQ(n)이 설정된 칩 단위의 오프셋을 가지도록 제어한다. 이때 상기 오프셋 방법은 상기 XI(n)과 XQ(n)을 서로 다른 방향으로 스태거링시켜 설정 오프셋 차이를 갖도록 할 수 있으며, XI(n) 또는 XQ(n)의 한 채널신호 만을 설정된 값으로 스태거링시켜 오프셋 차이를 갖도록 할 수 있다. 또한 상기 스태거링 방법도 고정된 값을 설정하여 스태거링 기능을 수행할 수 있으며, 또한 랜덤하게 스태거링시켜 오프셋을 갖도록 제어할 수도 있다. 상기와 같이 XI(n)과 XQ(n)을 스태거링시켜 오프셋 갖도록 하면 두 채널신호는 영교차를 하지 않게되며, 719단계에서 상기 설정 값으로 오프셋된 XI(n) 및 XQ(n)을 변조하여 송신신호로 출력한다. 상기와 같이 입력신호를 오프셋시켜 변조한 후, 721단계에서 상기 XI(n)을 XI(n-1)로 저장하고 XQ(n)을 XQ(n-1)로 저장한 후, 다음 상태에 대비한다.
따라서 본 발명의 실시예에 따른 대역확산장치는 I채널신호(In-phase 신호)와 Q채널신호(Quadrature-phase 신호)의 영교차를 검출하는 구성을 구비하여, 영교차(zero-crossing)가 발생하면 I채널신호와 Q채널신호 간에 차이를 두어서 I채널신호 및 Q채널신호가 동시에 변화하지 않도록 하므로써 영교차를 피하도록 하며, 영교차가 발생하지 않으면 I채널신호 및 Q채널신호를 그대로 전송하도록한다. 따라서 본 발명의 실시예에서는 두채널 상호 간의 신호에 영교차가 발생하지 않으면 그대로 전송하고, 영교차가 발생하면 어떤 방법을 사용하던지 I채널신호와 Q채널신호의 차이가 나도록 (즉 zero crossing이 되지 않도록 전송하는) 하여 전송하게된다. 즉, 상기 I채널신호 및 Q채널신호의 영교차 발생 유무를 검출하여 영교차가 발생하는 경우에만 I채널신호 및 Q채널신호의 차이가 나게 전송하게 된다.
이때 상기 I채널신호 및 Q채널신호의 차이가 나도록 하기 위해서, 상기 도 2에 도시된 바와 같이 I채널 및 Q채널에 랜덤스태거243 및 244를 구비하며, 이를 이용하여 해당하는 채널의 신호를 +/- 지연(본 발명의 실시예에서는 1/4 chip delay로 가정하고 있음)시킨다. 이때 상기 랜덤스태거링(random staggering)을 하는 대신에 미리 정해진 방법으로 지연(delay 혹은 advance )하여도 유사한 효과를 얻는다. 즉, 영교차가 발생하면, 고정적으로 I채널신호를 +1/4 칩 지연하고 Q채널신호를 -1/4 c칩 지연하는 방식 등을 사용할 수 있다. 또한 +/- 1/4 칩 대신에 시간 T가 1 칩 시간보다 작은 임의의 시간이라면, 상기 I채널신호를 +T 만큼 지연(delay 혹은 advance)시키고 상기 Q채널신호를 -T 만큼 지연(delay 혹은 advance)시켜도 유사한 효과를 얻는다.
또한 I채널 및 Q채널에 각각에 랜덤스태거를 연결하지 않고 임의 채널(어느 한쪽 채널, 즉 I채널 또는 Q채널) 만 지연(delay 혹은 advance)을 하여도 동일한 효과를 달성할 수 있다. 도 8은 Q채널에 랜덤스태거를 연결한 대역확산장치의 구성을 도시하고 있다.
상기 도 8을 참조하면, DI(t)는 I채널의 입력신호이고 DQ(t)는 Q채널의 입력신호이다. 직교부호 발생기211 및 221은 각각 해당하는 채널의 직교부호 WI(t) 및 WQ(t)를 발생한다. 본 발명의 실시예에서는 상기 직교부호는 월시부호(walsh code)를 사용한다고 가정한다. 곱셈기213은 상기 I채널 입력신호 DI(t)와 직교부호 WI(t)를 곱하여 직교변조된 DI(t)*WI(t)를 발생한다. 곱셈기223은 상기 Q채널 입력신호 DQ(t)와 직교부호 WQ(t)를 곱하여 직교변조된 DQ(t)*WQ(t)를 발생한다. 상기 곱셈기213 및 223은 직교변조기의 기능을 수행한다. 이득조정기215는 상기 곱셈기213에서 출력되는 I채널의 직교변조된 신호의 이득을 조정하여 출력한다. 이득조정기225는 상기 곱셈기223에서 출력되는 Q채널의 직교변조된 신호의 이득을 조정하여 출력한다.
확산시퀀스 발생기217 및 227은 각각 I채널 및 Q 채널의 확산시퀀스 PI(t) 및 PQ(t)를 발생한다. 확산기230은 상기 이득조정기215 및 225에서 출력되는 I채널 및 Q채널의 직교변조신호와 상기 대응되는 확산시퀀스 PI(t) 및 PQ(t)를 곱하여 대역을 확산한다. 상기 확산기230의 구성을 살펴보면, 곱셈기231은 상기 이득조정기215에서 출력되는 I채널의 직교변조신호 DI(t)*WI(t)와 상기 확산시퀀스 PI(t)를 곱하여 DI(t)*WI(t)*PI(t)를 발생한다. 곱셈기232는 상기 이득조정기225에서 출력되는 Q채널의 직교변조신호 DQ(t)*WQ(t)와 상기 확산시퀀스 PI(t)를 곱하여 DQ(t)*WQ(t)*PI(t)를 발생한다. 곱셈기233은 상기 이득조정기225에서 출력되는 Q채널의 직교변조신호 DQ(t)*WQ(t)와 상기 확산시퀀스 PQ(t)를 곱하여 DQ(t)*WQ(t)*PQ(t)를 발생한다. 곱셈기234는 상기 이득조정기215에서 출력되는 I채널의 직교변조신호 DI(t)*WI(t)와 상기 확산시퀀스 PQ(t)를 곱하여 DI(t)*WI(t)*PQ(t)를 발생한다. 감산기235는 상기 곱셈기231의 출력에서 곱셈기233의 출력을 감산하여 I채널의 확산신호 XI(t)를 발생한다. 상기 I채널 확산신호 XI(t)는 DI(t)*WI(t)*PI(t)-DQ(t)*WQ(t)*PQ(t)가 된다. 가산기236은 상기 곱셈기232 및 234의 출력을 가산하여 Q채널의 확산신호 XQ(t)를 발생한다. 상기 Q채널의 확산신호 XQ(t)는 DQ(t)*WQ(t)*PI(t)+DI(t)*WI(t)*PQ(t)가 된다.
영교차 검출기812는 상기 확산신호 XI(t) 및 XQ(t)를 입력하여 두 확산신호의 영교차 유무를 검출한 후, 그 결과신호 ZC를 발생한다. 상기 영교차 검출기812는 상기 도 3, 도 4 및 도 5와 같은 구성을 가질 수 있으며, 그 동작도 동일하게 수행될 수 있다. 랜덤 스태거814는 Q채널 확산신호 XQ(t)를 소정 칩 단위로 지연 또는 진연시키는 동작을 수행한다. 상기 랜덤스태거814는 상기 도 6과 같은 구성을 가질 수 있으며, 그 동작도 동일하게 수행한다. 여기서 상기 렌덤스태거814는 상기 XQ(t)신호를 1/2칩 단위로 앞으로 이동시키거나 뒤로 이동시키도록 설정할 수 있다. 선택기816의 제1입력단자A는 상기 Q채널 확산신호 XQ(t)에 연결되고, 제2입력단자B는 상기 랜덤스태거814의 출력에 연결되며, 선택단자S는 상기 영교차 검출기241의 출력 ZC에 연결된다. 상기 선택기816은 상기 영교차 검출신호ZC의 상태에서 영교차가 발생되지 않을 시 상기 Q채널 확산신호 XQ(t)를 선택 출력하고, 영교차 발생시에는 상기 랜덤스태거816의 출력을 선택하여 출력한다.
FIR 여파기251은 상기 XI(t)를 FIR 여파하여 송신신호 SI(t)로 출력한다. FIR 여파기253은 상기 선택기816의 출력을 FIR 여파하여 송신신호 SQ(t)로 출력한다.
상기 도 8과 같은 구성을 갖는 대역확산장치는 I채널신호와 Q채널신호의 영교차를 검출하며, 영교차 발생시 Q채널신호를 1/2 칩 단위로 지연시켜 I채널신호와 Q채널신호가 동시에 변화되지 않도록 하므로써 영교차를 피하게 하는 방식이다. 이때 영교차가 발생되지 않는 경우에는 역시 상기 도 2와 같은 방식으로 I채널신호 및 Q채널신호를 그대로 전송한다. 상기 도 8은 Q채널에 랜덤스태거를 연결한 예를 도시하고 있지만, 상기 랜덤스태거를 I채널에 연결하여도 동일한 효과를 얻을 수 있다. 따라서 상기 도 8과 같은 대역확산장치도 영교차가 발생하면 I채널 및 Q채널 신호가 동시에 변하지 않도록 차이를 두어 전송하고, 영교차가 발생하지 않으면 그대로 전송하게 됨을 알 수 있다.
상기와 같이 본 발명의 실시예는 상기 I채널 및 Q채널 신호로 부터 영교차의 발생 유무를 검출한 후, 영교차가 검출되지 않으면 QPSK 방식으로 변조하고 영교차가 검출되면 OPQSK 방식으로 변조하는 방식을 DS/CDMA 시스템을 예를들어 설명하고 있지만, DS/CDMA 시스템이 아니며 QPSK 변조 방식과 OQPSK 방식을 혼용하여 사용하는 시스템에서도 사용할 수 있다. 이런 경우 상기 여파기251 및 253에서 출력되는 신호는 각각 QPSK 변조기의 I채널 및 Q채널신호로 입력시킨다.
상술한 바와 같이 같이 본 발명의 실시예에 따른 QPSK 변조 방식을 사용하는 DS/CDMA 시스템에서 대역 확산시 확산신호 간의 영교차 유무를 검사하며, 영교차가 발생되지 않는 경우에는 QPSK 변조 방식을 사용하여 채널 상호 간의 직교성을 유지시키고, 영교차가 발생되는 경우에는 랜덤 스캐거링 OQPSK 변조하여 확산신호 간의 영교차를 제거한다. 따라서 대역확산시 영교차를 피하여 사이드로브가 커지는 현상을 줄이면서 동시에 OQPSK 방식이 갖는 문제인 I채널신호와 Q채널신호 간의 직교성 손실로 인한 위상 에러를 최소화할 수 있는 이점이 있다.

Claims (41)

  1. 변조장치에 있어서,
    제1입력신호 및 제2입력신호의 영교차 발생 유무를 검사하는 영교차 검출기와,
    상기 제1입력신호를 제1방향으로 설정 주기 이동시키는 제1지연기와,
    상기 제2입력신호를 제2방향으로 설정 주기 이동시키는 제2지연기와,
    상기 입력신호들 및 지연기들의 출력을 입력하며, 상기 영교차 발생시 상기 지연기들의 출력을 제1채널 및 제2채널신호로 선택하고, 영교차가 발생되지 않을 시 상기 입력신호들을 제1채널 및 제2채널신호로 선택하여 출력하는 선택기와,
    상기 제1채널 및 제2채널신호를 입력하여 큐피에스케이 변조하는 변조기로 구성된 것을 특징으로 하는 변조장치.
  2. 제1항에 있어서, 상기 제1지연기는 상기 제1입력신호를 양의 방향으로 설정 주기 이동시키며 상기 제2지연기는 상기 제2입력신호를 음의 방향으로 설정 주기 이동시키는 것을 특징으로 하는 변조장치.
  3. 제1항에 있어서, 상기 제1지연기는 상기 제1입력신호를 음의 방향으로 설정 주기 이동시키며 상기 제2지연기는 상기 제2입력신호를 양의 방향으로 설정 주기 이동시키는 것을 특징으로 하는 변조장치.
  4. 제2항 또는 제3항에 있어서, 상기 제1채널이 인페이즈 채널이고 상기 제2채널이 쿼드러츄어페이즈 채널인 것을 특징으로 하는 변조장치.
  5. 변조장치에 있어서,
    제1입력신호 및 제2입력신호의 영교차 발생 유무를 검사하는 영교차 검출기와,
    상기 제1입력신호를 설정 주기 이동시키는 지연기와,
    상기 입력신호들 및 지연기의 출력들을 입력하며, 상기 지연기의 출력과 제2입력신호를 제1채널 및 제2채널신호로 선택하고, 영교차가 발생되지 않을 시 상기 입력신호들을 제1채널 및 제2채널신호로 선택하여 출력하는 선택기와,
    상기 제1채널 및 제2채널신호를 입력하여 큐피에스케이 변조하는 변조기로 구성된 것을 특징으로 하는 변조장치.
  6. 제5항에 있어서, 상기 지연기가 상기 제1입력신호를 양의 방향으로 설정 주기 이동시키는 것을 특징으로 하는 변조장치.
  7. 제6항에 있어서, 상기 지연기가 상기 제1입력신호를 음의 방향으로 설정 주기 이동시키는 것을 특징으로 하는 변조장치.
  8. 제6항 또는 제7항에 있어서, 상기 제1채널이 인페이즈 채널인 것을 특징으로 하는 변조장치.
  9. 제6항 또는 제7항에 있어서, 상기 제1채널이 쿼드러츄어페이즈 채널인 것을 특징으로 하는 변조장치.
  10. 부호분할다중접속 통신시스템의 대역확산장치에 있어서,
    상기 제1입력신호 및 제2입력신호를 각각 대응되는 확산시퀀스들과 결합시켜 제1확산신호 및 제2확산신호를 발생하는 확산기들과,
    상기 제1확산신호 및 제2확산신호의 영교차 발생 유무를 검출하는 영교차검출기와,
    상기 제1확산신호를 제1방향으로 스태거링하는 제1지연기와,
    상기 제2확산신호를 제2방향으로 스태거링하는 제2지연기와,
    상기 제1확산신호와 제1스태거링신호를 입력하여 상기 영교차검출신호에 의해 선택 출력하는 제1선택기와,
    상기 제2확산신호와 제2스태거링신호를 입력하여 상기 영교차검출신호에 의해 선택 출력하는 제2선택기로 구성되어,
    상기 영교차검출시 상기 스태거링 신호를 선택 출력하고 그렇지 않으면 상기 확산신호를 선택 출력하여 송신신호의 직교성을 유지하는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  11. 제10항에 있어서, 상기 제1지연기가 상기 제1입력신호를 양의 방향으로 설정 칩 단위 이동시키며 상기 제2지연기가 상기 제2입력신호를 음의 방향으로 설정 칩 단위 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  12. 제11항에 있어서, 상기 제1지연기가 상기 제1입력신호를 + 1/4 칩 이동시키며 상기 제2지연기가 상기 제2입력신호를 -1/4 칩 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  13. 제10항에 있어서, 상기 제1지연기가 상기 제1입력신호를 음의 방향으로 설정 칩 단위 이동시키며 상기 제2지연기가 상기 제2입력신호를 양의 방향으로 설정 칩 단위 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  14. 제13항에 있어서, 상기 제1지연기가 상기 제1입력신호를 -1/4 칩 이동시키며 상기 제지연기가 상기 제2입력신호를 +1/4 칩 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  15. 제12항 또는 제14항에 있어서, 상기 제1채널이 인페이즈 채널이고 상기 제2채널이 쿼드러츄어페이즈 채널인 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  16. 제10항에 있어서, 제1입력신호와 제2입력신호가 각각 대응되는 직교부호와 결합되어 직교변조된 제1 및 제2직교변조신호인 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  17. 부호분할다중접속 통신시스템의 대역확산장치에 있어서,
    제1입력신호와 제2입력신호를 각각 대응되는 확산시퀀스들과 결합시켜 제1확산신호 및 제2확산신호를 발생하는 확산기들과,
    상기 제1확산신호 및 제2확산신호를 입력하여 두 신호의 영교차 발생 유무를 검출하는 영교차검출기와,
    상기 제1확산신호를 스태거링하는 지연기와,
    상기 제1확산신호와 스태거링신호를 입력하며, 상기 영교차검출신호에 의해 선택 출력하는 선택기들고 구성되어,
    상기 영교차검출시 상기 스태거링 신호 및 제2확산신호를 선택 출력하고 그렇지 않으면 상기 확산신호들을 선택 출력하여 직교성을 유지하는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  18. 제17항에 있어서, 상기 지연기가 상기 제1확산신호를 양의 방향으로 설정 칩 단위 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  19. 제18항에 있어서, 상기 지연기가 상기 제1확산신호를 +1/2 칩 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  20. 제17항에 있어서, 상기 지연기가 상기 제1확산신호를 음의 방향으로 설정 칩 단위 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  21. 제20항에 있어서, 상기 지연기가 상기 제1입력신호를 -1/2 칩 이동시키는 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  22. 제19항 또는 제21항에 있어서, 상기 제1채널이 인페이즈 채널인 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  23. 제19항 또는 제21항에 있어서, 상기 제1채널이 쿼드러츄어페이즈 채널인 것을 특징으로 부호분할다중접속 통신시스템의 대역확산장치.
  24. 제17항에 있어서, 상기 제1입력신호 및 제2입력신호가 각각 대응되는 직교부호와 결합된 제1 및 제2직교변조신호인 것을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산장치.
  25. 부호분할다중접속 통신시스템의 대역확산방법에 있어서,
    제1입력신호와 제2입력신호를 각각 대응되는 확산시퀀스와 결합시켜 제1확산신호 및 제2확산신호를 발생하는 과정과,
    상기 제1확산신호 및 제2확산신호를 입력하여 두 신호의 영교차 발생 유무를 검사하며, 상기 제1확산신호를 스태거링하는 과정과,
    상기 영교차 발생시 상기 스태거링 신호 및 제2확산신호를 선택 출력하고 그렇지 않으면 상기 확산신호들을 선택 출력하는 과정으로 이루어짐을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  26. 제25항에 있어서, 상기 스태거링하는 과정이 상기 제1확산신호를 양의 방향으로 설정 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  27. 제26항에 있어서, 상기 스태거링하는 과정이 상기 제1확산신호를 +1/2 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  28. 제25항에 있어서, 상기 스태거링하는 과정이 상기 제1확산신호를 음의 방향으로 설정 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  29. 제28항에 있어서, 상기 스태거링하는 과정이 상기 제1확산신호를 -1/2 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  30. 제27항 또는 제29항에 있어서, 상기 제1확산신호가 인페이즈 채널임을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  31. 제27항 또는 제29항에 있어서, 상기 제1확산신호가 쿼드러츄어페이즈 채널신호임을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  32. 제25항에 있어서, 상기 제1입력신호가 제1채널 입력신호와 대응되는 직교부호와 결합된 제1직교변조신호이고 상기 제2입력신호가 제2채널 입력신호와 대응되는 직교부호와 결합된 제2직교변조신호임을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  33. 부호분할다중접속 통신시스템의 대역확산방법에 있어서,
    제1입력신호와 제2입력신호를 각각 대응되는 확산시퀀스와 결합시켜 제1확산신호 및 제2확산신호를 발생하는 과정과,
    상기 제1확산신호를 제1방향으로 스태거링하고, 상기 제2확산신호를 제2방향으로 스태거링하는 과정과,
    상기 제1확산신호 및 제2확산신호의 영교차 발생 유무를 검사하는 과정과,
    상기 영교차 발생시 상기 스태거링 신호들을 선택 출력하고 그렇지 않으면 상기 확산신호를 선택 출력하는 과정으로 이루어짐을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  34. 제33항에 있어서, 상기 스태거링하는 과정이 제1확산신호를 양의 방향으로 설정 칩 단위 이동시키며 상기 제2확산신호를 음의 방향으로 설정 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  35. 제34항에 있어서, 상기 스태거링하는 과정이 상기 제1확산신호를 +1/4 칩 단위 이동시키며 상기 제2확산신호를 -1/4 칩 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  36. 제33항에 있어서, 상기 스태거링하는 과정이 제1확산신호를 음의 방향으로 설정 칩 단위 이동시키며 상기 제2확산신호를 양의 방향으로 설정 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  37. 제36항에 있어서, 상기 스태거링하는 과정이 상기 제1확산신호를 -1/4 칩 단위 이동시키며 상기 제2확산신호를 +1/4 칩 단위 이동시킴을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  38. 제35항 또는 제37항에 있어서, 상기 제1확신신호가 인페이즈 채널이고 상기 제2확산신호가 쿼드러츄어페이즈 채널임을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  39. 제33항에 있어서, 상기 제1입력신호가 제1채널 입력신호와 대응되는 직교부호와 결합된 제1직교변조신호이고 상기 제2입력신호가 제2채널 입력신호와 대응되는 직교부호와 결합된 제2직교변조신호임을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  40. 부호분할다중접속 통신시스템의 대역확산방법에 있어서,
    제1입력신호 및 제2입력신호의 각각 대응되는 확산시퀀스와 결합시켜 제1확산신호 및 제2확산신호를 발생하는 과정과,
    상기 제1확산신호 및 제2확산신호를 분석하여 두 신호의 영교차 발생 유무를 검사하는 과정과,
    상기 과정에서 영교차 발생시 상기 제1확산신호와 제2확산신호 중의 하나를 설정 값으로 이동시켜 두 확산신호를 오프셋하여 출력하고 그렇지 않으면 오프셋 없이 출력하는 과정으로 이루어짐을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
  41. 부호분할다중접속 통신시스템의 대역확산방법에 있어서,
    제1입력신호 및 상기 제2입력신호를 각각 대응되는 확산시퀀스와 결합시켜 제1확산신호 및 제2확산신호를 발생하는 과정과,
    상기 제1확산신호 및 제2확산신호의 영교차 발생 유무를 검사하는 과정과,
    상기 영교차 발생시 상기 제1확산신호 및 제2확산신호를 각각 다른 방향으로 이동시켜 두 확산신호를 오프셋시켜 출력하고, 그렇지 않으면 상기 확산신호를 오프셋 없이 출력하는 과정으로 이루어짐을 특징으로 하는 부호분할다중접속 통신시스템의 대역확산방법.
KR1019980007667A 1998-03-03 1998-03-03 영교차 검출을 이용한 변조장치 및 방법 KR19990074228A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980007667A KR19990074228A (ko) 1998-03-03 1998-03-03 영교차 검출을 이용한 변조장치 및 방법
CN99103097A CN1133307C (zh) 1998-03-03 1999-03-03 使用过零检测的调制设备和方法
US09/261,748 US6396869B1 (en) 1998-03-03 1999-03-03 Modulation apparatus and method using zero-crossing detection
JP5611399A JP3193016B2 (ja) 1998-03-03 1999-03-03 ゼロ交差検出を用いた変調装置及び方法
GB9904815A GB2336976B (en) 1998-03-03 1999-03-03 Modulation apparatus and method using zero crossing detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007667A KR19990074228A (ko) 1998-03-03 1998-03-03 영교차 검출을 이용한 변조장치 및 방법

Publications (1)

Publication Number Publication Date
KR19990074228A true KR19990074228A (ko) 1999-10-05

Family

ID=19534430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007667A KR19990074228A (ko) 1998-03-03 1998-03-03 영교차 검출을 이용한 변조장치 및 방법

Country Status (5)

Country Link
US (1) US6396869B1 (ko)
JP (1) JP3193016B2 (ko)
KR (1) KR19990074228A (ko)
CN (1) CN1133307C (ko)
GB (1) GB2336976B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728225B1 (en) 2000-02-10 2004-04-27 Interdigital Technology Corporation Asymmetrical forward/reverse transmission bandwidth
KR100423724B1 (ko) * 2001-06-09 2004-03-22 주식회사 팬택앤큐리텔 무선통신시스템에서 복합 직교 위상 편이 방식을 이용한데이터 처리 장치 및 그 방법
US20030021357A1 (en) * 2001-07-24 2003-01-30 Victor Korol Method and apparatus of zero deflection
DE10214581A1 (de) * 2002-04-02 2003-10-23 Infineon Technologies Ag Demodulation eines digital frequenzmodulierten analogen Empfangssignals durch Auswertung der zeitlichen Abstände zwischen den Nulldurchgängen
US7412008B2 (en) * 2003-06-30 2008-08-12 Freescale Semiconductor, Inc. Programmable phase mapping and phase rotation modulator and method
US7317752B2 (en) * 2003-07-11 2008-01-08 Samsung Electronics Co., Ltd. Method and system for locating a GPS correlated peak signal
US8149956B1 (en) * 2007-04-23 2012-04-03 The United States Of America As Represented By The Secretary Of The Army Method of automated demodulation and classification of phase-shift-keying signals using hysteretic differential zero-crossing time samples
EP2288044A4 (en) * 2008-05-29 2017-09-27 SK Telecom Co., Ltd. Local wireless signal transmitting/receiving apparatus and method using digital rf processing technology
KR100998475B1 (ko) 2008-06-04 2010-12-06 에스케이텔레콤 주식회사 디지털 고주파 처리 기술을 이용한 근거리 무선 신호 송신장치 및 방법
CN101398447B (zh) * 2008-10-30 2011-03-30 上海大学 过零检测器与边沿-脉冲转换器及其应用
US8590844B2 (en) * 2009-07-17 2013-11-26 Siemens Rail Auotmation Corporation Track circuit communications
US8500071B2 (en) * 2009-10-27 2013-08-06 Invensys Rail Corporation Method and apparatus for bi-directional downstream adjacent crossing signaling
US8660215B2 (en) * 2010-03-16 2014-02-25 Siemens Rail Automation Corporation Decoding algorithm for frequency shift key communications
EP2804327B1 (en) * 2013-05-14 2018-09-05 BroadNet Invest AG Signal representing data, method and device for generating such signal and method and device for determining the represented data from such signal
US9166577B2 (en) 2014-01-29 2015-10-20 Qualcomm Incorporated Modulation through differentially delayed clocks
CN104767498B (zh) * 2015-04-30 2017-07-21 上海艾为电子技术股份有限公司 增益控制方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338579A (en) * 1980-07-30 1982-07-06 Communications Satelite Corp. Frequency shift offset quadrature modulation and demodulation
JP2728114B2 (ja) * 1994-07-11 1998-03-18 日本電気株式会社 Ｆｍ変調回路
JPH09223983A (ja) * 1996-02-16 1997-08-26 Fujitsu Ltd スペクトラム拡散通信用送信機及び受信機
EP0795983A1 (de) * 1996-03-11 1997-09-17 Deutsche ITT Industries GmbH Modulator für OQPSK
US5818867A (en) * 1996-09-09 1998-10-06 Itt Industries, Inc. QPSK/QBL-MSK waveform enhancement
US5903555A (en) * 1996-10-30 1999-05-11 Trw Inc. Modulation method and system using constant envelope ODSCDMA with low out-of-band emissions for non-linear amplification
US5960040A (en) * 1996-12-05 1999-09-28 Raytheon Company Communication signal processors and methods
US6094450A (en) * 1997-06-20 2000-07-25 Cincinnati Electronics Corporation Spread spectrum chip shift keying modulation/demodulation system and method

Also Published As

Publication number Publication date
JPH11331040A (ja) 1999-11-30
CN1133307C (zh) 2003-12-31
US6396869B1 (en) 2002-05-28
GB2336976A (en) 1999-11-03
GB9904815D0 (en) 1999-04-28
GB2336976B (en) 2000-06-14
CN1239366A (zh) 1999-12-22
JP3193016B2 (ja) 2001-07-30

Similar Documents

Publication Publication Date Title
KR19990074228A (ko) 영교차 검출을 이용한 변조장치 및 방법
US4922506A (en) Compensating for distortion in a communication channel
EP1075089B1 (en) Correlation detector and communication apparatus
US8040935B2 (en) Methods and apparatus for spread spectrum modulation and demodulation
AU755235B2 (en) Spread-spectrum communication device
KR20010005496A (ko) 병렬 데이터 채널에서의 전자기 방해 억제를 위한 대역 확산 위상 변조
US6674790B1 (en) System and method employing concatenated spreading sequences to provide data modulated spread signals having increased data rates with extended multi-path delay spread
US5796774A (en) Spread spectrum communication apparatus with conversion of input patterns to uniform spectral patterns
US6023488A (en) Spread spectrum modulation
KR100344600B1 (ko) 코드 분할 다중 접속 신호를 처리하기 위해 복소 의사잡음시퀀스를 생성하는 방법 및 시스템
KR100312581B1 (ko) 주파수 변조 회로
JPH08251117A (ja) マルチキャリア伝送システム及びマルチキャリア伝送方法
JP3307217B2 (ja) スペクトラム拡散通信方式における受信装置
US6535500B1 (en) Transmitter of a mobile station in a CDMA communications system and method therefor
KR0155510B1 (ko) 직접 시퀀스 확산 스펙트럼 oqpsk 칩 변조장치
KR100259051B1 (ko) 직접 씨퀀스 씨디엠에이 이동 통신시스템의 오프-셋 사진위상천이변조장치 및 방법
US6418134B1 (en) Finite impulse response filter for multi-code CDMA signals
KR100705925B1 (ko) 라스 코드분할다중접속 확산 방법
KR100374483B1 (ko) 평형 이중이진 복부호기를 사용하는 확산 시스템 및 그 확산 방법
JP3276841B2 (ja) スペクトル拡散信号送信機及び受信機
JP3320234B2 (ja) スペクトラム拡散受信装置
JPH11274983A (ja) Ｃｄｍａ振幅制限装置、ｃｄｍａ振幅復元装置、ｃｄｍａ振幅制限／復元装置、ｃｄｍａ送信装置、ｃｄｍａ受信装置、ｃｄｍａ振幅制限方法およびｃｄｍａ振幅復元方法
JPH06204975A (ja) スペクトラム拡散通信方式
JPH10229380A (ja) 符号分割多重接続方式を用いた通信装置
JPH11274984A (ja) 干渉信号再生装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid