JP2934259B2 - 全ディジタル形搬送波再生回路 - Google Patents
全ディジタル形搬送波再生回路Info
- Publication number
- JP2934259B2 JP2934259B2 JP1180978A JP18097889A JP2934259B2 JP 2934259 B2 JP2934259 B2 JP 2934259B2 JP 1180978 A JP1180978 A JP 1180978A JP 18097889 A JP18097889 A JP 18097889A JP 2934259 B2 JP2934259 B2 JP 2934259B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- phase
- carrier
- phase information
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はディジタル変調された信号、特に振幅位相
変調（QAM）された信号、又は位相変調された信号を同
期検波するために用いる再生搬送波を得る搬送波再生回
路に関する。
変調（QAM）された信号、又は位相変調された信号を同
期検波するために用いる再生搬送波を得る搬送波再生回
路に関する。
「従来の技術」 第８図に従来の搬送波再生回路を用いた復調装置を示
す。入力端子11から例えば256値振幅位相変調（256QA
M）された受信信号が同期検波回路12,13へ供給され、電
圧制御発振器（VCO）14からの再生搬送波が同期検波回
路12へ供給されると共にこの再生搬送波がπ/2移相器15
を通じて同期検波回路13へ供給される。同期検波回路1
2,13の各同期検波出力はそれぞれ低域通過波器16,17
を通じてAD変換器18,19へ供給される。AD変換器18の出
力の最上位ビットとして得られる同相チャンネルにおけ
る第１パス信号の推定値a1と、AD変換器19の出力の最下
位ビットとして得られる直交チャンネルにおける振幅お
よび位相誤差情報b5とが乗算器21で乗算され、AD変換器
18の出力の最下位ビットとして得られる同相チャンネル
における振幅および位相誤差情報a5と、AD変換器19の出
力の最上位ビットとして得られる直交チャンネルにおけ
る第１パス信号の推定値b1とが乗算器22で乗算され、乗
算器21,22の両乗算結果が引算器23で互い引算され、そ
の引算結果はアナログ積分器24で積分され、その積分出
力は低域通過波器25で高周波成分が除去されてアナロ
グの制御信号として電圧制御発振器14へ供給される。こ
の結果、電圧制御発振器14からの再生搬送波は受信信号
搬送波と同期する。
す。入力端子11から例えば256値振幅位相変調（256QA
M）された受信信号が同期検波回路12,13へ供給され、電
圧制御発振器（VCO）14からの再生搬送波が同期検波回
路12へ供給されると共にこの再生搬送波がπ/2移相器15
を通じて同期検波回路13へ供給される。同期検波回路1
2,13の各同期検波出力はそれぞれ低域通過波器16,17
を通じてAD変換器18,19へ供給される。AD変換器18の出
力の最上位ビットとして得られる同相チャンネルにおけ
る第１パス信号の推定値a1と、AD変換器19の出力の最下
位ビットとして得られる直交チャンネルにおける振幅お
よび位相誤差情報b5とが乗算器21で乗算され、AD変換器
18の出力の最下位ビットとして得られる同相チャンネル
における振幅および位相誤差情報a5と、AD変換器19の出
力の最上位ビットとして得られる直交チャンネルにおけ
る第１パス信号の推定値b1とが乗算器22で乗算され、乗
算器21,22の両乗算結果が引算器23で互い引算され、そ
の引算結果はアナログ積分器24で積分され、その積分出
力は低域通過波器25で高周波成分が除去されてアナロ
グの制御信号として電圧制御発振器14へ供給される。こ
の結果、電圧制御発振器14からの再生搬送波は受信信号
搬送波と同期する。
「発明が解決しようとする課題」 このように従来においては電圧制御発振器の制御をア
ナログ信号で行っていた。また256QAMのように高精度な
位相制御を必要とする変調方式の搬送波再生において
は、所要特性として位相誤差は±0.6゜以下が、電圧制
御発振器の周波数安定度は±１×10-6以下が要求されて
いる。このため、外来条件も考慮して所要特性を満足さ
せるために制御回路が複雑化し、調整性が悪い。更に、
周波数などの設計仕様を変更する際には回路全体の変更
が必要となり経済性に劣っていた。
ナログ信号で行っていた。また256QAMのように高精度な
位相制御を必要とする変調方式の搬送波再生において
は、所要特性として位相誤差は±0.6゜以下が、電圧制
御発振器の周波数安定度は±１×10-6以下が要求されて
いる。このため、外来条件も考慮して所要特性を満足さ
せるために制御回路が複雑化し、調整性が悪い。更に、
周波数などの設計仕様を変更する際には回路全体の変更
が必要となり経済性に劣っていた。
「課題を解決するための手段」 この発明によれば搬送波波形を記憶した搬送波発生器
を読み出すことにより再生搬送波を得る。その再生搬送
波の位相制御は読み出しアドレスの位相を変更して行
う。つまりこの読み出しアドレスの発生位相を、受信信
号搬送波と再生搬送波との位相差に応じて制御する。こ
の制御をディジタル構成で行う。このため受信信号搬送
波と再生搬送波との位相差に応じたディジタルの位相制
御信号が位相制御信号発生回路で発生され、その位相制
御信号がディジタル積分器で積分されてディジタルの誤
差信号が出力され、その誤差信号に応じた位相情報が位
相情報発生回路により出力される。基準クロックがアド
レスカウンタで計数され、その計数値と前記位相情報と
がアドレス変換回路で演算され、その演算結果が搬送波
発生器へ読み出しアドレスとして供給される。あるいは
基準クロックを計数するアドレスカウンタに前記位相情
報がプリセットされ、そのアドレスカウンタの計数値が
搬送発生器へ読み出しアドレスとして供給される。
を読み出すことにより再生搬送波を得る。その再生搬送
波の位相制御は読み出しアドレスの位相を変更して行
う。つまりこの読み出しアドレスの発生位相を、受信信
号搬送波と再生搬送波との位相差に応じて制御する。こ
の制御をディジタル構成で行う。このため受信信号搬送
波と再生搬送波との位相差に応じたディジタルの位相制
御信号が位相制御信号発生回路で発生され、その位相制
御信号がディジタル積分器で積分されてディジタルの誤
差信号が出力され、その誤差信号に応じた位相情報が位
相情報発生回路により出力される。基準クロックがアド
レスカウンタで計数され、その計数値と前記位相情報と
がアドレス変換回路で演算され、その演算結果が搬送波
発生器へ読み出しアドレスとして供給される。あるいは
基準クロックを計数するアドレスカウンタに前記位相情
報がプリセットされ、そのアドレスカウンタの計数値が
搬送発生器へ読み出しアドレスとして供給される。
「実施例」 第１図にこの発明の実施例を示し、第８図と対応する
部分に同一符号を付けてある。AD変換器の識別器18の出
力とAD変換器の識別器19の出力とが入力されて位相制御
信号発生回路31より受信信号搬送波と再生搬送波との位
相差に応じたディジタルの位相制御信号が発生される。
位相制御信号発生回路31は例えば第８図中の乗算器21,2
2と引算器23とより構成され、この場合は進み位相か遅
れ位相かに応じて１又は０の１ビットのディジタル位相
制御信号が得られる。
部分に同一符号を付けてある。AD変換器の識別器18の出
力とAD変換器の識別器19の出力とが入力されて位相制御
信号発生回路31より受信信号搬送波と再生搬送波との位
相差に応じたディジタルの位相制御信号が発生される。
位相制御信号発生回路31は例えば第８図中の乗算器21,2
2と引算器23とより構成され、この場合は進み位相か遅
れ位相かに応じて１又は０の１ビットのディジタル位相
制御信号が得られる。
位相制御信号発生回路31からの位相制御信号はディジ
タル積分器32で積分され、ディジタルの誤差信号が出力
される。ディジタル積分器32は例えばアップダウンカウ
ンタであり、１の位相制御信号をアップカウントし、０
の位相制御信号がダウンカウントし、桁上げパルスを誤
差信号＋θとして出力し、桁下げパルスを誤差信号−θ
として出力する。
タル積分器32で積分され、ディジタルの誤差信号が出力
される。ディジタル積分器32は例えばアップダウンカウ
ンタであり、１の位相制御信号をアップカウントし、０
の位相制御信号がダウンカウントし、桁上げパルスを誤
差信号＋θとして出力し、桁下げパルスを誤差信号−θ
として出力する。
積分器32の誤差信号は位相情報発生回路33へ供給さ
れ、誤差信号に応じたディジタルの位相情報が発生され
る。一方、端子34の基準クロックがアドレスカウンタ35
で計数され、その計数値がアドレスとして出力され、ア
ドレスカウンタ35のアドレスが位相情報発生回路33の位
相情報に応じてアドレス変換回路36で変換演算され、そ
のアドレス変換回路36の出力がアドレスとして搬送波発
生器37へ供給され、そのアドレスにより、記憶されてい
る搬送波波形が読み出され、その読み出された出力が再
生搬送波として同期検波回路へ供給される。
れ、誤差信号に応じたディジタルの位相情報が発生され
る。一方、端子34の基準クロックがアドレスカウンタ35
で計数され、その計数値がアドレスとして出力され、ア
ドレスカウンタ35のアドレスが位相情報発生回路33の位
相情報に応じてアドレス変換回路36で変換演算され、そ
のアドレス変換回路36の出力がアドレスとして搬送波発
生器37へ供給され、そのアドレスにより、記憶されてい
る搬送波波形が読み出され、その読み出された出力が再
生搬送波として同期検波回路へ供給される。
この構成により位相制御信号発生回路31より得られる
受信信号搬送波と再生搬送波との位相差に応じて搬送波
発生器37へ供給されるアドレスの発生位相が制御され、
再生搬送波の位相が上記位相差をなくす方向に変化す
る。
受信信号搬送波と再生搬送波との位相差に応じて搬送波
発生器37へ供給されるアドレスの発生位相が制御され、
再生搬送波の位相が上記位相差をなくす方向に変化す
る。
第２図は第１図の具体例を示す。搬送波発生器37は波
形ROM38a,38bとこれらROMの読み出し出力をアナログ信
号に変換するDA変換器39a,39bとからなる。波形ROM38a,
38bにはそれぞれ搬送波の一周期分の波形の各点の振幅
情報が例えば第３図に示すように記憶されてある。この
例は波形ROM38a,38bの各アドレスのビット数ｎを５とし
た場合で１周期は25＝32個のアドレスがあり、１周期の
正弦波形を32点の振幅情報として記憶してあり、このど
のアドレスから読み始めるかに応じて搬送波の位相が異
なり、この場合は360゜/32の位相精度で搬送波を発生す
ることができる。
形ROM38a,38bとこれらROMの読み出し出力をアナログ信
号に変換するDA変換器39a,39bとからなる。波形ROM38a,
38bにはそれぞれ搬送波の一周期分の波形の各点の振幅
情報が例えば第３図に示すように記憶されてある。この
例は波形ROM38a,38bの各アドレスのビット数ｎを５とし
た場合で１周期は25＝32個のアドレスがあり、１周期の
正弦波形を32点の振幅情報として記憶してあり、このど
のアドレスから読み始めるかに応じて搬送波の位相が異
なり、この場合は360゜/32の位相精度で搬送波を発生す
ることができる。
アドレスカウンタ35としてアドレスカウンタ35a,35b
の二つが設けられ、アドレスカウンタ35aが０に戻る時
に、アドレスカウンタ35bにレジスタ41内の値がプリセ
ットされ、アドレスカウンタ35aより発生するアドレス
に対し、アドレスカウンタ35bより発生するアドレスが9
0度進むようにされる。つまりアドレスカウンタ35a,35b
の各アドレスはアドレス変換回路36で位相情報に応じた
変換がされた後、波形ROM38a,38bをそれぞれ読み出すよ
うに供給される。端子34の基準クロックの周波数を例え
ば搬送波周波数ｆの８倍とすると、１周期８サンプルデ
ータ搬送波を発生させることになり、アドレスカウンタ
35a,35bとして８進カンウタを使用し、その各３ビット
のアドレスにアドレス変換回路36で下位側に２ビット付
加して、計５ビットのアドレスとして波形ROM38a,38bを
読み出す。レジスタ41に２を入れておき、アドレスカウ
ンタ35bの初期値を２とし、アドレスカウンタ35aのアド
レスに対し、アドレスカウンタ35bのアドレスを２だけ
進め、これら各３ビットアドレスに対しアドレス変換回
路36でそれぞれ２ビットが下位に付加されて５ビットア
ドレスとされるため、波形ROM38bに与えられるアドレス
は波形ROM38aに与えられるアドレスより８だけ進んだも
のとなり、DA変換器39aの出力再生搬送波に対し、DA変
換器39bの出力再生搬送波は90゜位相が進んだものとな
る。
の二つが設けられ、アドレスカウンタ35aが０に戻る時
に、アドレスカウンタ35bにレジスタ41内の値がプリセ
ットされ、アドレスカウンタ35aより発生するアドレス
に対し、アドレスカウンタ35bより発生するアドレスが9
0度進むようにされる。つまりアドレスカウンタ35a,35b
の各アドレスはアドレス変換回路36で位相情報に応じた
変換がされた後、波形ROM38a,38bをそれぞれ読み出すよ
うに供給される。端子34の基準クロックの周波数を例え
ば搬送波周波数ｆの８倍とすると、１周期８サンプルデ
ータ搬送波を発生させることになり、アドレスカウンタ
35a,35bとして８進カンウタを使用し、その各３ビット
のアドレスにアドレス変換回路36で下位側に２ビット付
加して、計５ビットのアドレスとして波形ROM38a,38bを
読み出す。レジスタ41に２を入れておき、アドレスカウ
ンタ35bの初期値を２とし、アドレスカウンタ35aのアド
レスに対し、アドレスカウンタ35bのアドレスを２だけ
進め、これら各３ビットアドレスに対しアドレス変換回
路36でそれぞれ２ビットが下位に付加されて５ビットア
ドレスとされるため、波形ROM38bに与えられるアドレス
は波形ROM38aに与えられるアドレスより８だけ進んだも
のとなり、DA変換器39aの出力再生搬送波に対し、DA変
換器39bの出力再生搬送波は90゜位相が進んだものとな
る。
位相情報発生回路33は2n進カウンタ（この例ではｎ＝
５）として構成され、積分器32から誤差信号＋θをアッ
プカウントし、誤差信号−θをダウンカウントする。ア
ドレス変換回路36はｎビット加算器36a,36bよりなり、
ｎビット加算器36a,36bはそれぞれ25＝32進カウンタ33
からの５ビットの位相情報と、アドレスカウンタ35a,35
bからの各３ビットのアドレスとをMSB（最下位ビット）
を揃えて加算し、これら加算結果をLSB（最下位ビッ
ト）側から５ビットをそれぞれ波形ROM38a,38bに対する
アドレスとする。
５）として構成され、積分器32から誤差信号＋θをアッ
プカウントし、誤差信号−θをダウンカウントする。ア
ドレス変換回路36はｎビット加算器36a,36bよりなり、
ｎビット加算器36a,36bはそれぞれ25＝32進カウンタ33
からの５ビットの位相情報と、アドレスカウンタ35a,35
bからの各３ビットのアドレスとをMSB（最下位ビット）
を揃えて加算し、これら加算結果をLSB（最下位ビッ
ト）側から５ビットをそれぞれ波形ROM38a,38bに対する
アドレスとする。
積分器32からの出力がなく、2n進カウンタ33の出力＝
（00000）であるとき、８進アドレスカウンタ35a,35bか
らの出力に対応する波形ROMアドレスは次のようにな
る。
（00000）であるとき、８進アドレスカウンタ35a,35bか
らの出力に対応する波形ROMアドレスは次のようにな
る。
搬送波は上記のアドレスを順次繰り返して読みだすこ
とによって再生される。この状態で、積分器32から＋θ
出力を得た場合、2n進カウンタ33でアップカウントされ
2n進カウンタ33の出力＝（00001）となり、８進アドレ
スカウンタ35a,35bからの出力に対応する波形ROMアドレ
スは次のようになる。
とによって再生される。この状態で、積分器32から＋θ
出力を得た場合、2n進カウンタ33でアップカウントされ
2n進カウンタ33の出力＝（00001）となり、８進アドレ
スカウンタ35a,35bからの出力に対応する波形ROMアドレ
スは次のようになる。
また、2n進カウンタ33の出力＝（00000）の状態で積分
器32から−θ出力を得た場合、2n進カウンタ33でダウン
カウントされ、2n進カウンタ33の出力は（11111）とな
り、８進アドレスカウンタ35a,35bからの出力に対応す
る波形ROMアドレスは次のようになる。
器32から−θ出力を得た場合、2n進カウンタ33でダウン
カウントされ、2n進カウンタ33の出力は（11111）とな
り、８進アドレスカウンタ35a,35bからの出力に対応す
る波形ROMアドレスは次のようになる。
以上の例を第４図に示す。ただし、これは１周期を16ア
ドレスで構成した場合の例である。このアドレスの数は
要求される出力位相の精度に応じて適宜選択すればよ
い。
ドレスで構成した場合の例である。このアドレスの数は
要求される出力位相の精度に応じて適宜選択すればよ
い。
搬送波の１周期を８サンプルデータで出力し、ｎ＝５
の場合における2n＝32進カウンタ33の出力（位相情報）
と、波形ROM38aに対する読み出しアドレスとの関係を第
５図に示す。2n進カウンタ33の出力が00000の時、得ら
れる再生搬送波に対し、2n進カウンタ33の出力が00001
の時、得られる再生搬送波は360゜/32だけ位相が遅れ
る。以下同様に、2n進カウンタ33の出力が１増加するご
とに得られる再生搬送波の位相は順次360゜/32ずつ遅れ
たものとなる。
の場合における2n＝32進カウンタ33の出力（位相情報）
と、波形ROM38aに対する読み出しアドレスとの関係を第
５図に示す。2n進カウンタ33の出力が00000の時、得ら
れる再生搬送波に対し、2n進カウンタ33の出力が00001
の時、得られる再生搬送波は360゜/32だけ位相が遅れ
る。以下同様に、2n進カウンタ33の出力が１増加するご
とに得られる再生搬送波の位相は順次360゜/32ずつ遅れ
たものとなる。
第２図において2n進カウンタ（位相情報発生回路）33
の出力（位相情報）に応じてアドレスカウンタ35a,35b
よりのアドレスがずらされてDA変換器39aより得られ再
生搬送波の位相が受信信号搬送波の位相と一致する方向
に制御される。
の出力（位相情報）に応じてアドレスカウンタ35a,35b
よりのアドレスがずらされてDA変換器39aより得られ再
生搬送波の位相が受信信号搬送波の位相と一致する方向
に制御される。
第６図にこの発明の他の実施例を示し、第１図と対応
する部分に同一符号を付けてある。この例においては位
相情報発生回路33からの位相情報がアドレスカウンタ35
にプリセットされ、このアドレスカウンタ35の出力をア
ドレスとして搬送波発生器37が読み出される。アドレス
カウンタ35に対するプリセットは搬送波の１周期ごとに
行われる。
する部分に同一符号を付けてある。この例においては位
相情報発生回路33からの位相情報がアドレスカウンタ35
にプリセットされ、このアドレスカウンタ35の出力をア
ドレスとして搬送波発生器37が読み出される。アドレス
カウンタ35に対するプリセットは搬送波の１周期ごとに
行われる。
この具体例を第７図に示す。この例では位相情報発生
回路33として2n進カウンタ33a,33bが設けられ、これら2
n進カウンタ33a,33bは積分器32の＋θ誤差信号をアップ
カウントし、−θ誤差信号をダウンカウントする。DA変
換器39a,39bの両再生搬送波の位相を90゜ずらすため
に、2n進カウンタ33bにはレジスタ42の内容がプリセッ
トされる。ｎ＝５、搬送波の１周期を８サンプルデータ
とする時、レジスタ42には８が格納される。2n進カウン
タ33a,33bの各出力（位相情報）はそれぞれｎビットの
アドレスカウンタ35a,35bにプリセットされる。搬送波
の１周期のサンプルデータ数をｍとする時、ｍ進（この
例では８進）カウンタ43が設けられ、このカウンタ43で
端子34の基準クロックを計数し、カウンタ43の桁上げ出
力（計数値が０に戻る時の出力）によりアドレスカウン
タ35a,35bにそれぞれプリセットされる。アドレスカウ
ンタ35a,35bはそれぞれｎビットであるが、基準クロッ
クは最上位から３ビットで（2s＝ｎ）目、この例では３
ビット目にそれぞれ入力される。アドレスカウンタ35a,
35bの各３ビットの出力が波形ROM38a,38bに読み出しア
ドレスとして供給される。
回路33として2n進カウンタ33a,33bが設けられ、これら2
n進カウンタ33a,33bは積分器32の＋θ誤差信号をアップ
カウントし、−θ誤差信号をダウンカウントする。DA変
換器39a,39bの両再生搬送波の位相を90゜ずらすため
に、2n進カウンタ33bにはレジスタ42の内容がプリセッ
トされる。ｎ＝５、搬送波の１周期を８サンプルデータ
とする時、レジスタ42には８が格納される。2n進カウン
タ33a,33bの各出力（位相情報）はそれぞれｎビットの
アドレスカウンタ35a,35bにプリセットされる。搬送波
の１周期のサンプルデータ数をｍとする時、ｍ進（この
例では８進）カウンタ43が設けられ、このカウンタ43で
端子34の基準クロックを計数し、カウンタ43の桁上げ出
力（計数値が０に戻る時の出力）によりアドレスカウン
タ35a,35bにそれぞれプリセットされる。アドレスカウ
ンタ35a,35bはそれぞれｎビットであるが、基準クロッ
クは最上位から３ビットで（2s＝ｎ）目、この例では３
ビット目にそれぞれ入力される。アドレスカウンタ35a,
35bの各３ビットの出力が波形ROM38a,38bに読み出しア
ドレスとして供給される。
積分器32からの出力がなく、2n進カウンタ33aの出力
＝（00000）であるとき、アドレスカウンタ35a,35bに与
えられる初期値は次のようになる。
＝（00000）であるとき、アドレスカウンタ35a,35bに与
えられる初期値は次のようになる。
Ｉ出力＝（00000）、Ｑ出力＝（01000） 搬送波は基準クロックでアドレスカウンタ35a,35bをこ
の初期値よりカウントし、ROM38a,38bに次のようなアド
レスを与えることによって再生する。
の初期値よりカウントし、ROM38a,38bに次のようなアド
レスを与えることによって再生する。
この状態で積分器32から＋θ出力を得た場合、アドレ
スカウンタ35a,35bに与えらえる初期値は次のようにな
り、 Ｉ出力＝（00001）、Ｑ出力＝（01001） 搬送波は基準クロックでこの初期値よりカウントし、RO
M38a,38bに次のようなアドレスを与えることによって再
生する。
スカウンタ35a,35bに与えらえる初期値は次のようにな
り、 Ｉ出力＝（00001）、Ｑ出力＝（01001） 搬送波は基準クロックでこの初期値よりカウントし、RO
M38a,38bに次のようなアドレスを与えることによって再
生する。
また、2n進カウンタ33aの出力＝（00000）の状態で積分
器32から−θ出力を得た場合、アドレスカウンタ35a,35
bに与えられる初期値は次のようになり、 Ｉ出力＝（11111）、Ｑ出力＝）（00111） 搬送波は基準クロックでこの初期値よりカウントし、RO
M38a,38bに次のようなアドレスを与えることによって再
生する。
器32から−θ出力を得た場合、アドレスカウンタ35a,35
bに与えられる初期値は次のようになり、 Ｉ出力＝（11111）、Ｑ出力＝）（00111） 搬送波は基準クロックでこの初期値よりカウントし、RO
M38a,38bに次のようなアドレスを与えることによって再
生する。
このようにしてこの場合も2n進カウンタ33a,33bから
の位相情報に応じた位相で波形ROM38a,38bの読み出しア
ドレスが発生され、受信信号搬送波と再生搬送波との位
相差がなくなる方向に位相制御された再生搬送波が得ら
れる。
の位相情報に応じた位相で波形ROM38a,38bの読み出しア
ドレスが発生され、受信信号搬送波と再生搬送波との位
相差がなくなる方向に位相制御された再生搬送波が得ら
れる。
なお、以上の説明から理解されるように波形ROM38a,3
8bはその読み出しアドレスの初期値を１アドレス変化し
た時に発生する再生搬送波の位相変化が要求される再生
搬送波の位相精度と同一又はこれより小となるように記
憶搬送波の１周期のデータ数を選定しておく。
8bはその読み出しアドレスの初期値を１アドレス変化し
た時に発生する再生搬送波の位相変化が要求される再生
搬送波の位相精度と同一又はこれより小となるように記
憶搬送波の１周期のデータ数を選定しておく。
上述では直交変調信号の復調にこの発明を適用した
が、他の変調方式、例えばFSK、BPSKなどのディジタル
変調信号の復調にも適用できる。
が、他の変調方式、例えばFSK、BPSKなどのディジタル
変調信号の復調にも適用できる。
「発明の効果」 以上述べたようにこの発明によれば搬送波再生回路を
すべてディジタル回路で構成することができる。これに
より、回路を小形化することができ、またVCOなどのア
ナログ素子の特性のばらつきおよび温度特性などによる
調整がなくなるため、回路の無調整化が可能となる。
すべてディジタル回路で構成することができる。これに
より、回路を小形化することができ、またVCOなどのア
ナログ素子の特性のばらつきおよび温度特性などによる
調整がなくなるため、回路の無調整化が可能となる。
更にアドレスカウンタを２つ用いているため、一方に
直交度を調整する値をプリセットすることにより、多値
変調の復調方式の所要特性を満足させることができる。
直交度を調整する値をプリセットすることにより、多値
変調の復調方式の所要特性を満足させることができる。
第１図はこの発明の実施例を示すブロック図、第２図は
その具体例を示すブロック図、第３図は波形ROMに格納
した搬送波波形の振幅情報とアドレスの関係例を示す
図、第４図は発生位相が異なるアドレスと、出力搬送波
波形との例を示す図、第５図は2n進カウンタ33の出力
（位相情報）と波形ROM38aの読み出しアドレスとの関係
を示す図、第６図はこの発明の他の実施例を示すブロッ
ク図、第７図は第６図の具体例を示すブロック図、第８
図は従来の搬送波再生回路を示すブロック図である。
その具体例を示すブロック図、第３図は波形ROMに格納
した搬送波波形の振幅情報とアドレスの関係例を示す
図、第４図は発生位相が異なるアドレスと、出力搬送波
波形との例を示す図、第５図は2n進カウンタ33の出力
（位相情報）と波形ROM38aの読み出しアドレスとの関係
を示す図、第６図はこの発明の他の実施例を示すブロッ
ク図、第７図は第６図の具体例を示すブロック図、第８
図は従来の搬送波再生回路を示すブロック図である。
Claims (2)
- 【請求項１】ディジタル変調された受信信号と互いに位
相が90度異なる第１、第２再生搬送波とを第１、第２同
期検波回路へ供給して信号を復調する回路において、 受信信号搬送波と再生搬送波との位相差に応じたディジ
タルを位相制御信号を発生する位相制御信号発生回路
と、 上記位相制御信号を積分してディジタルの誤差信号を出
力するディジタル積分器と、 上記誤差信号を入力し、これに応じたディジタルの位相
情報を出力する位相情報発生回路と、 基準クロックを計数してアドレスをそれぞれ発生する第
１、第２アドレスカウンタと、 第１アドレスカウンタが０に戻る時に第２アドレスカウ
ンタにプリセットされ、第２アドレスカウンタより発生
するアドレスが第１アドレスカウンタより発生するアド
レスに対し90度進むようにする値を格納したレジスタ
と、 上記第１、第２アドレスカウンタの各アドレスを上記位
相情報に応じてそれぞれ変換する第１、第２のアドレス
変換回路と、 その第１、第２アドレス変換回路の出力がそれぞれアド
レスとして供給され、その各アドレスにより、記憶され
た搬送波形を読み出して上記第１、第２再生搬送波を出
力する第１、第２搬送波発生器と、 を具備する全ディジタル形搬送波再生回路。 - 【請求項２】ディジタル変調された受信信号と互いに位
相が90度異なる第１、第２再生搬送波とを第１、第２同
期検波回路へ供給して信号を復調する回路において、 受信信号搬送波と再生搬送波との位相差に応じたディジ
タルの位相制御信号を発生する位相制御発生回路と、 上記位相制御信号を積分してディジタルの誤差信号を出
力するディジタル積分器と、 上記誤差信号を入力し、これに応じたディジタルの位相
情報を出力する第１、第２位相情報発生回路と、 上記第２位相情報発生回路にプリセットされ、上記第
１、第２再生搬送波の位相を90度ずらす値を格納したレ
ジスタと、 上記第１、第２位相情報発生回路より位相情報がそれぞ
れプリセットされ、そのプリセット位相情報を初期値と
して、基準クロックを計数する第１、第２アドレスカウ
ンタと、 その第１、第２アドレスカウンタの計数値がそれぞれア
ドレスとして供給され、そのアドレスにより、記憶され
た搬送波波形を読み出して上記第１、第２再生搬送波を
出力する第１、第２搬送波発生器と、 を具備する全ディジタル形搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180978A JP2934259B2 (ja) | 1989-07-12 | 1989-07-12 | 全ディジタル形搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180978A JP2934259B2 (ja) | 1989-07-12 | 1989-07-12 | 全ディジタル形搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344247A JPH0344247A (ja) | 1991-02-26 |
| JP2934259B2 true JP2934259B2 (ja) | 1999-08-16 |
Family
ID=16092607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180978A Expired - Lifetime JP2934259B2 (ja) | 1989-07-12 | 1989-07-12 | 全ディジタル形搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2934259B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPN455695A0 (en) * | 1995-08-01 | 1995-08-24 | Canon Kabushiki Kaisha | Qam spread spectrum demodulation system |
| JP3638091B2 (ja) | 1999-03-25 | 2005-04-13 | 松下電器産業株式会社 | マルチバンドデータ通信装置、マルチバンドデータ通信装置の通信方法および記録媒体 |
| JP4947527B2 (ja) * | 2009-02-20 | 2012-06-06 | 日立オートモティブシステムズ株式会社 | 内燃機関のバランサ装置 |
| WO2011080837A1 (ja) | 2009-12-28 | 2011-07-07 | 株式会社中田製作所 | タークスヘッドスタンド |
-
1989
- 1989-07-12 JP JP1180978A patent/JP2934259B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 沖電気研究開発 第１０７号 ＶＯＬ．４５ Ｎｏ．２ Ｐ６３〜Ｐ６９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344247A (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3978548B2 (ja) | ディジタル信号処理システムにおけるサイン／コサイン関数発生方法及び装置 | |
| EP0204745B2 (en) | Data modem system | |
| US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
| NZ261042A (en) | Demodulator with low rate analog to digital converter | |
| JPH1023096A (ja) | ディジタル変調器および復調器 | |
| JPH05292135A (ja) | デジタル変調器 | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| JPH10308784A (ja) | 復調装置 | |
| CA1235760A (en) | Digital signal processor | |
| AU660878B2 (en) | Differential detection demodulator | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JP2934259B2 (ja) | 全ディジタル形搬送波再生回路 | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| EP1137231B1 (en) | Parallel fir filters and demodulators using the same for processing digital signal | |
| WO1990011662A1 (fr) | Generateur de signaux d'horloge | |
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| US6163209A (en) | Demodulation of angle modulated carriers using a noncoherent reference | |
| JP3398979B2 (ja) | 復調装置 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JPH0637742A (ja) | クロック再生回路 | |
| JPH07221802A (ja) | ディジタル復調器 | |
| EP0709992B1 (en) | Costas loop | |
| JP3481165B2 (ja) | ディジタル変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |