JP2019179978A - トラック・アンド・ホールド回路 - Google Patents

トラック・アンド・ホールド回路 Download PDF

Info

Publication number
JP2019179978A
JP2019179978A JP2018067052A JP2018067052A JP2019179978A JP 2019179978 A JP2019179978 A JP 2019179978A JP 2018067052 A JP2018067052 A JP 2018067052A JP 2018067052 A JP2018067052 A JP 2018067052A JP 2019179978 A JP2019179978 A JP 2019179978A
Authority
JP
Japan
Prior art keywords
track
resistor
hold
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018067052A
Other languages
English (en)
Other versions
JP6830079B2 (ja
Inventor
裕之 福山
Hiroyuki Fukuyama
裕之 福山
直樹 三浦
Naoki Miura
直樹 三浦
秀之 野坂
Hideyuki Nosaka
秀之 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018067052A priority Critical patent/JP6830079B2/ja
Priority to US16/976,416 priority patent/US11362669B2/en
Priority to PCT/JP2019/013657 priority patent/WO2019189602A1/ja
Publication of JP2019179978A publication Critical patent/JP2019179978A/ja
Application granted granted Critical
Publication of JP6830079B2 publication Critical patent/JP6830079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45722Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】差動増幅回路を広帯域のまま(狭帯域化しないで)低消費電力化できるトラック・アンド・ホールド回路を提供する。【解決手段】差動増幅回路10、スイッチ回路20、及びホールド容量C21を備えるトラック・アンド・ホールド回路1において、差動増幅回路10は、差動対を構成する第1トランジスタQ11のコレクタ電極に一端が接続される第1抵抗R11と、差動対を構成する第2トランジスタQ12のコレクタ電極に一端が接続される第2抵抗R12と、第1抵抗R11の他端と第2抵抗R12の他端が接続され、該他端と電源VCCの間に接続される第3抵抗R13とを含む。【選択図】図1

Description

本発明は、トラック・アンド・ホールド回路に関する。
トラック・アンド・ホールド回路は、例えばアナログ信号をディジタル信号に変換する場合に、変換の精度を高めるため、アナログ/ディジタル変換回路の前段で使用される回路であり、差動増幅回路、スイッチ回路、及びホールド容量で構成される。トラック・アンド・ホールド回路は、入力されるクロック信号のレベル(High/Low)によってトラックモードおよびホールドモードの二つのモードに切り替わる。
トラックモードの場合は、ホールド容量に並列に接続されるスイッチ回路のスイッチングトランジスタはエミッタフォロワとして動作し、差動増幅回路の出力する電圧信号をそのままホールド容量に出力する。ホールドモードの場合は、トラックモードからホールドモードに切り替わったタイミングで差動増幅回路が出力する電圧値をホールド容量に保持する。ホールドモードでは、スイッチングトランジスタはオフ状態にされる。
トラック・アンド・ホールド回路は、サンプル・ホールド回路とも称される例えば非特許文献1に開示された周知な回路である。
S.Shahramian, et al, "A40-GSample/Sec Track & Hold Amplifier in 0.18um SiGe BiCMOS Technology," IEEE Compound Semiconductor Integrated Circuit Symposium, 2005.
従来のトラック・アンド・ホールド回路の構成では、差動増幅回路の広帯域性を確保する目的で、差動増幅回路の差動対を構成するトランジスタの負荷抵抗の抵抗値を小さくする必要がある。そのため、ホールドモードにおいて、スイッチングトランジスタを完全にオフさせるためにスイッチ回路に流す電流値を大きく設定する必要がある。その結果、回路の消費電力が増大してしまうという課題がある。
つまり、従来のトラック・アンド・ホールド回路の構成のままで、低消費電力化するためにスイッチ回路に流す電流値を小さくすると、負荷抵抗の抵抗値を大きくする必要が生じ、差動増幅回路の広帯域性が損なわれ、狭帯域化してしまうという課題がある。
本発明は、この課題を鑑みてなされたものであり、差動増幅回路を広帯域のまま(狭帯化しないで)低消費電力化したトラック・アンド・ホールド回路を提供することを目的とする。
本実施形態の一態様に係るトラック・アンド・ホールド回路は、差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、前記差動増幅回路は、差動対を構成する第1トランジスタのコレクタ電極に一端が接続される第1抵抗と、前記差動対を構成する第2トランジスタのコレクタ電極に一端が接続される第2抵抗と、前記第1抵抗の他端と前記第2抵抗の他端が接続され、該他端と電源の間に接続される第3抵抗とを含むことを要旨とする。
本実施形態の他の態様に係るトラック・アンド・ホールド回路は、差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、前記差動増幅回路は、差動対を構成する第1トランジスタと第2トランジスタのそれぞれのコレクタ電極の間に接続される第4抵抗と、前記第1トランジスタのコレクタ電極と電源の間に接続される第5抵抗と、前記第2トランジスタのコレクタ電極と電源の間に接続される第6抵抗とを含むことを要旨とする。
本発明によれば、差動増幅回路を広帯域のまま(狭帯域化しないで)低消費電力化したトラック・アンド・ホールド回路を提供することができる。
第1実施形態のトラック・アンド・ホールド回路の構成例を示す図である。 図1に示す第3抵抗の抵抗値と電流源の電流値の関係を示すグラフである。 第2実施形態のトラック・アンド・ホールド回路の構成例を示す図である。 第3実施形態のトラック・アンド・ホールド回路の構成例を示す図である。 第4実施形態のトラック・アンド・ホールド回路の構成例を示す図である。 第5実施形態のトラック・アンド・ホールド回路の構成例を示す図である。 比較例のトラック・アンド・ホールド回路の構成例を示す図である。 図1に示すトラック・アンド・ホールド回路の差動増幅回路を変形した構成例を示す図である。
以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。
〔第1実施形態〕
(トラック・アンド・ホールド回路の構成)
図1は、第1実施形態のトラック・アンド・ホールド回路1の構成例を示す図である。図1に示すトラック・アンド・ホールド回路1は、差動増幅回路10、スイッチ回路20、及びホールド容量C21を備える。
差動増幅回路10は、第1トランジスタQ11と第2トランジスタQ12から成る差動対と、該差動対のそれぞれのエミッタ電極に直列に接続される電流源I11と電流源I12と、該差動対のエミッタ電極の間に接続される抵抗R10とを備える。また、第1トランジスタQ11のコレクタ電極に一端が接続される第1抵抗R11と、第2トランジスタQ12のコレクタ電極に一端が接続される第2抵抗R12と、第1抵抗R11の他端と第2抵抗R12の他端が接続され、該他端と正電源VCCの間に接続される第3抵抗R13とを備える。
第1トランジスタQ11のベース電極は、反転信号入力端子であり反転入力信号vinが入力される。第2トランジスタQ12のベース電極は非反転信号入力端子であり非反転入力信号vipが入力される。差動入力信号vin,vipは、差動増幅回路10で増幅され、第1トランジスタQ11のコレクタ電極から出力される。この第1トランジスタQ11のコレクタ電極が、差動増幅回路10の非反転出力である。
スイッチ回路20は、コレクタ電極が正電源VCCに接続されるスイッチングトランジスタQ21と、スイッチングトランジスタQ21のベース電極にコレクタ電極が接続されるトランジスタQ31、スイッチングトランジスタQ21のエミッタ電極にコレクタ電極が接続されるトランジスタQ32、及びトランジスタQ31とQ32のエミッタ電極と負電源VEEの間に接続される電流源I31とを備える。
トランジスタQ31のベース電極には、クロック反転入力端子とされ反転クロック信号Vcnが入力される。また、トランジスタQ32のベース電極には、クロック入力端子とされ非反転クロック信号Vcpが入力される。反転クロック信号Vcnと非反転クロック信号Vcpは、差動クロック信号である。
ホールド容量C21は、スイッチングトランジスタQ21に並列に接続される。つまり、ホールド容量C21の一端はスイッチングトランジスタQ21のエミッタ電極に接続され、ホールド容量C21の他端は正電源VCCに接続される。そして、ホールド容量C21の一端は、
トラック・アンド・ホールド回路1の出力端子となり出力信号vを出力する。
(作用)
トラック・アンド・ホールド回路1は、差動クロック信号Vcp,Vcnの入力値に応じて出力信号vの状態が変化する。差動クロック信号がハイ(High)、つまりVcp>Vcnの場合(トラック状態)は、トランジスタQ31はオフであり、トランジスタQ32はオンである。
このトラック状態では、電流源I31が発生する電流は、スイッチングトランジスタQ21のエミッタ−コレクタ間を流れ、スイッチングトランジスタQ21はエミッタフォロワとして動作する。この場合の差動入力信号vin,vipは、差動増幅回路10で増幅され第1トランジスタQ11のコレクタ電極から出力される。その差動増幅回路10の出力信号(非反転出力)は、エミッタフォロワとして動作しているスイッチングトランジスタQ21を介してトラック・アンド・ホールド回路1の出力信号vとして出力される。
この場合(トラック状態)のトラック・アンド・ホールド回路1の出力信号vの電圧は、差動入力信号vin,vipの変化に応じて変化する。
一方、差動クロック信号がロー(Low)、つまりVcp<Vcnの場合(ホールド状態)は、トランジスタQ31はオンであり、トランジスタQ32はオフである。このホールド状態では、電流源I31が発生する電流は、第1抵抗R11に流れる。その結果、スイッチングトランジスタQ21のベース電極の電位が低下し、スイッチングトランジスタQ21はオフする。
スイッチングトランジスタQ21がオフするホールド状態では、ホールド容量C21は出力信号vの電位を保持するように作用する。そのため出力信号vは、差動入力信号vin,vipの変化とは無関係に、クロック信号VcpがHighからLowに切り替わる直前の差動増幅回路10の出力信号(非反転出力の電位)を保持する。
ここで、電流源I11と電流源I12の電流値の和をI、第1抵抗R11と第2抵抗R12のそれぞれの抵抗値をR、及び第3抵抗R13の抵抗値をRとする。また、トラック状態で、スイッチングトランジスタQ21がオン状態のベースーエミッタ間の電圧をVBEonとする。スイッチングトランジスタQ21がオン状態であるトラック状態では、出力信号vの電位はVCC−R−R−VBEonからVCC―R−VBEonの範囲で変化しうる。
一方、スイッチングトランジスタQ21がオフ状態であるホールド状態では、第1抵抗R11に、更に電流源I31の発生する電流値Iが流れる。このため、差動増幅回路10の出力である第1トランジスタQ11のコレクタ電極の電位は、VCC−R−R−R−RからVCC−R−R−Rの範囲で変化するようになる。
ホールド状態では、スイッチングトランジスタQ21は常にオフ状態でなければならないため、次式に示す関係が成り立っている必要がある。ここでVBEoffは、スイッチングトランジスタQ21がオフ状態にある場合のベース−エミッタ間の電圧である。
Figure 2019179978
なお、式(1)の左辺第1項は、ホールド状態のスイッチングトランジスタQ21のベース電極の電位の最大値を表す。また、左辺第2項は、同状態のスイッチングトランジスタQ21のエミッタ電極の電位の最小値を表す。
式(1)を、電流源I31の電流値Iについて整理すると次式を得る。
Figure 2019179978
式(2)は、電流源I31の発生する電流値Iは、後述する比較例の同じ電流値Iよりも小さくて良いことを表している。つまり、第1抵抗R11と第2抵抗R12の接続点と、正電源VCCとの間に第3抵抗R13を設けることによって、差動増幅回路10の帯域を狭めることなく、電流源I31の電流値Iを削減することができる。つまり、第1抵抗R11と第2抵抗R12の抵抗値を大きくしなくてよいので、差動増幅回路10の帯域を狭帯域化せずに電流値Iを削減することができる。
図2は、第3抵抗R13の抵抗値と、電流源I31の発生する電流値Iとの関係を示すグラフである。図2は、I=2mA,R=100Ω、VBEon−VBEoff=250mVの条件でシミュレーションした結果である。図2の横軸は第3抵抗R13の抵抗値(Ω)、縦軸は電流源I31の電流値(mA)である。
図2に示すように第3抵抗R13を設けない(R13=0Ω)と、電流源I31は4.5mA以上の電流を発生させる必要がある。第3抵抗R13を設け、その抵抗値をR13=150Ω程度に設定すると、電流源I31は2mA程度の電流を発生させれば良いことが分かる。
以上述べたように本実施形態に係るトラック・アンド・ホールド回路1は、差動増幅回路10、スイッチ回路20、及びホールド容量C21を備えたトラック・アンド・ホールド回路において、差動増幅回路10は、差動対を構成する第1トランジスタQ11のコレクタ電極に一端が接続される第1抵抗R11と、差動対を構成する第2トランジスタQ12のコレクタ電極に一端が接続される第2抵抗R12と、第1抵抗R11の他端と第2抵抗R12の他端が接続され、該他端と電源(正電源VCC)の間に接続される第3抵抗R13とを含む。これにより、差動増幅回路10の帯域を狭めることなく、電流源I31の電流値Iを削減することができる。つまり、差動増幅回路10を広帯域のまま低消費電力化したトラック・アンド・ホールド回路を提供することができる。
〔第2実施形態〕
図3は、第2実施形態のトラック・アンド・ホールド回路2の構成例を示す図である。図3に示すトラック・アンド・ホールド回路2は、トラック・アンド・ホールド回路1の差動増幅回路10(図1)に代えて、差動増幅回路12を備える点で異なる。
差動増幅回路12は、差動対を構成する第1トランジスタQ11と第2トランジスタQ12のそれぞれのコレクタ電極の間に接続される第4抵抗R14と、第1トランジスタQ11のコレクタ電極と正電源VCCの間に接続される第5抵抗R15と、第2トランジスタQ12のコレクタ電極と正電源VCCの間に接続される第6抵抗R16とを含む。
第4抵抗R14の抵抗値をR、第5抵抗R15と第6抵抗R16の抵抗値をRとし、次式が成立するように抵抗値を設定する。
Figure 2019179978
式(3)及び式(4)に示すように各抵抗値を設定すると、第4抵抗R14、第5抵抗R15、及び第6抵抗R16とからなる回路網は、図1に示した第1抵抗R11、第2抵抗R12、及び第3抵抗R13とからなる回路網と等価になる。よって、上記のように各抵抗値を設定したトラック・アンド・ホールド回路2は、トラック・アンド・ホールド回路1と同じ作用効果を奏する。
つまり、本実施形態に係るトラック・アンド・ホールド回路2は、差動増幅回路12、スイッチ回路20、及びホールド容量C21を備えるトラック・アンド・ホールド回路において、差動増幅回路12は、差動対を構成する第1トランジスタQ11と第2トランジスタQ12のそれぞれのコレクタ電極の間に接続される第4抵抗R14と、第1トランジスタQ11のコレクタ電極と電源(正電源VCC)の間に接続される第5抵抗R15と、第2トランジスタQ12のコレクタ電極と電源の間に接続される第6抵抗R16とを含む。これにより、差動増幅回路12を狭帯域化することなく低消費電力化したトラック・アンド・ホールド回路2を提供することができる。
〔第3実施形態〕
図4は、第3実施形態のトラック・アンド・ホールド回路3の構成例を示す図である。図4に示すトラック・アンド・ホールド回路3は、スイッチ回路22とホールド容量C22を備える点で、トラック・アンド・ホールド回路1(図1)と異なる。
スイッチ回路22は、図1に示すスイッチ回路20に対して、更に、コレクタ電極が正電源VCCに接続されるスイッチングトランジスタQ22、スイッチングトランジスタQ22のベース電極にコレクタ電極が接続されるトランジスタQ33、スイッチングトランジスタQ22のエミッタ電極にコレクタ電極が接続されるトランジスタQ34、及びトランジスタQ33とQ34のエミッタ電極と負電源VEEの間に接続される電流源I32を備える。
スイッチ回路22のトランジスタQ33のベース電極には、クロック反転入力端子とされ反転クロック信号Vcnが入力される。また、トランジスタQ34のベース電極には、クロック入力端子とされクロック信号Vcpが入力される。
ホールド容量C22は、スイッチングトランジスタQ22に並列に接続される。つまり、ホールド容量C22の一端はスイッチングトランジスタQ22のエミッタ電極に接続され、ホールド容量C22の他端は正電源VCCに接続される。そして、ホールド容量C22は、差動増幅回路10の反転出力(第2トランジスタQ12のコレクタ電極)の出力電圧を保持するように作用する。
スイッチングトランジスタQ22、トランジスタQ33、トランジスタQ34、及び電流源I32の作用は、スイッチングトランジスタQ21、トランジスタQ31、トランジスタQ32、及び電流源I31のそれぞれと同じである。よって、図4にその構成を示し、動作説明は省略する。
本実施形態に係るトラック・アンド・ホールド回路3によれば、差動増幅回路10の非反転出力をホールド容量C21に、差動増幅回路10の反転出力をホールド容量C22にそれぞれ保持することができる。また、トラック・アンド・ホールド回路3は、トラック・アンド・ホールド回路1,2と同様に差動増幅回路10を狭帯域化することなく低消費電力化したトラック・アンド・ホールド回路を提供する。
〔第4実施形態〕
図5は、第4実施形態のトラック・アンド・ホールド回路4の構成例を示す図である。図5に示すトラック・アンド・ホールド回路4は、1個のホールド容量C20で構成される点で上記の実施形態と異なる。
ホールド容量C20は、スイッチングトランジスタQ21のエミッタ電極と、スイッチングトランジスタQ22のエミッタ電極との間に接続され、出力信号vopとvonの差分の電圧を保持する。
つまり、本実施形態に係るトラック・アンド・ホールド回路4は、上記のトラック・アンド・ホールド回路3において、スイッチングトランジスタQ21とスイッチングトランジスタQ22のそれぞれのエミッタ電極の間に接続されるホールド容量C20を備える。
このトラック・アンド・ホールド回路4によれば、差動増幅回路10を狭帯域化することなく低消費電力化できる上記の効果に加え、部品点数を削減することができる。
〔第5実施形態〕
図6は、第5実施形態のトラック・アンド・ホールド回路5の構成例を示す図である。図6に示すように、トラック・アンド・ホールド回路5は、差動増幅回路12(図3)とスイッチ回路22(図4)を組み合わせた構成である。
本実施形態に係るトラック・アンド・ホールド回路5の作用効果は、トラック・アンド・ホールド回路3(図4)と同じである。よって、その説明は省略する。
〔比較例〕
図7は、比較例のトラック・アンド・ホールド回路6の構成例を示す図である。図7に示すようにトラック・アンド・ホールド回路6は、トラック・アンド・ホールド回路1の差動増幅回路10の第3抵抗R13を削除し、第1トランジスタQ11のコレクタ電極に接続される負荷抵抗を第1抵抗R11、及び第2トランジスタQ12のコレクタ電極に接続される負荷抵抗を第2抵抗R12としたものである。
比較例における上記の式(1)に対応する式は次式で表せる。
Figure 2019179978
式(5)を、電流源I31の電流値Iについて整理すると次式を得る。
Figure 2019179978
式(6)によれば、電流源I31の電流値Iは、電流源I11と電流源I12の電流値の和Iに、更にVBEonとVBEoffとの差を第1抵抗R11の抵抗値Rで除した値よりも大きくしなければならないことが分かる。つまり、比較例の電流源I31の電流値Iは、本実施形態に係るトラック・アンド・ホールド回路1〜5のどれよりも大きい。
このように本実施形態に係るトラック・アンド・ホールド回路1〜5によれば、差動増幅回路10,11を狭帯域化することなく、トラック・アンド・ホールド回路を低消費電力化できることが分かる。
以上説明したように本実施形態のトラック・アンド・ホールド回路1〜5によれば、差動増幅回路を狭帯域にすることなく低消費電力化したトラック・アンド・ホールド回路を提供する。
また、本実施形態のトラック・アンド・ホールド回路1〜5によれば、スイッチングトランジスタが、トラック状態でより高速で動作することが可能になるという効果が得られる。本実施形態のトラック・アンド・ホールド回路1と3、及び4によれば、第3抵抗R13に電流源I11と電流源I12の電流が流れるので、スイッチングトランジスタQ21のベース電極の電位は比較例(図7)よりも低くなるため、スイッチングトランジスタQ21のベース−コレクタ間の電圧が大きくなって当該接合部の接合容量が減少する。その結果、より高速な動作が可能になる。
また、本実施形態のトラック・アンド・ホールド回路2と5によれば、第4抵抗R14、第5抵抗R15、及び第6抵抗R16とからなる回路網は、第1抵抗R11、第2抵抗R12、及び第3抵抗R13とからなる回路網と等価であるので、本実施形態のトラック・アンド・ホールド回路1,3,4と同様の作用効果が得られる。
なお、トラック・アンド・ホールド回路3(図4)とトラック・アンド・ホールド回路4(図5)の関係と同様に、トラック・アンド・ホールド回路5(図5)のホールド容量を1個に削減することも可能である。また、トラック・アンド・ホールド回路1〜3、及び5では、ホールド容量C21(C22)の一端を正電源VCCに接続したが、ホールド容量C21(C22)の一端は負電源VEEに接続してもよい。
また、差動増幅回路10は、図8に示すように、第1トランジスタQ11と第2トランジスタQ12から成る差動対と、第1トランジスタQ11のエミッタ電極に一端が接続される第7抵抗R17と、第2トランジスタQ12のエミッタ電極に一端が接続される第8抵抗R18と、第7抵抗R17の他端と第8抵抗R18の他端とが接続され、該他端と負電源VEEの間に接続される電流源I10とで構成してもよい。差動増幅回路12についても同様に構成してもよい。
つまり、本実施形態のトラック・アンド・ホールド回路1〜5の差動増幅回路の電流源は1個に削減することが可能である。差動増幅回路の電流源を1個で構成したトラック・アンド・ホールド回路1〜5は、電流源の数が2個の場合と同じ作用効果を奏する。
また、本実施形態のトラック・アンド・ホールド回路は、NPNトランジスタを例に説明したが他の一般的な回路と同様に、極性の異なるPNPトランジスタで構成することも可能である。このように本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
1,2,3,4,5,6,7:トラック・アンド・ホールド回路
10,12:差動増幅回路
20,22:スイッチ回路
21,C22,C20:ホールド容量
11:第1トランジスタ(差動対の片方)
12:第2トランジスタ(差動対のもう片方)
op,von:差動出力
11:第1抵抗
12:第2抵抗
13:第3抵抗
14:第4抵抗
15:第5抵抗
16:第6抵抗
17:第7抵抗
187第8抵抗
CC:正電源(電源)
EE:負電源(電源)

Claims (3)

  1. 差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
    前記差動増幅回路は、
    差動対を構成する第1トランジスタのコレクタ電極に一端が接続される第1抵抗と、
    前記差動対を構成する第2トランジスタのコレクタ電極に一端が接続される第2抵抗と、
    前記第1抵抗の他端と前記第2抵抗の他端が接続され、該他端と電源の間に接続される第3抵抗と
    を含むことを特徴とするトラック・アンド・ホールド回路。
  2. 差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
    前記差動増幅回路は、
    差動対を構成する第1トランジスタと第2トランジスタのそれぞれのコレクタ電極の間に接続される第4抵抗と、
    前記第1トランジスタのコレクタ電極と電源の間に接続される第5抵抗と、
    前記第2トランジスタのコレクタ電極と電源の間に接続される第6抵抗と
    を含むことを特徴とするトラック・アンド・ホールド回路。
  3. 請求項1又は2に記載のトラック・アンド・ホールド回路において、
    前記スイッチ回路は、
    差動出力を備え、前記ホールド容量は前記差動出力の間に接続される
    ことを特徴とするトラック・アンド・ホールド回路。
JP2018067052A 2018-03-30 2018-03-30 トラック・アンド・ホールド回路 Active JP6830079B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018067052A JP6830079B2 (ja) 2018-03-30 2018-03-30 トラック・アンド・ホールド回路
US16/976,416 US11362669B2 (en) 2018-03-30 2019-03-28 Track and hold circuit
PCT/JP2019/013657 WO2019189602A1 (ja) 2018-03-30 2019-03-28 トラック・アンド・ホールド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018067052A JP6830079B2 (ja) 2018-03-30 2018-03-30 トラック・アンド・ホールド回路

Publications (2)

Publication Number Publication Date
JP2019179978A true JP2019179978A (ja) 2019-10-17
JP6830079B2 JP6830079B2 (ja) 2021-02-17

Family

ID=68060151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018067052A Active JP6830079B2 (ja) 2018-03-30 2018-03-30 トラック・アンド・ホールド回路

Country Status (3)

Country Link
US (1) US11362669B2 (ja)
JP (1) JP6830079B2 (ja)
WO (1) WO2019189602A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021205592A1 (ja) * 2020-04-09 2021-10-14 日本電信電話株式会社 スイッチト・エミッタ・フォロワ回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824551B2 (en) * 2020-04-07 2023-11-21 Nippon Telegraph And Telephone Corporation Track-and-hold circuit

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115376A (ja) * 1993-10-18 1995-05-02 Toshiba Corp 位相差信号生成回路
JPH07336225A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd Ad変換器
JPH09130168A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd トラック/ホールドアンプ
US6323700B2 (en) * 1999-12-24 2001-11-27 U.S. Philips Corporation Double input buffer for track-and-hold amplifier
JP2006157648A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd サンプルホールド回路
JP2007019702A (ja) * 2005-07-06 2007-01-25 Sharp Corp レベル設定回路
JP2007028503A (ja) * 2005-07-21 2007-02-01 Sharp Corp 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路
JP2007531459A (ja) * 2004-03-31 2007-11-01 アナログ デバイセス インコーポレーテッド 差動段電圧オフセットトリム回路
JP2007306086A (ja) * 2006-05-09 2007-11-22 Kawasaki Microelectronics Kk 入力バッファ
JP2008529334A (ja) * 2005-01-21 2008-07-31 エヌエックスピー ビー ヴィ 高ダイナミックレンジ低電力差動入力段
JP2009071677A (ja) * 2007-09-14 2009-04-02 Sony Corp ゲインコントロール回路およびこれを用いた光記録再生装置
JP2010212773A (ja) * 2009-03-06 2010-09-24 Nec Corp サンプルホールド回路及びフィードスルー抑制方法
JP2011229073A (ja) * 2010-04-22 2011-11-10 Panasonic Corp 利得変動補償装置
JP2017112447A (ja) * 2015-12-15 2017-06-22 日本電信電話株式会社 トラック・アンド・ホールド回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1816034B2 (de) * 1968-12-20 1975-07-03 Philips Patentverwaltung Gmbh, 2000 Hamburg Regelbare Verstärkerstufe
JP3109889B2 (ja) * 1992-01-30 2000-11-20 株式会社日立製作所 磁気ヘッド用回路
US5428307A (en) * 1993-10-20 1995-06-27 Silicon Systems, Inc. Closed-loop peak detector topology
JPH09162721A (ja) * 1995-12-06 1997-06-20 Fujitsu Ltd 電流切換型論理回路
US6094093A (en) * 1997-01-22 2000-07-25 Lucent Technologies Inc. Low-voltage input buffer
WO2010032726A1 (ja) * 2008-09-17 2010-03-25 日本電気株式会社 サンプルホールド回路およびその制御方法
CN103460624B (zh) * 2011-01-25 2016-05-04 日本电信电话株式会社 光信号检测电路和光接收机
JP2018014580A (ja) * 2016-07-20 2018-01-25 日本電信電話株式会社 トラック・アンド・ホールド回路

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115376A (ja) * 1993-10-18 1995-05-02 Toshiba Corp 位相差信号生成回路
JPH07336225A (ja) * 1994-06-08 1995-12-22 Hitachi Ltd Ad変換器
JPH09130168A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd トラック/ホールドアンプ
US6323700B2 (en) * 1999-12-24 2001-11-27 U.S. Philips Corporation Double input buffer for track-and-hold amplifier
JP2007531459A (ja) * 2004-03-31 2007-11-01 アナログ デバイセス インコーポレーテッド 差動段電圧オフセットトリム回路
JP2006157648A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd サンプルホールド回路
JP2008529334A (ja) * 2005-01-21 2008-07-31 エヌエックスピー ビー ヴィ 高ダイナミックレンジ低電力差動入力段
JP2007019702A (ja) * 2005-07-06 2007-01-25 Sharp Corp レベル設定回路
JP2007028503A (ja) * 2005-07-21 2007-02-01 Sharp Corp 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路
JP2007306086A (ja) * 2006-05-09 2007-11-22 Kawasaki Microelectronics Kk 入力バッファ
JP2009071677A (ja) * 2007-09-14 2009-04-02 Sony Corp ゲインコントロール回路およびこれを用いた光記録再生装置
JP2010212773A (ja) * 2009-03-06 2010-09-24 Nec Corp サンプルホールド回路及びフィードスルー抑制方法
JP2011229073A (ja) * 2010-04-22 2011-11-10 Panasonic Corp 利得変動補償装置
JP2017112447A (ja) * 2015-12-15 2017-06-22 日本電信電話株式会社 トラック・アンド・ホールド回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021205592A1 (ja) * 2020-04-09 2021-10-14 日本電信電話株式会社 スイッチト・エミッタ・フォロワ回路
JP7375916B2 (ja) 2020-04-09 2023-11-08 日本電信電話株式会社 スイッチト・エミッタ・フォロワ回路

Also Published As

Publication number Publication date
WO2019189602A1 (ja) 2019-10-03
US11362669B2 (en) 2022-06-14
US20210050860A1 (en) 2021-02-18
JP6830079B2 (ja) 2021-02-17

Similar Documents

Publication Publication Date Title
US7782096B2 (en) Track-and-hold circuit with low distortion
WO2019189602A1 (ja) トラック・アンド・ホールド回路
CN102545806A (zh) 差动放大器
US7843261B2 (en) Resistor network for programmable transconductance stage
JP4727511B2 (ja) 高速アナログ/ディジタルコンバータ
JPH1028056A (ja) D/aコンバータ
EP3228012B1 (en) Load current compensation for analog input buffers
US7501860B2 (en) Differential input driver using current feedback and cross-coupled common base devices
US7804336B2 (en) Track-and-hold circuit with low distortion
KR100280492B1 (ko) 적분기 입력회로
JP6194038B2 (ja) トラック・アンド・ホールド回路
JP2018014580A (ja) トラック・アンド・ホールド回路
WO2017092980A1 (en) Amplifier arrangement and switched capacitor integrator
JPH09186595A (ja) 電圧増幅器およびそれを用いたa/d変換器
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
JP2007215127A (ja) 演算増幅器
RU2321158C1 (ru) Каскодный дифференциальный усилитель
RU2319289C1 (ru) Двухтактный дифференциальный усилитель
RU2390912C2 (ru) Каскодный дифференциальный усилитель
RU2432668C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
JP2008011051A (ja) 差動演算増幅器
CN212543736U (zh) 射极跟随器电路、多级放大器
US20230268895A1 (en) Amplifier circuit
CN110445472B (zh) 具有恒定跨导偏压电路的运算放大器及其使用方法
RU2421894C1 (ru) Дифференциальный усилитель

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210125

R150 Certificate of patent or registration of utility model

Ref document number: 6830079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150