JP2019179978A - トラック・アンド・ホールド回路 - Google Patents
トラック・アンド・ホールド回路 Download PDFInfo
- Publication number
- JP2019179978A JP2019179978A JP2018067052A JP2018067052A JP2019179978A JP 2019179978 A JP2019179978 A JP 2019179978A JP 2018067052 A JP2018067052 A JP 2018067052A JP 2018067052 A JP2018067052 A JP 2018067052A JP 2019179978 A JP2019179978 A JP 2019179978A
- Authority
- JP
- Japan
- Prior art keywords
- track
- resistor
- hold
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
は同じ参照符号を付し、説明は繰り返さない。
(トラック・アンド・ホールド回路の構成)
図1は、第1実施形態のトラック・アンド・ホールド回路1の構成例を示す図である。図1に示すトラック・アンド・ホールド回路1は、差動増幅回路10、スイッチ回路20、及びホールド容量C21を備える。
トラック・アンド・ホールド回路1の出力端子となり出力信号voを出力する。
トラック・アンド・ホールド回路1は、差動クロック信号Vcp,Vcnの入力値に応じて出力信号voの状態が変化する。差動クロック信号がハイ(High)、つまりVcp>Vcnの場合(トラック状態)は、トランジスタQ31はオフであり、トランジスタQ32はオンである。
図3は、第2実施形態のトラック・アンド・ホールド回路2の構成例を示す図である。図3に示すトラック・アンド・ホールド回路2は、トラック・アンド・ホールド回路1の差動増幅回路10(図1)に代えて、差動増幅回路12を備える点で異なる。
図4は、第3実施形態のトラック・アンド・ホールド回路3の構成例を示す図である。図4に示すトラック・アンド・ホールド回路3は、スイッチ回路22とホールド容量C22を備える点で、トラック・アンド・ホールド回路1(図1)と異なる。
図5は、第4実施形態のトラック・アンド・ホールド回路4の構成例を示す図である。図5に示すトラック・アンド・ホールド回路4は、1個のホールド容量C20で構成される点で上記の実施形態と異なる。
図6は、第5実施形態のトラック・アンド・ホールド回路5の構成例を示す図である。図6に示すように、トラック・アンド・ホールド回路5は、差動増幅回路12(図3)とスイッチ回路22(図4)を組み合わせた構成である。
図7は、比較例のトラック・アンド・ホールド回路6の構成例を示す図である。図7に示すようにトラック・アンド・ホールド回路6は、トラック・アンド・ホールド回路1の差動増幅回路10の第3抵抗R13を削除し、第1トランジスタQ11のコレクタ電極に接続される負荷抵抗を第1抵抗R11、及び第2トランジスタQ12のコレクタ電極に接続される負荷抵抗を第2抵抗R12としたものである。
10,12:差動増幅回路
20,22:スイッチ回路
C21,C22,C20:ホールド容量
Q11:第1トランジスタ(差動対の片方)
Q12:第2トランジスタ(差動対のもう片方)
vop,von:差動出力
R11:第1抵抗
R12:第2抵抗
R13:第3抵抗
R14:第4抵抗
R15:第5抵抗
R16:第6抵抗
R17:第7抵抗
R187第8抵抗
VCC:正電源(電源)
VEE:負電源(電源)
Claims (3)
- 差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第1トランジスタのコレクタ電極に一端が接続される第1抵抗と、
前記差動対を構成する第2トランジスタのコレクタ電極に一端が接続される第2抵抗と、
前記第1抵抗の他端と前記第2抵抗の他端が接続され、該他端と電源の間に接続される第3抵抗と
を含むことを特徴とするトラック・アンド・ホールド回路。 - 差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第1トランジスタと第2トランジスタのそれぞれのコレクタ電極の間に接続される第4抵抗と、
前記第1トランジスタのコレクタ電極と電源の間に接続される第5抵抗と、
前記第2トランジスタのコレクタ電極と電源の間に接続される第6抵抗と
を含むことを特徴とするトラック・アンド・ホールド回路。 - 請求項1又は2に記載のトラック・アンド・ホールド回路において、
前記スイッチ回路は、
差動出力を備え、前記ホールド容量は前記差動出力の間に接続される
ことを特徴とするトラック・アンド・ホールド回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067052A JP6830079B2 (ja) | 2018-03-30 | 2018-03-30 | トラック・アンド・ホールド回路 |
US16/976,416 US11362669B2 (en) | 2018-03-30 | 2019-03-28 | Track and hold circuit |
PCT/JP2019/013657 WO2019189602A1 (ja) | 2018-03-30 | 2019-03-28 | トラック・アンド・ホールド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067052A JP6830079B2 (ja) | 2018-03-30 | 2018-03-30 | トラック・アンド・ホールド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019179978A true JP2019179978A (ja) | 2019-10-17 |
JP6830079B2 JP6830079B2 (ja) | 2021-02-17 |
Family
ID=68060151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018067052A Active JP6830079B2 (ja) | 2018-03-30 | 2018-03-30 | トラック・アンド・ホールド回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11362669B2 (ja) |
JP (1) | JP6830079B2 (ja) |
WO (1) | WO2019189602A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021205592A1 (ja) * | 2020-04-09 | 2021-10-14 | 日本電信電話株式会社 | スイッチト・エミッタ・フォロワ回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11824551B2 (en) * | 2020-04-07 | 2023-11-21 | Nippon Telegraph And Telephone Corporation | Track-and-hold circuit |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115376A (ja) * | 1993-10-18 | 1995-05-02 | Toshiba Corp | 位相差信号生成回路 |
JPH07336225A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | Ad変換器 |
JPH09130168A (ja) * | 1995-11-02 | 1997-05-16 | Hitachi Ltd | トラック/ホールドアンプ |
US6323700B2 (en) * | 1999-12-24 | 2001-11-27 | U.S. Philips Corporation | Double input buffer for track-and-hold amplifier |
JP2006157648A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | サンプルホールド回路 |
JP2007019702A (ja) * | 2005-07-06 | 2007-01-25 | Sharp Corp | レベル設定回路 |
JP2007028503A (ja) * | 2005-07-21 | 2007-02-01 | Sharp Corp | 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路 |
JP2007531459A (ja) * | 2004-03-31 | 2007-11-01 | アナログ デバイセス インコーポレーテッド | 差動段電圧オフセットトリム回路 |
JP2007306086A (ja) * | 2006-05-09 | 2007-11-22 | Kawasaki Microelectronics Kk | 入力バッファ |
JP2008529334A (ja) * | 2005-01-21 | 2008-07-31 | エヌエックスピー ビー ヴィ | 高ダイナミックレンジ低電力差動入力段 |
JP2009071677A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | ゲインコントロール回路およびこれを用いた光記録再生装置 |
JP2010212773A (ja) * | 2009-03-06 | 2010-09-24 | Nec Corp | サンプルホールド回路及びフィードスルー抑制方法 |
JP2011229073A (ja) * | 2010-04-22 | 2011-11-10 | Panasonic Corp | 利得変動補償装置 |
JP2017112447A (ja) * | 2015-12-15 | 2017-06-22 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1816034B2 (de) * | 1968-12-20 | 1975-07-03 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Regelbare Verstärkerstufe |
JP3109889B2 (ja) * | 1992-01-30 | 2000-11-20 | 株式会社日立製作所 | 磁気ヘッド用回路 |
US5428307A (en) * | 1993-10-20 | 1995-06-27 | Silicon Systems, Inc. | Closed-loop peak detector topology |
JPH09162721A (ja) * | 1995-12-06 | 1997-06-20 | Fujitsu Ltd | 電流切換型論理回路 |
US6094093A (en) * | 1997-01-22 | 2000-07-25 | Lucent Technologies Inc. | Low-voltage input buffer |
WO2010032726A1 (ja) * | 2008-09-17 | 2010-03-25 | 日本電気株式会社 | サンプルホールド回路およびその制御方法 |
CN103460624B (zh) * | 2011-01-25 | 2016-05-04 | 日本电信电话株式会社 | 光信号检测电路和光接收机 |
JP2018014580A (ja) * | 2016-07-20 | 2018-01-25 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
-
2018
- 2018-03-30 JP JP2018067052A patent/JP6830079B2/ja active Active
-
2019
- 2019-03-28 US US16/976,416 patent/US11362669B2/en active Active
- 2019-03-28 WO PCT/JP2019/013657 patent/WO2019189602A1/ja active Application Filing
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115376A (ja) * | 1993-10-18 | 1995-05-02 | Toshiba Corp | 位相差信号生成回路 |
JPH07336225A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | Ad変換器 |
JPH09130168A (ja) * | 1995-11-02 | 1997-05-16 | Hitachi Ltd | トラック/ホールドアンプ |
US6323700B2 (en) * | 1999-12-24 | 2001-11-27 | U.S. Philips Corporation | Double input buffer for track-and-hold amplifier |
JP2007531459A (ja) * | 2004-03-31 | 2007-11-01 | アナログ デバイセス インコーポレーテッド | 差動段電圧オフセットトリム回路 |
JP2006157648A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | サンプルホールド回路 |
JP2008529334A (ja) * | 2005-01-21 | 2008-07-31 | エヌエックスピー ビー ヴィ | 高ダイナミックレンジ低電力差動入力段 |
JP2007019702A (ja) * | 2005-07-06 | 2007-01-25 | Sharp Corp | レベル設定回路 |
JP2007028503A (ja) * | 2005-07-21 | 2007-02-01 | Sharp Corp | 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路 |
JP2007306086A (ja) * | 2006-05-09 | 2007-11-22 | Kawasaki Microelectronics Kk | 入力バッファ |
JP2009071677A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | ゲインコントロール回路およびこれを用いた光記録再生装置 |
JP2010212773A (ja) * | 2009-03-06 | 2010-09-24 | Nec Corp | サンプルホールド回路及びフィードスルー抑制方法 |
JP2011229073A (ja) * | 2010-04-22 | 2011-11-10 | Panasonic Corp | 利得変動補償装置 |
JP2017112447A (ja) * | 2015-12-15 | 2017-06-22 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021205592A1 (ja) * | 2020-04-09 | 2021-10-14 | 日本電信電話株式会社 | スイッチト・エミッタ・フォロワ回路 |
JP7375916B2 (ja) | 2020-04-09 | 2023-11-08 | 日本電信電話株式会社 | スイッチト・エミッタ・フォロワ回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2019189602A1 (ja) | 2019-10-03 |
US11362669B2 (en) | 2022-06-14 |
US20210050860A1 (en) | 2021-02-18 |
JP6830079B2 (ja) | 2021-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782096B2 (en) | Track-and-hold circuit with low distortion | |
WO2019189602A1 (ja) | トラック・アンド・ホールド回路 | |
CN102545806A (zh) | 差动放大器 | |
US7843261B2 (en) | Resistor network for programmable transconductance stage | |
JP4727511B2 (ja) | 高速アナログ/ディジタルコンバータ | |
JPH1028056A (ja) | D/aコンバータ | |
EP3228012B1 (en) | Load current compensation for analog input buffers | |
US7501860B2 (en) | Differential input driver using current feedback and cross-coupled common base devices | |
US7804336B2 (en) | Track-and-hold circuit with low distortion | |
KR100280492B1 (ko) | 적분기 입력회로 | |
JP6194038B2 (ja) | トラック・アンド・ホールド回路 | |
JP2018014580A (ja) | トラック・アンド・ホールド回路 | |
WO2017092980A1 (en) | Amplifier arrangement and switched capacitor integrator | |
JPH09186595A (ja) | 電圧増幅器およびそれを用いたa/d変換器 | |
CN107888184B (zh) | 单端转差分电路及其构成的缓冲器电路和采样保持电路 | |
JP2007215127A (ja) | 演算増幅器 | |
RU2321158C1 (ru) | Каскодный дифференциальный усилитель | |
RU2319289C1 (ru) | Двухтактный дифференциальный усилитель | |
RU2390912C2 (ru) | Каскодный дифференциальный усилитель | |
RU2432668C1 (ru) | Дифференциальный операционный усилитель с парафазным выходом | |
JP2008011051A (ja) | 差動演算増幅器 | |
CN212543736U (zh) | 射极跟随器电路、多级放大器 | |
US20230268895A1 (en) | Amplifier circuit | |
CN110445472B (zh) | 具有恒定跨导偏压电路的运算放大器及其使用方法 | |
RU2421894C1 (ru) | Дифференциальный усилитель |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6830079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |