JP2018014580A

JP2018014580A - トラック・アンド・ホールド回路

Info

Publication number: JP2018014580A
Application number: JP2016142069A
Authority: JP
Inventors: 勉竹谷; Tsutomu Takeya; 慎介中野; Shinsuke Nakano; 秀之野坂; Hideyuki Nosaka
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2016-07-20
Filing date: 2016-07-20
Publication date: 2018-01-25

Abstract

【課題】保持した電圧の変化を小さくしたトラック・アンド・ホールド回路を提供する。【解決手段】２個のトランジスタ１１,１２から成る差動対と、前記差動対に直列に接続される定電流源１４と、前記差動対と定電流源１４との間に接続される第１スイッチ１３とを含む差動増幅回路１０と、差動増幅回路１０の一方の出力が接続される第１エミッタフォロワ３１と、差動増幅回路１０の他方の出力が接続される第２エミッタフォロワ３２と、第１エミッタフォロワ３１の出力と電源との間に接続される第２スイッチ４１と、第２エミッタフォロワ３２の出力と電源との間に接続される第３スイッチ４３とを備え、トラックモードの場合は、第１スイッチ１３と第２スイッチ４１と第３スイッチ４２がオンし、ホールドモードの場合は、第１スイッチ１３と第２スイッチ４１と第３スイッチ４２がオフする。【選択図】図１

Description

本発明は、トラック・アンド・ホールド回路に関する。

トラック・アンド・ホールド回路は、例えばアナログ信号をディジタル信号に変換するために使用される。トラック・アンド・ホールド回路は、入力されるクロック信号のレベル（High/Low）によってトラックモードおよびホールドモードの二つのモードが切り替わる。トラックモードの場合は、入力された電圧信号をそのまま出力信号として出力し、ホールドモードの場合は、トラックモードからホールドモードに切り替わったタイミングに入力されていた電圧値を保持して出力し続けることが出来る。

トラック・アンド・ホールド回路は、サンプル・ホールド回路とも称される例えば非特許文献１に開示された周知な回路である。

S.Shahramian, et al, "A40-GSample/Sec Track & Hold Amplifier in 0.18um SiGe BiCMOS Technology," CSICS, 2005.

トラック・アンド・ホールド回路のホールドモードでは、保持した電圧を変化させないのが望ましい。しかし、従来のトラック・アンド・ホールド回路は、ホールドモードの場合に、入力信号の一部が出力に漏えいする事で、保持した電圧が変化してしまう課題があった。

入力される信号帯域のナイキスト周波数以下でサンプリングを行うダウンサンプリングの用途においては、入力される信号を減衰させない広帯域な特性が求められる。このような場合は、特に入力された高周波信号が出力に漏えいしてしまい、保持している電圧の変化を大きくしてしまう課題がある。

本発明のトラック・アンド・ホールド回路は、２個のトランジスタから成る差動対と、前記差動対に直列に接続される定電流源と、前記差動対と前記定電流源との間に接続される第１スイッチとを含む差動増幅回路と、前記差動増幅回路の一方の出力が接続される第１エミッタフォロワと、前記差動増幅回路の他方の出力が接続される第２エミッタフォロワと、前記第１エミッタフォロワの出力と電源との間に接続される第２スイッチと、前記第２エミッタフォロワの出力と前記電源との間に接続される第３スイッチとを備え、トラックモードの場合は、前記第１スイッチと前記第２スイッチと前記第３スイッチがオンし、ホールドモードの場合は、前記第１スイッチと前記第２スイッチと前記第３スイッチがオフすることを要旨とする。

本発明によれば、トラックモードからホールドモードに状態が変化する際に保持した電圧の変化を小さくしたトラック・アンド・ホールド回路を提供することができる。

第１実施形態のトラック・アンド・ホールド回路の構成例を示す図である。トラック・アンド・ホールド回路のホールド容量で保持する電圧のシミュレーション結果を示す図である。第２実施形態のトラック・アンド・ホールド回路の構成例を示す図である。第２実施形態（図３）を変形した変形例１の機能構成例を示す図である。変形例２の機能構成例を示す図である。変形例３の機能構成例を示す図である。変形例４の機能構成例を示す図である。変形例５の機能構成例を示す図である。変形例６の機能構成例を示す図である。変形例７の機能構成例を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。

〔第１実施形態〕
図１に、第１実施形態のトラック・アンド・ホールド回路１の構成例を示す。トラック・アンド・ホールド回路１は、差動増幅回路１０、第１エミッタフォロワ３１、第２エミッタフォロワ３２、第２スイッチ４１、第３スイッチ４２、第４スイッチ２１、第５スイッチ２２、及びホールド容量５０を備える。

差動増幅回路１０は、２個のトランジスタ１１,１２から成る差動対と、差動対に直列に接続される定電流源１４と、差動対と定電流源１４との間を同時にオンオフする第１スイッチ１３とを含む。トランジスタ１１のコレクタ電極と正電源ＶＣＣとの間には、コレクタ抵抗Ｒ_Ｐが接続され、このコレクタ電極が差動増幅回路１０の一方の出力である。トランジスタ１２のコレクタ電極と正電源ＶＣＣとの間には、コレクタ抵抗Ｒ_Ｎが接続され、トランジスタ１２のコレクタ電極が差動増幅回路１０の他方の出力である。

第１スイッチ１３は、例えばトランジスタで構成される。第１スイッチ１３を構成するトランジスタのベース電極には、トラックモードの場合にHigh（定電流源１４に流れる電流の全てをトランジスタ（第１スイッチ１３）で流すのに必要な電位以上）、ホールドモードの場合にLOW（トランジスタ（第１スイッチ１３）に流れる電流が０となる電位以下）となる信号ＣＰ１が接続される。よって、差動増幅回路１０のトランジスタ１１,１２には、トラックモードの場合に定電流が流れる。

トランジスタ１１のエミッタ電極と第１スイッチ１３との間に接続される抵抗Ｒ_１１と、トランジスタ１２のエミッタ電極と第１スイッチ１３との間に接続される抵抗Ｒ_１２は、差動増幅回路１０の利得を制御する抵抗であり、利得に応じて設けられる。

第１エミッタフォロワ３１の入力には、差動増幅回路１０の一方の出力であるトランジスタ１１のコレクタ電極が接続される。また、第２エミッタフォロワ３２の入力には、差動増幅回路１０の他方の出力であるトランジスタ１２のコレクタ電極に接続される。

第２スイッチ４１は、トランジスタ４１と、そのエミッタ電極と負電源ＶＥＥとの間に接続される抵抗Ｒ_４１を備える。トランジスタ４１と抵抗Ｒ_４１は、バイアス電流源を構成する。

第３スイッチ４２は、トランジスタ４２と、そのエミッタ電極と負電源ＶＥＥとの間に接続される抵抗Ｒ_４２を備える。トランジスタ４２と抵抗Ｒ_４２は、第２スイッチ４１と同様にバイアス電流源を構成する。

第２スイッチ４１と第３スイッチ４２のベース電極には、信号ＣＰ２が接続される。信号ＣＰ２は、上記の信号ＣＰ１と同じ信号である。なお、信号ＣＰ１と信号ＣＰ２は異なる信号で有っても良い。例えば、信号ＣＰ２は、第１エミッタフォロワ３１と第２エミッタフォロワ３２の出力が不定になることを防止する目的で、信号ＣＰ１よりも早く変化する信号にしても良い。また、第１スイッチ１３、第２スイッチ４１、および第３スイッチ４２のオン／オフに必要な信号強度が異なる場合は、信号ＣＰ２と信号ＣＰ１は異なる信号レベルにしても良い。

トラックモードの場合、第１エミッタフォロワ３１と第２エミッタフォロワ３２の出力電圧は、差動増幅回路１０の出力に応じた値になる。

ホールド容量５０は、ホールド容量５１と５２を備える。ホールド容量５１は、第１エミッタフォロワ３１の出力と電源（この例では負電源ＶＥＥ）との間に接続される。ホールド容量５２は、第２エミッタフォロワ３２の出力と電源（負電源ＶＥＥ）との間に接続される。

ホールド容量５１には、トラックモードからホールドモードに状態が変化した瞬間の第１エミッタフォロワ３１の出力電圧である電圧Ｖ_ＯＰが保持される。また、同様に、ホールド容量５２には、第２エミッタフォロワ３２の出力に応じた電圧Ｖ_ＯＮが保持される。

なお、ホールド容量は、第１エミッタフォロワ３１と第２エミッタフォロワ３２の出力間に接続しても良い。その場合ホールド容量は、電圧Ｖ_ＯＰと電圧Ｖ_ＯＮの差分の電圧を保持する。

第４スイッチ２１は、差動増幅回路１０の一方の出力と定電流源１４との間に接続される。また、第５スイッチ２２は、差動増幅回路１０の他方の出力と定電流源１４との間に接続される。

第４スイッチ２１と第５スイッチ２２は、他のスイッチと同様にトランジスタで構成される。第４スイッチ２１と第５スイッチ２２のベース電極には、ホールドモードの場合にHigh、トラックモードの場合にLOWとなる信号ＣＮが接続される。

よって、ホールドモードの場合、差動増幅回路１０に流れていた定電流は、第１スイッチ１３で遮断され、第４スイッチ２１と第５スイッチ２２をバイパスして流れる。したがって、第１エミッタフォロワ３１のトランジスタのベース電極は、正電源ＶＣＣの電圧からコレクタ抵抗Ｒ_Ｐと定電流とによる電圧降下分下がった電圧でバイアスされる。第２エミッタフォロワ３２のトランジスタのベース電極は、正電源ＶＣＣの電圧からコレクタ抵抗Ｒ_Ｎと定電流とによる電圧降下分下がった電圧でバイアスされる。よって、第１・第２エミッタフォロワ３１,３２は、オフする方向にバイアスされる。

図２に、トラック・アンド・ホールド回路１のホールド容量５１,５２で保持する電圧のシミュレーション結果を示す。図２の横軸は時間[ps]、縦軸はホールド容量５１,５２の電圧である。図２は、500psの時点でトラックモードからホールドモードに切り替えた場合のホールド容量の電圧の変化を示している。実線が本実施形態、破線が比較例を示す。

比較例では、入力された高周波信号（21GHz）が、出力に漏えいしている。本実施形態においては高周波信号（21GHz）が抑制されている。

以上説明したように、本実施形態のトラック・アンド・ホールド回路１によれば、ホールドモードの場合に、差動増幅回路１０に流れる定電流を第１スイッチ１３によって遮断するので、出力側に漏えいする入力信号を抑制することが出来る。その結果、ホールドモードの場合にホールド容量５１,５２で保持した電圧の変化を小さくすることが出来る。

〔第２実施形態〕
図３に、第２実施形態のトラック・アンド・ホールド回路２の構成例を示す。トラック・アンド・ホールド回路２は、第２定電流源４３、第３定電流源４４、第６スイッチ６１、及び第７スイッチ６２を備える点で、トラック・アンド・ホールド回路１（図１）と異なる。

第２定電流源４３は、第２スイッチ４１と負電源ＶＥＥとの間に接続される。第３定電流源４４は、第３スイッチ４２と負電源ＶＥＥとの間に接続される。なお、第２定電流源４３と第３定電流源４４は、１個の定電流源としても良い。

第６スイッチ６１は、差動増幅回路１０の一方の出力と第２定電流源４３との間に接続される。また、第７スイッチ６２は、差動増幅回路１０の他方の出力と第３定電流源４４との間に接続される。

第６スイッチ６１と第７スイッチ６２は、他のスイッチと同様にトランジスタで構成され、そのベース電極には上記の信号ＣＮが接続される。よって、第６スイッチ６１と第７スイッチ６２は、ホールドモードの場合にオンになり、コレクタ抵抗Ｒ_Ｐ,Ｒ_Ｎに流れる電流に、それぞれ第２定電流源４３と第３定電流源４４の定電流分を付加する。よって、本実施形態は、第１エミッタフォロワ３１と第２エミッタフォロワ３２のトランジスタのベース電極の電圧を更に下げることが出来る。

したがって、第１エミッタフォロワ３１と第２エミッタフォロワ３２は、より確実にオフするので、出力側に漏えいする入力信号を更に抑制することが出来る。

〔変形例１〕
図４に、トラック・アンド・ホールド回路２（図３）を変形した変形例１の機能構成例を示す。変形例１は、耐圧確保用トランジスタ２５,２６を備える点で、トラック・アンド・ホールド回路２と異なる。また、差動増幅回路１０の構成がトラック・アンド・ホールド回路２と異なる。

変形例１の差動増幅回路１０は、２個の第１スイッチ１５,１６を備える点と、差動対を構成するトランジスタ１１,１２のエミッタ電極間に利得を調整する抵抗Ｒ_Ｄが接続されている点で異なる。変形例の差動増幅回路１０は、上記の構成が異なるだけで作用はトラック・アンド・ホールド回路２と同じである。また、第６スイッチ６１と第７スイッチ６２のベース電極に接続される信号ＣＮ２は、信号ＣＮ１と同じ信号である。

なお、信号ＣＰ１と信号ＣＰ２は異なる信号レベルで有っても良いことは上記の通りであるが、同様に信号ＣＮ１と信号ＣＮ２も異なる信号レベルで有っても良い。例えば信号ＣＰ１と信号ＣＰ２が異なる信号レベルの場合は、信号ＣＮ１は信号ＣＰ１の反転信号、信号ＣＮ２は信号ＣＰ２の反転信号で有っても良い。

耐圧確保用トランジスタ２５は、差動増幅回路１０の一方の出力と第４スイッチ２１のコレクタ電極との間に接続される。また、耐圧確保用トランジスタ２６は、差動増幅回路１０の他方の出力と第５スイッチ２２のコレクタ電極との間に接続される。

耐圧確保用トランジスタ２５,２６のベース電極は、正電源ＶＣＣと負電源ＶＥＥとの間の所定の電圧Ｖ_Ｂでバイアスされる。変形例１では、差動増幅回路１０のトランジスタ数と、第４スイッチ２１、第５スイッチ２２側のトランジスタ数とを一致させることが出来る。したがって、それぞれのトランジスタに同じ耐圧のトランジスタを用いることができ、トラック・アンド・ホールド回路の製造を容易にする効果を奏する。

〔変形例２〕
図５に、変形例２の機能構成例を示す。変形例２は、変形例１のエミッタフォロワの出力と差動増幅回路１０の出力との間に、それぞれ接続される第１コンデンサＣＦＦＮと第２コンデンサＣＦＦＰを備える点で、変形例１と異なる。

第１コンデンサＣＦＦＮは、トランジスタ１１のコレクタ電極と第２エミッタフォロワ３２の出力との間に接続される。また、第２コンデンサＣＦＦＰは、トランジスタ１２のコレクタ電極と第１エミッタフォロワ３１の出力との間に接続される。

第１コンデンサＣＦＦＰと第２コンデンサＣＦＦＮは、クロックフィードスルーの影響を防止するコンデンサである。第１コンデンサＣＦＦＰと第２コンデンサＣＦＦＮは、第２スイッチ４１と第３スイッチ４２がオンからオフ、第４スイッチ２１と第５スイッチ２２がオフからオンに状態が変化する時の過渡現象によって生じるホールド容量４１，４２の電圧変動を抑制する効果を奏する。

〔変形例３〕
図６に、変形例３の機能構成例を示す。変形例３は、変形例１（図４）の差動増幅回路１０の構成を変形すると共に、第１・第２エミッタフォロワ３１,３２に1個の定電流源４５の定電流を供給するようにしたものである。

差動増幅回路１０の第１スイッチ１７は、変形例１の２個（１５,１６）に対して１個である。また、トランジスタ１１のエミッタ電極に抵抗Ｒ_Ｄ１の一端が接続され、トランジスタ１２のエミッタ電極に抵抗Ｒ_Ｄ２の一端が接続され、抵抗Ｒ_Ｄ１とＲ_Ｄ２の他端同士が接続される。抵抗Ｒ_Ｄ１とＲ_Ｄ２の他端は、第１スイッチ１７と抵抗Ｒ_Ｄ３と定電流源１４とを介して負電源ＶＥＥに接続される。

定電流源１４の定電流をバイパスする第４スイッチ２１を流れる電流経路は、第１スイッチ１７側と同じ構成である。このように構成しても変形例１と同様の作用効果を奏することが出来る。

〔変形例４〕
図７に、変形例４の機能構成例を示す。変形例４は、変形例３（図６）の定電流源４５を、第２実施形態（図３）の第２定電流源４３と第３定電流源４４の構成にしたものである。このように構成しても変形例３と同様の作用効果を奏することが出来る。

〔変形例５〕
図８に、変形例５の機能構成例を示す。変形例５は、ホールドモードの場合に第２定電流源４３と第３定電流源４４の定電流を、電源間（ＶＣＣ−ＶＥＥ間）でバイパスするようにしたものである。変形例５のトラック・アンド・ホールド回路は、正電源ＶＣＣに一端を接続する抵抗Ｒ_ＣＰと、抵抗Ｒ_ＣＰの他端と第２定電流源４３との間に接続される第８スイッチ７１と、正電源ＶＣＣに一端を接続する抵抗Ｒ_ＣＮと、抵抗Ｒ_ＣＮの他端と第３定電流源４３との間に接続される第９スイッチ７２とを備える。

第８スイッチ７１と第９スイッチ７２は、ホールドモードの場合にオンして、第２定電流源４３と第３定電流源４４の定電流をバイパスする。第１エミッタフォロワ３１と第２エミッタフォロワ３２のベース電極の電圧を、定電流源１４の定電流だけで必要十分な電圧に下げられる場合は、本変形例のように構成しても良い。

〔変形例６〕
図９に、変形例６の機能構成例を示す。変形例６は、変形例５（図８）と同様に第２定電流源４３と第３定電流源４４の定電流を、電源間でバイパスするようにしたものである。変形例６は、変形例４の差動増幅回路と、変形例５を組み合わせたものである。このように、変形例４と変形例５を組み合わせてトラック・アンド・ホールド回路を構成しても良い。

〔変形例７〕
図１０に、変形例７の機能構成例を示す。変形例７は、変形例３（図６）の定電流源４５の定電流を、電源間でバイパスするようにしたものである。このように、変形例３と変形例５を組み合わせてトラック・アンド・ホールド回路を構成しても良い。

以上説明したように本実施形態のトラック・アンド・ホールド回路によれば、トラックモードからホールドモードに状態が変化する際に保持した電圧の変化を小さくしたトラック・アンド・ホールド回路を提供することができる。なお、本実施形態のトラック・アンド・ホールド回路は、ＮＰＮトランジスタを例に説明したが他の一般的な回路と同様に、極性の異なるＰＮＰトランジスタで構成することも可能である。このように本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。

１，２：トラック・アンド・ホールド回路
１０：差動増幅回路
１１,１２：トランジスタ（差動対）
１３：第１スイッチ
１４,４５：定電流源
２０：第３スイッチ
２１：第４スイッチ
２２：第５スイッチ
２５,２６：耐圧確保用トランジスタ
３１：第１エミッタフォロワ
３２：第２エミッタフォロワ
４１：第２スイッチ
４２：第３スイッチ
４３：第２定電流源
４４：第３定電流源
５０,５１,５２：ホールド容量
６１：第６スイッチ
６２：第７スイッチ
７１：第８スイッチ
７２：第９スイッチ
ＣＦＦＮ：第１コンデンサ
ＣＦＦＰ：第２コンデンサ

Claims

２個のトランジスタから成る差動対と、前記差動対に直列に接続される定電流源と、前記差動対と前記定電流源との間に接続される第１スイッチとを含む差動増幅回路と、
前記差動増幅回路の一方の出力が接続される第１エミッタフォロワと、
前記差動増幅回路の他方の出力が接続される第２エミッタフォロワと、
前記第１エミッタフォロワの出力と電源との間に接続される第２スイッチと、
前記第２エミッタフォロワの出力と前記電源との間に接続される第３スイッチとを備え、
トラックモードの場合は、前記第１スイッチと前記第２スイッチと前記第３スイッチがオンし、ホールドモードの場合は、前記第１スイッチと前記第２スイッチと前記第３スイッチがオフすることを特徴とするトラック・アンド・ホールド回路。
請求項１に記載したトラック・アンド・ホールド回路において、
前記一方の出力と前記定電流源との間に接続される第４スイッチと、
前記他方の出力と前記定電流源との間に接続される第５スイッチとを備え、
トラックモードの場合は、前記第１スイッチと前記第２スイッチと前記第３スイッチがオンし、ホールドモードの場合は、前記第４スイッチと第５スイッチがオンすることを特徴とするトラック・アンド・ホールド回路。
請求項２に記載したトラック・アンド・ホールド回路において、
前記第２スイッチと電源との間に接続される第２定電流源と、
前記第３スイッチと前記電源との間に接続される第３定電流源と、
前記一方の出力と前記第２定電流源との間に接続される第６スイッチと、
前記他方の出力と前記第３定電流源との間に接続される第７スイッチとを備え、
前記第６スイッチと前記第７スイッチは、ホールドモードの場合にオンすることを特徴とするトラック・アンド・ホールド回路。
請求項３に記載したトラック・アンド・ホールド回路において、
前記一方の出力と前記第４スイッチ、及び前記他方の出力と前記第５スイッチとの間に、それぞれ接続される耐圧確保用トランジスタを備えることを特徴とするトラック・アンド・ホールド回路。
請求項１乃至４の何れかに記載したトラック・アンド・ホールド回路において、
前記第２エミッタフォロワの出力と前記一方の出力との間に接続される第１コンデンサと、
前記第１エミッタフォロワの出力と前記他方の出力との間に接続される第２コンデンサを備えることを特徴とするトラック・アンド・ホールド回路。
請求項１又２又は５に記載したトラック・アンド・ホールド回路において、
前記第２スイッチと電源との間に接続される第２定電流源と、
前記第３スイッチと前記電源との間に接続される第３定電流源と、
前記電源と前記第２定電流源との間に接続される第８スイッチと、
前記電源と前記第３定電流源との間に接続される第９スイッチとを備え、
前記第８スイッチと前記第９スイッチは、ホールドモードの場合にオンすることを特徴とするトラック・アンド・ホールド回路。