JP6194038B2

JP6194038B2 - トラック・アンド・ホールド回路

Info

Publication number: JP6194038B2
Application number: JP2016035581A
Authority: JP
Inventors: 勉竹谷; 裕之福山; 秀之野坂
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2016-02-26
Filing date: 2016-02-26
Publication date: 2017-09-06
Anticipated expiration: 2036-02-26
Also published as: JP2017153021A

Description

本発明は、トラック・アンド・ホールド回路に関する。

例えばアナログ信号をディジタル信号に変換するために、トラック・アンド・ホールド回路が使用される。トラック・アンド・ホールド回路により、入力信号の時間軸を離散化することができる。

トラック・アンド・ホールド回路は、サンプル・ホールド回路とも称される例えば非特許文献１に開示された周知な回路である。

X. Li, W.L.Kuo, Y.Lu, R.Krithivasan, J.D.Cressler, and A.J.Joseph, "A 5-bit, 18GS/sec SiGe HBT Track-and-Hold Amplifier," CSIC 2005. T.Sakamoto, G.W.Lu, A.Chiba, and T.Kawanishi, " Digital Optical Phase Locked Loop for Real-Time Coherent Demodulation of Multilevel PSK/QAM," OFC, 2010.

近年、ダウンサンプリングと言ったナイキスト周波数以下でサンプリングする技術が注目されている（非特許文献２）。ダウンサンプリングのためのトラック・アンド・ホールド回路に関しては、ホールドした値をデータレートより長いサンプリング周期に渡って保持できることが要求される。

ホールドした値を保持可能な時間は、ホールド容量とリーク電流に依存する。例えば、ホールドした電圧値の変動をΔＶとすると、ΔＶとホールド容量Ｃ_holdとリーク電流Ｉ_leakの関係は次式のようになる。

ΔＶ＝Ｉ_leak×ｔ_hold/Ｃ_hold （１）
ここでｔ_holdはホールド時間である。すなわち、リーク電流とホールド容量の間にはトレードオフの関係が存在する。一方、ホールド容量の増加は、通過信号の帯域劣化を起こすため、信号帯域との間でもトレードオフの関係が生じる。

リーク電流は、主にホールド容量に接続される増幅回路の入力トランジスタに流れるベース電流である。入力トランジスタの電流増幅率をβ_３、当該トランジスタのコレクタ電流をＩ_ｃ3とすると、リーク電流Ｉ_leak,convは次式で表せる。リーク電流Ｉ_leak,convは、従来のトラック・アンド・ホールド回路のリーク電流を意味する。

Ｉ_leak,conv＝Ｉ_ｃ3/β_３（２）
ダウンサンプリング用途においては、高速な信号を長周期のクロックでホールドするため、ホールド容量の容量値を大きくできない課題がある。したがって、必要な保持可能時間を確保するためには式（２）に示すリーク電流を減少させる必要がある。

本発明は、この課題に鑑みてなされたものであり、リーク電流を減少させることで信号の帯域劣化を抑えながらホールド時間を延長できるトラック・アンド・ホールド回路を提供することを目的とする。

本発明のトラック・アンド・ホールド回路は、一端が一方の電源に接続されるホールド容量と、前記ホールド容量の他端と入力端子との間に接続されるスイッチと、前記ホールド容量と前記スイッチとの接続点にベース電極が接続される第１トランジスタと、前記一方の電源と前記第１トランジスタのコレクタ電極との間に接続されるコレクタ抵抗と、前記第１トランジスタのエミッタ電極にベース電極が、前記第１トランジスタのコレクタ電極にコレクタ電極が接続され、エミッタ電極が他方の電源に接続される第２トランジスタとを具備する。

本発明によれば、リーク電流を減少させることで信号の帯域劣化を抑えながらホールド時間を延長できるトラック・アンド・ホールド回路を提供することができる。

第１実施形態のトラック・アンド・ホールド回路１の構成例を示す図である。第２実施形態のトラック・アンド・ホールド回路２の構成例を示す図である。第３実施形態のトラック・アンド・ホールド回路３の構成例を示す図である。第４実施形態のトラック・アンド・ホールド回路４の構成例を示す図である。第５実施形態のトラック・アンド・ホールド回路５の構成例を示す図である。トラック・アンド・ホールド回路５の変形例を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。

〔第１実施形態〕
図１に、第１実施形態のトラック・アンド・ホールド回路１の構成例を示す。トラック・アンド・ホールド回路１は、単相増幅器１０、ホールド容量１１、スイッチ２０、第１トランジスタ１２、第２トランジスタ１３、コレクタ抵抗１４、を具備する。

単相増幅器１０は、入力端子Ｖ_ｉｎに入力される電圧をそのままスイッチ２０に入力するバッファ回路である。単相増幅器１０は、一定のトランスコンダクタンスを持ち、入力端子Ｖ_ｉｎに入力される電圧に比例した電流を出力する目的で挿入される。よって、その必要が無い場合、単相増幅器１０は削除しても良い。

ホールド容量１１は、一端が一方の電源に接続されるコンデンサである。この例の一方の電源は、正電源ＶＣＣである。なお、一方の電源は、正電源ＶＣＣである必要は無い。例えば正電源ＶＣＣから生成した定電圧でも良い。

スイッチ２０は、ホールド容量１１の他端と、入力端子Ｖ_ｉｎとの間に接続される。スイッチ２０が導通すると、入力端子Ｖ_ｉｎの電圧でホールド容量１１が充電される。ホールド容量１１が入力端子Ｖ_ｉｎの電圧で充電されるモードは、以降、トラックモードと称する。また、スイッチ２０が非導通でホールド容量１１に充電された電圧を保持するモードは、以降、ホールドモードと称する。スイッチ２０について詳しくは後述する。

第１トランジスタ１２は、ホールド容量１１とスイッチ２０との接続点にベース電極を接続する。第１トランジスタのコレクタ電極と正電源ＶＣＣとの間には、コレクタ抵抗１４が接続される。

第２トランジスタ１３のベース電極は、第１トランジスタ１２のエミッタ電極に接続され、第２トランジスタ１３のコレクタ電極は、第１トランジスタ１２のコレクタ電極に接続され、第２トランジスタ１３のエミッタ電極は、負電源ＶＥＥに接続される。つまり、第１トランジスタ１２と第２トランンジスタ１３とは、ダーリントン接続を構成する。

第２トランジスタ１３のコレクタ電極は、コレクタ抵抗１４の正電源ＶＣＣと接続された一端とは異なる他端が接続され、その接続点が出力端子Ｖ_ｏｕｔである。

スイッチ２０が導通するトラックモードの場合、ホールド容量１１は入力端子Ｖ_ｉｎの電圧で充電される。また、スイッチ２０が非導通のホールドモード場合、ホールド容量１１に蓄えられた電荷は、第１トランジスタ１２と第２トランジスタ１３のリーク電流（ベース電流）として放電され、出力端子Ｖ_ｏｕｔにはホールド容量１１の電圧が出力される。

本実施形態のトラック・アンド・ホールド回路１では、ホールド容量１１に蓄えられた電荷が放電して生じるリーク電流を、削減することができる。第１トランジスタ１２と第２トランジスタ１３の電流増幅率をβ₁とβ₂とすると、リーク電流Ｉ_leak,propは、第２トランジスタ１３のコレクタ電流Ｉ_c13を用いて次式で表せる。Ｉ_leak,propは、本実施形態におけるリーク電流を意味する。

Ｉ_leak,prop=I_c13/β₂（β₁+1）（３）
出力端子Ｖ_ｏｕｔを形成するコレクタ抵抗１４と第２トランジスタ１３の接続点に流れる電流を、従来のトラック・アンド・ホールド回路と同じであると仮定すると、従来のリーク電流Ｉ_leak,convと本実施形態のリーク電流Ｉ_leak,propとの関係は次式で表せる。

Ｉ_leak,prop=I_leak,conv/（β₁+1）（４）
このように本実施形態のトラック・アンド・ホールド回路１によれば、ホールド容量１１からのリーク電流を1/(β₁+1)倍に削減することができる。したがって、ホールドモードにおけるホールド容量１１の電圧変動を小さくすることができる。その結果、必要な保持可能時間を確保するのに必要なホールド容量１１の容量値を削減でき、信号帯域の劣化を抑えることができる。

〔スイッチ〕
スイッチ２０は、３個のトランジスタ２１，２２，２３と、１個の抵抗７０と、１個の定電流源２４とで構成される。コレクタ電極が正電源ＶＣＣに接続されたトランジスタ２３のベース電極に、単相増幅器１０の出力端子と、トランシスタ２１のコレクタ電極とが接続される。トランジスタ２３のベース電極と正電源ＶＣＣとの間に抵抗７０が接続される。トランジスタ２３のエミッタ電極にはトランジスタ２２のコレクタ電極が接続され、その接続点がスイッチ２０の出力端となる。

トランジスタ２１とトランジスタ２２のエミッタ電極同士が接続され、その接続点は、定電流源２４を介して負電源ＶＥＥに接続される。そして、トランジスタ２１のベース電極にはＣＬＫ＿信号が接続され、トランジスタ２２のベース電極にはＣＬＫ信号が接続される。

ＣＬＫ＿信号は、ＣＬＫ信号を反転した信号である。ＣＬＫ信号は、トラックモードの場合にＣＬＫ＝High、ホールドモードの場合にＣＬＫ＝Lowとなる。よって、トラックモードの場合のＣＬＫ＿信号はＣＬＫ＿＝Low、ホールドモードの場合はＣＬＫ＿＝Highとなる。High、Lowは論理レベルで有り、Low＜Highの関係さえ保たれていれば任意の電圧で良い。

トラックモードの場合、トランジスタ２１がオフ（ＣＬＫ＿＝Low）であり、トランジスタ２３のベース電極には単相増幅器１０からベース電流が供給される。また、この場合、トランジスタ２２のベース電極の電圧はＣＬＫ＝Highであるので、トランジスタ２３と２２にコレクタ電流が流れ、トランジスタ２２のコレクタ電極（スイッチ２０の出力端）の電圧は、ほぼ入力電圧Ｖ_ｉｎと等しい電圧になる。つまりトラックモードの場合のスイッチ２０は導通（オン）する。

ホールドモードの場合、トランジスタ２１がオン（ＣＬＫ＿＝High）になり、トランジスタ２３のベース電極の電圧は、抵抗７０に流れる電流で電圧降下し、負電源ＶＥＥに近い電圧になる。したがって、トランジスタ２３は、ベース電流が流れないのでオフである。また、トランジスタ２３のエミッタ電極にコレクタ電極を接続するトランジスタ２２のベース電極の電圧は、この場合、負電源ＶＥＥの電圧である。よって、トランジスタ２２もオフである。このように、ＣＬＫ＿＝Highの場合、スイッチ２０は非導通（オフ）であり、入力端子Ｖ_ｉｎの電圧は、ホールド容量１１に伝達されない。

以上説明したようにスイッチ２０は、ＣＬＫ信号でオン・オフ制御されるクロック制御スイッチである。なお、スイッチ２０は、クロック制御スイッチである必要はない。単純なスイッチであっても良い。つまりスイッチ２０は、入力端子とホールド容量との間に挿入された一回路一接点の単極単投（ＳＰＳＴ）のスイッチでも良い。

なお、図１において、トランジスタ１３のエミッタ電極は、負電源ＶＥＥに直接接続する構成を示したが、エミッタ電極と負電源ＶＥＥとの間にエミッタ抵抗を付加しても良い。この部分にエミッタ抵抗を付加した場合は、トランジスタ１２，１３の利得を、下げる方向で調整することができる。当該エミッタ抵抗の作用は、以降に示す他の実施形態においても同じである。

〔第２実施形態〕
図２に、第２実施形態のトラック・アンド・ホールド回路２の構成例を示す。トラック・アンド・ホールド回路２は、トラック・アンド・ホールド回路１（図１）を差動化したものである。

トラック・アンド・ホールド回路２は、差動増幅器３０、ホールド容量１１、スイッチ２０、第１トランジスタ１２、第２トランジスタ１３、コレクタ抵抗１４、定電流源１５、第３トランジスタ１６、第２コレクタ抵抗１７、第４トランジスタ１８、第２ホールド容量１９、第２スイッチ２５、を具備する。

差動増幅器３０は、差動入力である入力端子Ｖ^＋と入力端子Ｖ⁻にそれぞれ入力される電圧の差分を増幅した電圧を、スイッチ２０と第２スイッチ２５に入力するバッファ回路である。以降において、入力端子Ｖ^＋は第２入力端子Ｖ^＋と称する。差動増幅器３０は、第２入力端子Ｖ^＋と入力端子Ｖ⁻を受け、電流出力に変換する。よって、その必要が無い場合は削除しても良い。

ホールド容量１１、スイッチ２０、第１トランジスタ１２、第２トランジスタ１３、コレクタ抵抗１４、については、参照符号から明らかなようにトラック・アンド・ホールド回路１と同じ物である。コレクタ抵抗１４と第２トランジスタ１３のコレクタ電極との接続点は、出力端子Ｖ⁻ _ｏｕｔである。出力端子Ｖ⁻ _ｏｕｔは、差動出力である点で異なるが、出力端子Ｖ_ｏｕｔ（図１）に対応する。

定電流源１５は、他方の電源に一方の端子が接続される。この例の他方の電源は、負電源ＶＥＥである。定電流源１５の他方の端子は、第２トランジスタ１３のエミッタ電極に接続される。

第３トランジスタ１６のエミッタ電極は、第２トランジスタのエミッタ電極に接続される。第３トランジスタ１６のコレクタ電極と一方の電源（正電源ＶＣＣ）との間には第２コレクタ抵抗１７が接続される。第２コレクタ抵抗１７と、第３トランジスタ１６との接続点は、出力端子Ｖ^＋ _ｏｕｔである。

第２トランジスタ１３と第３トランジスタ１６は、定電流源１５によってテール電流が供給される差動対を構成する。出力端子Ｖ^＋ _ｏｕｔと出力端子Ｖ⁻ _ｏｕｔとの間には、第２入力端子Ｖ^＋と入力端子Ｖ⁻に入力された電圧の差を増幅した電圧が出力される。

第４トランジスタ１８のエミッタ電極は、第３トランジスタ１６のベース電極に、第４トランジスタ１８のコレクタ電極は、第３トランジスタ１６のコレクタ電極に接続される。このように第４トランジスタ１８と第３トランジスタ１６とは、ダーリントン接続を構成する。

第４トランジスタ１８のベース電極には、一方の電源（正電源ＶＣＣ）との間に第２ホールド容量１９が接続される。第４トランジスタ１８のベース電極と第２入力端子Ｖ^＋との間に、第２スイッチ２５が接続される。

第２スイッチ２５は、３個のトランジスタ２６，２７，２８と、１個の抵抗７１と、１個の定電流源２９とで構成され、スイッチ２０と同じ構成のクロック制御スイッチである。第２スイッチ２５は、スイッチ２０と同様にトラックモードの場合に導通（オン）し、ホールドモードの場合に非導通（オフ）となる。

トラックモードの場合、第２ホールド容量１９は、第２入力端子Ｖ^＋の電圧で充電される。ホールドモードの場合、トラックモードで充電された第２ホールド容量１９の電荷は、第３トランジスタ１６と第４トランジスタ１８を流れるリーク電流となって放電する。

第３トランジスタ１６と第４トランジスタ１８は、第１トランジスタ１２と第２トランジスタ１３と同様にダーリントン接続を構成するので、ホールドモードの場合に流れるリーク電流を、式（４）に示すように削減することができる。

つまり、トラック・アンド・ホールド回路２は、ホールドモードにおけるホールド容量１１と第２ホールド容量１９の端子電圧の電圧変動を小さくすることができる。したがって、必要な保持可能時間を確保するのに必要なホールド容量１１と第２ホールド容量１９の容量値を削減でき、信号帯域の劣化を抑えることができる。

〔第３実施形態〕
図３に、第３実施形態のトラック・アンド・ホールド回路３の構成例を示す。トラック・アンド・ホールド回路３は、トラック・アンド・ホールド回路１（図１）にバイアス電流源３１を付加したものである。

バイアス電流源３１は、第１トランジスタ１２のエミッタ電極と他方の電源との間に接続され、スイッチ２０が導通している間に動作するバイアス電流源である。この例の他方の電源は負電源ＶＥＥである。

バイアス電流源３１は、例えばトランジスタ３２とエミッタ抵抗３３とで構成される。トランジスタ３２のコレクタ電極は、第１トランジスタ１２のエミッタ電極に接続され、トランジスタ３２のベース電極にはＣＬＫ信号が入力され、トランジスタ３２のエミッタ電極は、抵抗３３を介して負電源ＶＥＥに接続される。

バイアス電流源３１は、トラックモードの場合（ＣＬＫ＝High）に、第１トランジスタ１２にバイアス電流を流す。このバイアス電流によって、トラックモードにおけるホールド容量１１の端子電圧の追随性を向上させることができる。したがって、トラック・アンド・ホールド回路３は、第１実施形態の効果と相まって、信号帯域を広帯域化する効果を奏する。

なお、バイアス電流源３１は、スイッチ２０が導通している間に所定のバイアス電流を供給できるものであれば、どのように構成しても良い。

〔第４実施形態〕
図４に、第４実施形態のトラック・アンド・ホールド回路４の構成例を示す。トラック・アンド・ホールド回路４は、トラック・アンド・ホールド回路２（図２）に第１バイアス電流源３１と第２バイアス電流源４０を付加したものである。なお、第１バイアス電流源３１は、上記のバイアス電流源３１（図３）と同じ物である。

第２バイアス電流源４０は、第４トランジスタ１８のエミッタ電極と負電源ＶＥＥとの間に接続され、スイッチ２０及び第２スイッチ２５が導通している間に動作するバイアス電流源である。第２バイアス電流源４０は、第３実施形態のバイアス電流源３１と同じものである。

つまり、トラック・アンド・ホールド回路４は、トラックモードにおけるホールド容量１１と第２ホールド容量１９の端子電圧の追随性を向上させるものである。その動作は、トラック・アンド・ホールド回路１と３の関係と同じである。トラック・アンド・ホールド回路４は、第２実施形態の効果と相まって、信号帯域を広帯域化する効果を奏する。

〔第５実施形態〕
図５に、第５実施形態のトラック・アンド・ホールド回路５の構成例を示す。トラック・アンド・ホールド回路５は、トラック・アンド・ホールド回路４の定電流源１５を、スイッチ２０が導通していない間（ホールドモード）に動作する定電流源１５とし、更に、第１抵抗５０と、第２抵抗５１と、第３スイッチ５２とを付加したものである。

第１抵抗５０は、第１トランジスタ１２のエミッタ電極に一端が接続される。第２抵抗５１は、第４トランジスタ１８のエミッタ電極に一端が接続される。第３スイッチ５２は、第１抵抗５０の他端と第２抵抗５１の他端との間に接続され、スイッチ２０が導通している間（トラックモード）に導通する。

定電流源１５は、トランジスタ５３と抵抗５４とで構成される。トランジスタ５３のコレクタ電極は、第２トランジスタ１３と第３トランジスタ１６のエミッタ電極に接続される。トランジスタ５３のエミッタ電極は、抵抗５４を介して負電源ＶＥＥに接続される。トランジスタ５３のベース電極には、ＣＬＫ＿信号が入力される。

ＣＬＫ＿＝Highの場合（ホールドモード）、第２トランジスタ１３と第３トランジスタ１６は、テール電流が供給され差動対として作用し、ホールド容量１１及び第２ホールド容量１９から流れるリーク電流を削減することができる。

トラックモードの場合、定電流源１５は動作していないので、差動対を構成する第２トランジスタ１３と第３トランジスタ１６とは作用せず、第１トランジスタ１２と第４トランジスタ１８とが増幅段を構成する。一方、ホールドモードの場合は、ダーリントン接続された第１トランジスタ１２と第２トランジスタ１３、及び、第４トランジスタ１８と第３トランジスタ１６が作用する。

このように、トラックモードとホールドモードとで、ホールド容量１１と第２ホールド容量１９とにそれぞれ接続される増幅回路の構成が変化するので、２つのモード間で利得が変わってしまう。その結果、トラックモードからホールドモード、又は、その逆にモードが遷移した時の出力端子Ｖ⁻ _outとＶ^＋ _outに出力される電圧が変動する。

この電圧変動は、第３スイッチ５２と第１抵抗５０と第２抵抗５１とによって少なくすることができる。トラックモードにおいて増幅段を構成する第１トランジスタ１２と第４トランジスタ１８の利得は、トラックモードで導通する第３スイッチ５２と第１抵抗５０と第２抵抗５１とで調整できる。なお、第３スイッチ５２は、リレーもしくはＭＯＳトランジスタ等で容易に構成することができる。

したがって、それらの値を適切に設定することで、モードが遷移した時の出力端子Ｖ⁻ _outとＶ^＋ _outに出力される電圧の変動を抑制することができる。

図６に、トラック・アンド・ホールド回路５を変形したトラック・アンド・ホールド回路６の構成例を示す。トラック・アンド・ホールド回路６は、第２トランジスタ１３のエミッタ電極と定電流源１５との間に第３抵抗６０を、第３トランジスタ１３のエミッタ電極と定電流源１５との間に第４抵抗６１を、それぞれ挿入したものである。第３抵抗６０と第４抵抗６１の抵抗値を大きくすると、第３トランジスタ１３と第４トランジスタ１８の利得を下げることができる。

第３抵抗６０と第４抵抗６１を挿入することで、トラックモードとホールドモードの利得を調整できる要素を増やすことができ、設計の自由度を上げることができる。

以上説明したように本実施形態のトラック・アンド・ホールド回路によれば、ホールド容量のリーク電流を減少させることで信号の帯域劣化を抑えながらホールド時間を延長できるトラック・アンド・ホールド回路を提供することができる。

なお、ダーリントン接続は２段接続を例に説明したが、２段以上であっても良い。その場合、バイアス電流源は最終段をのぞく全てのダーリントン接続したトランジスタのエミッタ電極に接続すると動作速度を高速にすることができる。

また、ダーリントン接続の初段のトランジスタ入力と次段のトランジスタとの間に電位調整用のダイオードもしくはダイオード接続にしたトランジスタを挿入しても良い。また、差動対のテール電流の電流値は、外部の制御回路で変更出来るようにしても良い。また、差動対のテール電流源は、ＭＯＳトランジスタで構成しても良い。

また、本実施形態のトラック・アンド・ホールド回路は、ＮＰＮトランジスタを例に説明したが他の一般的な回路と同様に、極性の異なるＰＮＰトランジスタで構成することも可能である。このように本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。

１，２，３，４，５，６：トラック・アンド・ホールド回路
１０：単相増幅器
１１：ホールド容量
１２：第１トランジスタ
１３：第２トランジスタ
１４：コレクタ抵抗
１５，２４，２９：定電流源
１６：第３トランジスタ
１７：第２コレクタ抵抗
１８：第４トランジスタ
１９：第２ホールド容量
２０：スイッチ
２１〜２３：トランジスタ
２５：第２スイッチ
２６〜２８：トランジスタ
３０：差動増幅器
３１：バイアス電流源
４０：第２バイアス電流源
５０：第１抵抗
５１：第２抵抗
５２：第３スイッチ
６０：第３抵抗
６１：第４抵抗

Claims

一端が一方の電源に接続されるホールド容量と、
前記ホールド容量の他端と入力端子との間に接続されるスイッチと、
前記ホールド容量と前記スイッチとの接続点にベース電極が接続される第１トランジスタと、
前記一方の電源と前記第１トランジスタのコレクタ電極との間に接続されるコレクタ抵抗と、
他方の電源に一方の端子が接続される定電流源と、
前記第１トランジスタのエミッタ電極にベース電極が、前記第１トランジスタのコレクタ電極にコレクタ電極が接続され、エミッタ電極が前記定電流源の他方の端子に接続される第２トランジスタと
前記第２トランジスタのエミッタ電極に、エミッタ電極が接続される第３トランジスタと、
前記第３トランジスタのコレクタ電極と一方の電源との間に接続される第２コレクタ抵抗と、
前記第３トランジスタのベース電極にエミッタ電極が、前記第３トランジスタのコレクタ電極にコレクタ電極が接続される第４トランジスタと、
前記第４トランジスタのベース電極と一方の電源との間に接続される第２ホールド容量と、
前記第４トランジスタのベース電極と第２入力端子との間に接続される第２スイッチと、
前記第１トランジスタのエミッタ電極と他方の電源との間に接続され、前記スイッチが導通している間に動作する第１バイアス電流源と、
前記第４トランジスタのエミッタ電極と他方の電源との間に接続され、前記第２スイッチが導通している間に動作する第２バイアス電流源と、
を具備し、
前記定電流源は、前記スイッチが導通していない間に動作するものであり、
前記第１トランジスタのエミッタ電極に一端が接続される第１抵抗と、
前記第４トランジスタのエミッタ電極に一端が接続される第２抵抗と、
前記第１抵抗の他端と前記第２抵抗の他端との間に接続され、前記スイッチが導通している間に導通する第３スイッチと
を具備することを特徴とするトラック・アンド・ホールド回路。
請求項１に記載したトラック・アンド・ホールド回路において、
前記第２トランジスタのエミッタ電極と前記定電流源との間に接続される第３抵抗と、
前記第３トランジスタのエミッタ電極と前記定電流源との間に接続される第４抵抗と
を具備することを特徴とするトラック・アンド・ホールド回路。