JP2548353B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2548353B2 JP2548353B2 JP1535789A JP1535789A JP2548353B2 JP 2548353 B2 JP2548353 B2 JP 2548353B2 JP 1535789 A JP1535789 A JP 1535789A JP 1535789 A JP1535789 A JP 1535789A JP 2548353 B2 JP2548353 B2 JP 2548353B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistors
- circuit
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、TV・VTR等の電子チューナに使用する波形
観測用差動増幅回路（テストポイントアンプ）等に用い
る差動増幅回路に関するものである。
観測用差動増幅回路（テストポイントアンプ）等に用い
る差動増幅回路に関するものである。
なお、テストポイントアンプとは、TV放送信号を低い
周波数（中間周波数（IF））信号に変換するチューナに
おいて、その中間周波数信号帯域の波形を観測するため
の増幅回路の事である。
周波数（中間周波数（IF））信号に変換するチューナに
おいて、その中間周波数信号帯域の波形を観測するため
の増幅回路の事である。
従来の技術 従来のテストポイントアンプ（以下TPアンプと記す
る）は次のような構成であった。
る）は次のような構成であった。
以下、図面に基づいて説明する。
第３図，第４図はIC化チューナにおいて、従来用いら
れて来たTPアンプ5aとダブルバランスミキサー（以下DB
Mと記する）5bの各回路図であり、さらに、第３図にお
ける5cは、スイッチ回路である。
れて来たTPアンプ5aとダブルバランスミキサー（以下DB
Mと記する）5bの各回路図であり、さらに、第３図にお
ける5cは、スイッチ回路である。
すなわち、第３図はDBM5bの平衡出力負荷21の同調波
形を観測するために、TPアンプ5aとDBM5bの各回路をス
イッチ回路5cで切り替える形式のもの、また第４図は第
３図とよく似ているがTPアンプ5aのコレクタ4a,4bの電
位とDBM5bのコレクタ2a,2b,3a,3bの電位をそれぞれ同電
位になるようにし、第３図に存在しているスイッチ回路
5cを省く事により、各回路の切り替えをなくし、同時に
各回路が動作する形式のものである。
形を観測するために、TPアンプ5aとDBM5bの各回路をス
イッチ回路5cで切り替える形式のもの、また第４図は第
３図とよく似ているがTPアンプ5aのコレクタ4a,4bの電
位とDBM5bのコレクタ2a,2b,3a,3bの電位をそれぞれ同電
位になるようにし、第３図に存在しているスイッチ回路
5cを省く事により、各回路の切り替えをなくし、同時に
各回路が動作する形式のものである。
ここで、これらIC化チューナにおいて用いられている
TPアンプ5aの使用例について説明する。
TPアンプ5aの使用例について説明する。
今、第３図のDBM5bにおいて、アンテナより受信したT
V放送信号（RF信号）を、RFIN端子25から、また、RF信
号よりも中間周波数（IF）だけ高い局部発振周波数（LO
CAL）信号をLOCALIN端子24から、DBM5bに入力すると、R
F信号とLOCAL信号が混合（ミキシング）され、各周波数
信号の和と差の周波数信号成分が平衡出力端子10から出
力される。
V放送信号（RF信号）を、RFIN端子25から、また、RF信
号よりも中間周波数（IF）だけ高い局部発振周波数（LO
CAL）信号をLOCALIN端子24から、DBM5bに入力すると、R
F信号とLOCAL信号が混合（ミキシング）され、各周波数
信号の和と差の周波数信号成分が平衡出力端子10から出
力される。
ここでは、差の周波数信号成分であるIF信号帯域に、
コイル，コンデンサ，抵抗で構成された平衡出力負荷21
を用いて同調させている。
コイル，コンデンサ，抵抗で構成された平衡出力負荷21
を用いて同調させている。
チューナにおいては、後段に接続される映像中間周波
数増幅回路（VIF回路）との結合においてIF帯以外の信
号を減衰させ、妨害特性の向上をはかると共に、VIF回
路の出力における周波数特性の調整を行うため、DBM5b
の同調波形を観測し、調整する必要がある。このため、
第３図，第４図においてはTPアンプ5aの平衡入力端子９
より、IF帯の信号を入力し、平衡出力端子10より平衡出
力負荷21の同調波形を観測する構成となっている。
数増幅回路（VIF回路）との結合においてIF帯以外の信
号を減衰させ、妨害特性の向上をはかると共に、VIF回
路の出力における周波数特性の調整を行うため、DBM5b
の同調波形を観測し、調整する必要がある。このため、
第３図，第４図においてはTPアンプ5aの平衡入力端子９
より、IF帯の信号を入力し、平衡出力端子10より平衡出
力負荷21の同調波形を観測する構成となっている。
続いて、第５図はディスクリート型式のチューナにお
いて、従来より用いられて来たカスケードミキサー回路
であり、この回路をそのままTPアンプとして使用する。
この回路の動作はMIXIN端子26から、RF信号とLOCAL信号
を入力し、平衡出力端子10よりIF信号をとり出す。ミキ
サーとしての使用法と、MIXIN端子26と同じ位置に、IF
信号を平衡入力端子９より入力し、平衡出力端子10より
IF信号をとり出しTPアンプとして動作させる二つの機能
を備えている。波形観測の目的は、IC化チューナにおけ
るTPアンプの目的と同じであるが、第５図のカスケード
ミキサーの場合は、同調波形の調整は、コンデンサー4
0,41とIFトランス43の３点の部品で行うようになってい
る。
いて、従来より用いられて来たカスケードミキサー回路
であり、この回路をそのままTPアンプとして使用する。
この回路の動作はMIXIN端子26から、RF信号とLOCAL信号
を入力し、平衡出力端子10よりIF信号をとり出す。ミキ
サーとしての使用法と、MIXIN端子26と同じ位置に、IF
信号を平衡入力端子９より入力し、平衡出力端子10より
IF信号をとり出しTPアンプとして動作させる二つの機能
を備えている。波形観測の目的は、IC化チューナにおけ
るTPアンプの目的と同じであるが、第５図のカスケード
ミキサーの場合は、同調波形の調整は、コンデンサー4
0,41とIFトランス43の３点の部品で行うようになってい
る。
以上、説明して来た波形観測用のアンプをTPアンプと
言う。
言う。
なお第３図〜第５図において、11は電源ライン、12〜15
はダブルバランスミキサー用トランジスタ、16,17はエ
ミッタ接地差動増幅回路用トランジスタ、18〜20はイン
ピーダンス素子、7,22は電流源、8,23は電流である。
はダブルバランスミキサー用トランジスタ、16,17はエ
ミッタ接地差動増幅回路用トランジスタ、18〜20はイン
ピーダンス素子、7,22は電流源、8,23は電流である。
次に6a〜6dは第１〜第４のインピーダンス素子である。
また27〜35は抵抗、36〜42はコンデンサ、44はコイル、
45,46はカスケードミキサー用トランジスタである。
また27〜35は抵抗、36〜42はコンデンサ、44はコイル、
45,46はカスケードミキサー用トランジスタである。
発明が解決しようとする課題 第３図，第４図，第５図のような従来方式において先
ず第３図の場合、TPアンプ5a,DBM5bをスイッチ回路5cで
切り替える必要がある。また、この型式においては、DB
M5bの非動作時にTPアンプ5aを動作させて波形を観測す
るため、TPアンプ5aのトランジスタ3,4のコレクタ2a,2
b,3a,3bのバイアスが動作，非動作時によって違う。こ
のために、トランジスタ3,4のコレクタ・ベース間容量
が異なり、DBM5bで観測する平衡出力負荷21の同調波形
と、TPアンプ5aから観測するそれの同調波形に同調周波
数のシフト現象が発生する。
ず第３図の場合、TPアンプ5a,DBM5bをスイッチ回路5cで
切り替える必要がある。また、この型式においては、DB
M5bの非動作時にTPアンプ5aを動作させて波形を観測す
るため、TPアンプ5aのトランジスタ3,4のコレクタ2a,2
b,3a,3bのバイアスが動作，非動作時によって違う。こ
のために、トランジスタ3,4のコレクタ・ベース間容量
が異なり、DBM5bで観測する平衡出力負荷21の同調波形
と、TPアンプ5aから観測するそれの同調波形に同調周波
数のシフト現象が発生する。
これに対して第４図の場合は、第３図におけるスイッ
チ回路5cの削減を行っているが、トランジスタのh
FEや、抵抗のばらつきで、TPアンプ5aとDBM5bの各回路
のバイアス条件が変化し、トランジスタ3,4のコレクタ4
a,4bの電位と、トランジスタ12,13,14,15のコレクタ2a,
2b,3a,3bの電位に差が生じた場合、TPアンプ5aからDBM5
bに、あるいはDBM5bからTPアンプ5a方向に電流が流れ、
平衡出力負荷21のインピーダンスが変化し、同調波形が
変形したり、同調周波数のシフトを起こしたりする。そ
のうえ、TPアンプ5aDBM5bそれぞれの性能、例えば、利
得，雑音指数，歪レベルを確保するためには、各回路の
コレクタ4a,4b,2a,2b,3a,3bの電位を等しくしなければ
ならないという制約の中では、回路設計が難しい。
チ回路5cの削減を行っているが、トランジスタのh
FEや、抵抗のばらつきで、TPアンプ5aとDBM5bの各回路
のバイアス条件が変化し、トランジスタ3,4のコレクタ4
a,4bの電位と、トランジスタ12,13,14,15のコレクタ2a,
2b,3a,3bの電位に差が生じた場合、TPアンプ5aからDBM5
bに、あるいはDBM5bからTPアンプ5a方向に電流が流れ、
平衡出力負荷21のインピーダンスが変化し、同調波形が
変形したり、同調周波数のシフトを起こしたりする。そ
のうえ、TPアンプ5aDBM5bそれぞれの性能、例えば、利
得，雑音指数，歪レベルを確保するためには、各回路の
コレクタ4a,4b,2a,2b,3a,3bの電位を等しくしなければ
ならないという制約の中では、回路設計が難しい。
また、第５図は従来例のカスケードミキサーの場合を
とりあげているが、ディスクリートで構成しているた
め、定数の選択，バイアス設定に制約範囲は少ないもの
のDBM5bに比較して、不要信号の抑圧レベル，端子から
もれてくる信号レベル，歪レベルが悪く、回路構成も複
雑で部品点数も多い事が問題となっていた。
とりあげているが、ディスクリートで構成しているた
め、定数の選択，バイアス設定に制約範囲は少ないもの
のDBM5bに比較して、不要信号の抑圧レベル，端子から
もれてくる信号レベル，歪レベルが悪く、回路構成も複
雑で部品点数も多い事が問題となっていた。
本発明は、上記課題を解決するものでTPアンプ,DBM間
のスイッチ回路を削減するとともにDBM側からTPアンプ
側またはその逆に流れ込む電流を少なくして両回路間の
高周波におけるアイソレーションを良くし、同調波形の
変形や同調周波数のシフトのない正確な同調波形が観測
できるようにすることを目的とする。
のスイッチ回路を削減するとともにDBM側からTPアンプ
側またはその逆に流れ込む電流を少なくして両回路間の
高周波におけるアイソレーションを良くし、同調波形の
変形や同調周波数のシフトのない正確な同調波形が観測
できるようにすることを目的とする。
また、適切な定数選択とバイアス設定で、利得，雑音
指数，歪レベルで高性能を確保できると共にIC化による
回路構成の簡略化と部品点数の削減でコストダウンを可
能とするTPアンプの提供も目的としている。
指数，歪レベルで高性能を確保できると共にIC化による
回路構成の簡略化と部品点数の削減でコストダウンを可
能とするTPアンプの提供も目的としている。
課題を解決するための手段 この目的を達成するために本発明は、差動対を有する
第1,第２のトランジスタの各コレクタに電源ラインより
それぞれ独立した第1,第２のインピーダンス素子を介し
て電源を供給する構成とし、さらに、差動対を有する第
3,第４のトランジスタのうちの第３のトランジスタのコ
レクタと前記第１のトランジスタのエミッタ及び、第４
のトランジスタのコレクタと前記第２のトランジスタの
エミッタをそれぞれ接続し、また、前記第3,第４のトラ
ンジスタの各エミッタは第3,第４のインピーダンス素子
を介して接続し、第3,第４のインピーダンス素子の中点
と接地間に、電流源を挿入すると共に、前記、第3,第４
のトランジスタの両ベースを高周波信号の平衡入力端子
とし、前記第1,第２のトランジスタのベースを平衡出力
端子としたものである。
第1,第２のトランジスタの各コレクタに電源ラインより
それぞれ独立した第1,第２のインピーダンス素子を介し
て電源を供給する構成とし、さらに、差動対を有する第
3,第４のトランジスタのうちの第３のトランジスタのコ
レクタと前記第１のトランジスタのエミッタ及び、第４
のトランジスタのコレクタと前記第２のトランジスタの
エミッタをそれぞれ接続し、また、前記第3,第４のトラ
ンジスタの各エミッタは第3,第４のインピーダンス素子
を介して接続し、第3,第４のインピーダンス素子の中点
と接地間に、電流源を挿入すると共に、前記、第3,第４
のトランジスタの両ベースを高周波信号の平衡入力端子
とし、前記第1,第２のトランジスタのベースを平衡出力
端子としたものである。
作用 本発明は、先に記述した構成からスイッチ回路の削減
によるICチップサイズの縮小化と、TPアンプとDBM間の
アイソレーションの向上でDBMの最適設計が行え、高性
能の獲得が実現できると共に、同調周波数のシフトや同
調波形の変形のない正確な同調波形が観測でき、IC化に
よる回路構成の簡略化で部品点数の削減が行え、先に記
述したチップサイズの縮小化も含めてコストダウンが可
能となる。
によるICチップサイズの縮小化と、TPアンプとDBM間の
アイソレーションの向上でDBMの最適設計が行え、高性
能の獲得が実現できると共に、同調周波数のシフトや同
調波形の変形のない正確な同調波形が観測でき、IC化に
よる回路構成の簡略化で部品点数の削減が行え、先に記
述したチップサイズの縮小化も含めてコストダウンが可
能となる。
実施例 第１図は差動増幅回路を示し、また、第２図は第１図
の回路をTPアンプとして使用した例を示している。
の回路をTPアンプとして使用した例を示している。
以上の図面を用いて本発明の一実施例について説明す
る。なお、第４図と同じ部品については、同一番号を付
して説明を簡略化する。
る。なお、第４図と同じ部品については、同一番号を付
して説明を簡略化する。
本実施例では第１図のごとく差動対を有する第1,第２
のトランジスタ1,2の各コレクタに電源ライン11より、
それぞれ独立した第1,第２のインピーダンス素子6a,6b
を介して電源を供給する構成とし、さらに、差動対を有
する第3,第４のトランジスタ3,4のうちの第３のトラン
ジスタ３のコレクタと前記第１のトランジスタ１のエミ
ッタ及び第４のトランジスタ４のコレクタと前記第２の
トランジスタ２のエミッタをそれぞれ接続し、また、前
記第3,第４のトランジスタ3,4の各エミッタは第3,第４
のインピーダンス素子6c,6dを介して接続し、第3,第４
のインピーダンス素子6c,6dの中点と接地間に電流源７
を挿入すると共に、前記第3,第４のトランジスタ3,4の
両ベースを高周波信号の平衡入力端子９とし、前記第1,
第２のトランジスタ1,2のベース1a,1bを平衡出力端子10
とした。この回路の利得は、第3,第４のインピーダンス
素子6c,6dの設定及び電流源７を流れる電流８によって
決定される。
のトランジスタ1,2の各コレクタに電源ライン11より、
それぞれ独立した第1,第２のインピーダンス素子6a,6b
を介して電源を供給する構成とし、さらに、差動対を有
する第3,第４のトランジスタ3,4のうちの第３のトラン
ジスタ３のコレクタと前記第１のトランジスタ１のエミ
ッタ及び第４のトランジスタ４のコレクタと前記第２の
トランジスタ２のエミッタをそれぞれ接続し、また、前
記第3,第４のトランジスタ3,4の各エミッタは第3,第４
のインピーダンス素子6c,6dを介して接続し、第3,第４
のインピーダンス素子6c,6dの中点と接地間に電流源７
を挿入すると共に、前記第3,第４のトランジスタ3,4の
両ベースを高周波信号の平衡入力端子９とし、前記第1,
第２のトランジスタ1,2のベース1a,1bを平衡出力端子10
とした。この回路の利得は、第3,第４のインピーダンス
素子6c,6dの設定及び電流源７を流れる電流８によって
決定される。
次に、第２図のDBM5bにおいては、RFIN端子25からRF
信号を、LOCALIN端子24からLOCAL信号を入力し平衡出力
端子10より、IF帯の信号を出力する。TPアンプ5aでは、
平衡入力端子９より、IF帯の信号を入力して平衡出力端
子10より平衡出力負荷21の同調波形を観測しながら調整
する。
信号を、LOCALIN端子24からLOCAL信号を入力し平衡出力
端子10より、IF帯の信号を出力する。TPアンプ5aでは、
平衡入力端子９より、IF帯の信号を入力して平衡出力端
子10より平衡出力負荷21の同調波形を観測しながら調整
する。
つづいて、このTPアンプ5bの動作について説明する。
第２図の型式において、TPアンプ5bの第1,第２のトラン
ジスタ1,2に流れ込む電流a,bは、各トランジスタ1,2の
ベース電流であり、通常、数μＡ〜数十μＡ程度であ
る。一方、DBM5bのコレクタを流れる電流7a,7bは数mAの
値である。今、TPアンプ5aの第１、第２のトランジスタ
1,2のベース1a,1bを、DBM5bに接続していない時のDBM5b
のコレクタ電流7a,7bを、I7a，I7b〔Ａ〕とし、ベース1
a,1bが接続された時に、このベースに流れ込む電流a,b
をI6a，I6b〔Ａ〕とする。またDBM5bのコレクタ抵抗と
なるインピーダンス素子19,20の値をR19，R20〔Ω〕と
し、電源ライン11の電圧をVcc〔Ｖ〕とすると、今、TP
アンプ5aの第1,第２のトランジスタ1,2のベースを、DBM
5bに接続していない時の、DBM5bのコレクタ2a,2b,3a,3b
の電位は Vcc−（I7a×R20）〔Ｖ〕……（イ）である（但し、R19
＝R20 I7a＝I7b・トランジスタ12,13,14,15,16の特性
は同じとする。） また、TPアンプ5aの第1,第２のトランジスタ1,2のベー
ス1a,1bを、DBM5bに接続した時の、DBM5bのコレクタ2a,
2b,3a,3bの電位は Vcc−（I7a×R20＋I6a×R20）〔Ｖ〕…（ロ）（但し、
トランジスタ1,2の特性は同じとする。）となる。
第２図の型式において、TPアンプ5bの第1,第２のトラン
ジスタ1,2に流れ込む電流a,bは、各トランジスタ1,2の
ベース電流であり、通常、数μＡ〜数十μＡ程度であ
る。一方、DBM5bのコレクタを流れる電流7a,7bは数mAの
値である。今、TPアンプ5aの第１、第２のトランジスタ
1,2のベース1a,1bを、DBM5bに接続していない時のDBM5b
のコレクタ電流7a,7bを、I7a，I7b〔Ａ〕とし、ベース1
a,1bが接続された時に、このベースに流れ込む電流a,b
をI6a，I6b〔Ａ〕とする。またDBM5bのコレクタ抵抗と
なるインピーダンス素子19,20の値をR19，R20〔Ω〕と
し、電源ライン11の電圧をVcc〔Ｖ〕とすると、今、TP
アンプ5aの第1,第２のトランジスタ1,2のベースを、DBM
5bに接続していない時の、DBM5bのコレクタ2a,2b,3a,3b
の電位は Vcc−（I7a×R20）〔Ｖ〕……（イ）である（但し、R19
＝R20 I7a＝I7b・トランジスタ12,13,14,15,16の特性
は同じとする。） また、TPアンプ5aの第1,第２のトランジスタ1,2のベー
ス1a,1bを、DBM5bに接続した時の、DBM5bのコレクタ2a,
2b,3a,3bの電位は Vcc−（I7a×R20＋I6a×R20）〔Ｖ〕…（ロ）（但し、
トランジスタ1,2の特性は同じとする。）となる。
さて、計算例として、Vcc＝５〔Ｖ〕， I7a＝I7b＝２〔mA〕，I6a＝I6b＝20〔μＡ〕，R19＝R20
＝１〔ＫΩ〕で考えると（イ）式は３〔Ｖ〕（ロ）式は
2.98〔Ｖ〕であり、DBM5bのコレクタ2a,2b,3a,3bの電位
差は（イ）と（ロ）の場合で、0.02〔Ｖ〕である。この
結果よりDBM5bのコレクタ2a,2b,3a,3bの電位はほとんど
コレクタ電流I7a，I7bで決定され、TPアンプ5aの第1,第
２のトランジスタ1,2のベースに流れ込む電流I6a，I6b
による電位変動は無視できる範囲にある。
＝１〔ＫΩ〕で考えると（イ）式は３〔Ｖ〕（ロ）式は
2.98〔Ｖ〕であり、DBM5bのコレクタ2a,2b,3a,3bの電位
差は（イ）と（ロ）の場合で、0.02〔Ｖ〕である。この
結果よりDBM5bのコレクタ2a,2b,3a,3bの電位はほとんど
コレクタ電流I7a，I7bで決定され、TPアンプ5aの第1,第
２のトランジスタ1,2のベースに流れ込む電流I6a，I6b
による電位変動は無視できる範囲にある。
この型式においては、先に計算したように、TPアンプ
5aを接続しても、DBM5bのコレクタ2a,2b,3a,3bの電位変
動が無視できるので、各回路のバイアス条件に制約はな
く、簡単に各回路を接続でき同時に両回路を動作させる
事ができる。
5aを接続しても、DBM5bのコレクタ2a,2b,3a,3bの電位変
動が無視できるので、各回路のバイアス条件に制約はな
く、簡単に各回路を接続でき同時に両回路を動作させる
事ができる。
従って、第３図において問題となっていたTPアンプ,D
BM間のスイッチ回路を削減でき、IC化の際チップサイズ
の縮小が行え、コストダウンが可能となる。そのうえ、
第４図の型式で問題となっていた、抵抗，トランジスタ
のhFEのばらつきによる、TPアンプ5aとDBM5bの各コレク
タ電位のずれはこの新型式においては、解決され、良好
な利得，雑音指数，歪レベルの各性能を必要とするDBM
において最適設計が実現できる。
BM間のスイッチ回路を削減でき、IC化の際チップサイズ
の縮小が行え、コストダウンが可能となる。そのうえ、
第４図の型式で問題となっていた、抵抗，トランジスタ
のhFEのばらつきによる、TPアンプ5aとDBM5bの各コレク
タ電位のずれはこの新型式においては、解決され、良好
な利得，雑音指数，歪レベルの各性能を必要とするDBM
において最適設計が実現できる。
また、本実施例においては、第1,第２のトランジスタ
1,2のベース1a,1bをDBM5bに接続するのでDBM5b側からTP
アンプ5a側をみたインピーダンスが高くなり両回路間の
アイソレーションも向上する。さらに、負荷トランジス
タ1,2のベース・コレクタ間容量は、TPアンプ5aのコレ
クタ・ベース電位が一定であるため、コレクタ・ベース
間容量に変動がなく、平衡出力負荷21のインピーダンス
も一定になり、第３図，第４図の回路で問題となってい
る。同調波形の周波数シフト現象や、同調波形の変形の
問題はなくなり、TPアンプ5a側からは、DBM5bの平衡出
力負荷21の同調波形と同一の波形が観測できる。
1,2のベース1a,1bをDBM5bに接続するのでDBM5b側からTP
アンプ5a側をみたインピーダンスが高くなり両回路間の
アイソレーションも向上する。さらに、負荷トランジス
タ1,2のベース・コレクタ間容量は、TPアンプ5aのコレ
クタ・ベース電位が一定であるため、コレクタ・ベース
間容量に変動がなく、平衡出力負荷21のインピーダンス
も一定になり、第３図，第４図の回路で問題となってい
る。同調波形の周波数シフト現象や、同調波形の変形の
問題はなくなり、TPアンプ5a側からは、DBM5bの平衡出
力負荷21の同調波形と同一の波形が観測できる。
また、DBM等差動型式の回路の採用で、第５図で問題
となっていたディスクリート型式のミキサーにおける利
得，雑音指数，歪特性の向上がはかられ、IC化も容易と
なり、回路構成の簡略化と部品点数の削減が可能とな
り、大巾なコストダウンが実現できる。
となっていたディスクリート型式のミキサーにおける利
得，雑音指数，歪特性の向上がはかられ、IC化も容易と
なり、回路構成の簡略化と部品点数の削減が可能とな
り、大巾なコストダウンが実現できる。
発明の効果 以上のように本発明によれば、TPアンプとDBMをスイ
ッチ回路の削減で同時に動作させる事ができ、なおか
つ、トランジスタのベースから出力を得る事により同調
周波数のシフトや同調波形の変形の現象も改善され、高
性能が要求されるDBMにおいて、最適設計が行え、しか
も差動型式の回路の採用により、IC化が容易になると共
に、回路構成の簡略化が図れ、部品点数の削減が可能と
なる。
ッチ回路の削減で同時に動作させる事ができ、なおか
つ、トランジスタのベースから出力を得る事により同調
周波数のシフトや同調波形の変形の現象も改善され、高
性能が要求されるDBMにおいて、最適設計が行え、しか
も差動型式の回路の採用により、IC化が容易になると共
に、回路構成の簡略化が図れ、部品点数の削減が可能と
なる。
第１図は本発明の一実施例にかかる差動増幅回路の回路
図、第２図はDBMと接続し、TPアンプとして使用した例
を示す回路図、第３図は従来のTPアンプとDBMをスイッ
チ回路で切り替える型式の回路図、第４図はTPアンプと
DBMを同時に動作させ、スイッチ回路を省いた型式の回
路図、第５図はディスクリート構成のカスケードミキサ
ーで、同時にTPアンプとしての機能も備えている従来型
式の回路図である。 1,2……差動増幅回路の第1,第２のトランジスタ、3,4…
…第3,第４のトランジスタ、6a,6b,6c,6d……第１〜第
４のインピーダンス素子、7,22……電流源、21……ダブ
ルバランスミキサー用の平衡出力負荷、8,23……電流源
を流れる電流、９……平衡入力端子、10……平衡出力端
子、11……電源ライン、12〜15……ダブルバランスミキ
サー用トランジスタ、24……LOCALIN端子、25……RFIN
端子、26……MIXIN端子、5a……TPアンプ（テストポイ
ントアンプ）、5b……DBM（ダブルバランスミキサ
ー）。
図、第２図はDBMと接続し、TPアンプとして使用した例
を示す回路図、第３図は従来のTPアンプとDBMをスイッ
チ回路で切り替える型式の回路図、第４図はTPアンプと
DBMを同時に動作させ、スイッチ回路を省いた型式の回
路図、第５図はディスクリート構成のカスケードミキサ
ーで、同時にTPアンプとしての機能も備えている従来型
式の回路図である。 1,2……差動増幅回路の第1,第２のトランジスタ、3,4…
…第3,第４のトランジスタ、6a,6b,6c,6d……第１〜第
４のインピーダンス素子、7,22……電流源、21……ダブ
ルバランスミキサー用の平衡出力負荷、8,23……電流源
を流れる電流、９……平衡入力端子、10……平衡出力端
子、11……電源ライン、12〜15……ダブルバランスミキ
サー用トランジスタ、24……LOCALIN端子、25……RFIN
端子、26……MIXIN端子、5a……TPアンプ（テストポイ
ントアンプ）、5b……DBM（ダブルバランスミキサ
ー）。
Claims (1)
- 【請求項１】差動対を有する第1,第２のトランジスタの
各コレクタに、電源ラインよりそれぞれ独立した第1,第
２のインピーダンス素子を介して、電源を供給する構成
とし、さらに差動対を有する第3,第４のトランジスタの
うちの第３のトランジスタのコレクタと、前記第１のト
ランジスタのエミッタ及び第４のトランジスタのコレク
タと前記第２のトランジスタのエミッタをそれぞれ接続
し、また、前記第3,第４のトランジスタの各エミッタは
第3,第４のインピーダンス素子を介して接続し、第3,第
４のインピーダンス素子の中点と接地間に電流源を挿入
すると共に、前記第3,第４のトランジスタの両ベースを
高周波信号の平衡入力端子とし、前記第1,第２のトラン
ジスタのベースを平衡出力端子とした差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1535789A JP2548353B2 (ja) | 1989-01-24 | 1989-01-24 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1535789A JP2548353B2 (ja) | 1989-01-24 | 1989-01-24 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02195793A JPH02195793A (ja) | 1990-08-02 |
| JP2548353B2 true JP2548353B2 (ja) | 1996-10-30 |
Family
ID=11886548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1535789A Expired - Fee Related JP2548353B2 (ja) | 1989-01-24 | 1989-01-24 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548353B2 (ja) |
-
1989
- 1989-01-24 JP JP1535789A patent/JP2548353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02195793A (ja) | 1990-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| US4461042A (en) | Transistor balanced mixer | |
| US4381487A (en) | Resonator coupled differential amplifier | |
| JP3892160B2 (ja) | 低電圧増幅器 | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| EP2110947A1 (en) | Variable gain RF amplifier | |
| US5933057A (en) | Low noise amplifier | |
| JPH1041781A (ja) | 可変帯域幅を有する増幅器回路 | |
| JP4215304B2 (ja) | ミキサー回路 | |
| JP2548353B2 (ja) | 差動増幅回路 | |
| US5222016A (en) | Frequency converter | |
| JPH0238522Y2 (ja) | ||
| JPH0653761A (ja) | 高周波増幅器 | |
| JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
| US6388517B1 (en) | Input change-over type amplifier and frequency change-over type oscillator using the same | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JP2002016453A (ja) | 無線周波数増幅器と同調器 | |
| JPH06197035A (ja) | 利得切換回路 | |
| KR100554569B1 (ko) | 선형성 및 잡음 특성이 개선된 믹서 회로 | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JP3334815B2 (ja) | 周波数変換回路 | |
| JPH0241034A (ja) | Ｆｍ受信機 | |
| JPH042509Y2 (ja) | ||
| JP3382107B2 (ja) | チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |