JPH1041781A

JPH1041781A - 可変帯域幅を有する増幅器回路

Info

Publication number: JPH1041781A
Application number: JP9094577A
Authority: JP
Inventors: Andrew Gerald Zocher; アンドリュー・ジェラルド・ゾーチャー
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-03-29
Filing date: 1997-03-28
Publication date: 1998-02-13
Anticipated expiration: 2017-03-28
Also published as: US5673003A; JP4015222B2

Abstract

(57)【要約】【課題】可変帯域幅を有する増幅器回路２０４を提供
する。【解決手段】この増幅器回路２０４は、差動増幅器４
００，第１容量性素子４０２，第２容量性素子４０４，
第１ｎｐｎトランジスタ４２４，第２ｎｐｎトランジス
タ４２６およびスイッチ制御回路４１０によって構成さ
れる。第１および第２容量性素子、第１および第２ｎｐ
ｎトランジスタがスイッチ制御回路を介してスイッチオ
ンすることに応答して、差動増幅器の第１出力端子と第
２出力端子４２０，４２２との間で実質的に結合され
る。第１および第２ｎｐｎトランジスタがオフのとき、
増幅器回路２０４の第１カットオフ周波数は増幅器回路
２０４のミラー・キャパシタンスによって決定される。
第１および第２ｎｐｎトランジスタがオンのとき、増幅
器回路２０４の第２カットオフ周波数は、第１および第
２容量性素子のキャパシタンスによって決定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に増幅器に関し、
さらに詳しくは、可変帯域幅を与える高周波増幅器に関
する。

【０００２】

【従来の技術】集積回路（ＩＣ）におけるアナログ信号
処理では、増幅器を利用する場合が多い。増幅器は、信
号の電圧レベルを増加または減少するためなど、さまざ
まな理由でＩＣにおいて利用できる。動作時に、増幅器
の非理想的な内容が信号高調波(signal harmonics)など
スプリアス出力信号を発生する傾向があり、これが信号
の更なる処理に影響を及ぼすことがある。

【０００３】増幅器を設計する際の一つの目標は、この
ようなスプリアス出力信号について低域濾波を施すこと
である。このような低域濾波を行う簡単な方法では、低
域通過抵抗コンデンサ（ＲＣ）フィルタを利用する。た
だし、ここでは、増幅器の動作帯域幅が多様なシステム
用途で変化する必要があるため、ＩＣの柔軟性は低下す
る。複雑な濾波方法も利用されてきたが、これらの方法
は、増幅器の動作周波数が増幅器の能動デバイスの遷移
周波数に近づくと不可能になる。さらに、増幅器の動作
帯域幅を変化させる多くの従来の設計は、増幅器のバイ
アス電流を変化することによって行っており、それによ
り増幅器の低周波数利得および相互変調特性を不要に変
化させる。他の従来の設計は、信号経路においてｎチャ
ネル金属酸化物半導体（ＮＭＯＳ）トランジスタを利用
し、それにより増幅器の最大動作周波数を低減してい
る。回路の複雑さ，コストおよび最小動作電圧条件は、
増幅器を設計する上で他の重要な検討事項である。

【０００４】

【発明が解決しようとする課題】従って、比較的高い周
波数で動作でき、しかもさまざまなシステム用途で利用
するため可変周波数帯域を有する単純な増幅器回路が必
要とされる。

【０００５】

【実施例】本発明に従って、増幅器回路は、第１カット
オフ周波数および第２カットオフ周波数を含む可変周波
数応答を有する。この増幅器回路は、増幅器，容量性素
子，ｎｐｎトランジスタおよびスイッチ制御回路によっ
て構成される。ｎｐｎトランジスタは、増幅器の出力に
結合されたベースと、第１基準電圧に結合されたコレク
タと、容量性素子およびスイッチ制御回路の第１端部に
結合されたエミッタとを有し、容量性素子およびスイッ
チ制御回路のそれぞれは第２基準電圧に結合された第２
端部を有する。ｎｐｎトランジスタがスイッチ制御回路
によってスイッチオフされると、第１カットオフ周波数
は増幅器の最大動作周波数によって決定される。ｎｐｎ
トランジスタがスイッチ制御回路によってスイッチオン
されると、第２カットオフ周波数は容量性素子のキャパ
シタンスによって決定される。高周波数動作について
は、増幅器は増幅のためｎｐｎトランジスタしか含ま
ず、第１カットオフ周波数は増幅器回路のミラー・キャ
パシタンス(Miller capacitance)によって決定される。

【０００６】図１は、本発明を具現できる通信システム
１００のブロック図である。通信システム１００は、例
えば、セルラ電話システムでもよい。通信システム１０
０は、移動局１０１および基地局１０２によって構成さ
れる。通信装置である移動局１０１は、コントローラ１
０４，受信機１０６，送信機１０８，ユーザ・インタフ
ェース１１０およびアンテナ１１２を備える。コントロ
ーラ１０４，受信機１０６，送信機１０８およびユーザ
・インタフェース１１０のそれぞれは、好ましくは電源
電圧Ｖｃｃである基準電圧１１３と、好ましくはグラン
ドである基準電圧１１５とで電圧バイアスされる。別の
通信装置である基地局１０２は、アンテナ１１４を介し
て移動局１０１と無線周波数（ＲＦ）信号を送受信す
る。移動局１０１は、アンテナ１１２および受信機１０
６を介してＲＦ信号を受信する。コントローラ１０４
は、ＲＦ信号とユーザ・インタフェース１１０からの入
力信号とに基づいて移動局１０１の制御を支援する。デ
ータ信号はコントローラ１０４と、ユーザ・インタフェ
ース１１０への入力信号とから生成される。データ信号
は送信機１０８によって変調され、そのＲＦ信号はアン
テナ１１２を介して送信される。好適な実施例では、通
信システム１００は二重モード・システム動作を行い、
ここでＲＦ信号はアナログまたはデジタルのいずれかで
変調される。

【０００７】図２は、送信機１０８の一部のブロック図
である。この実施例では、送信機１０８は、アナログま
たはデジタルのいずれかである動作モードを有する二重
モード送信機である。送信機１０８は、オフセット周波
数発生器２００，局部発振器発生器２０２，増幅器回路
２０４，増幅器２０６，ミキサ２０８，フィルタ２１
０，スイッチ２１４，移相器２２２，ミキサ２２８，ミ
キサ２３０，増幅器２３２，増幅器２３６，スイッチ２
４０，可変利得段２４２，フィルタ２４６，電力増幅器
２４８およびフィルタ２５０によって構成される。オフ
セット周波数発生器２００は、入力端子２０１において
増幅器回路２０４に入力される信号を発生し、局部発振
器発生器２０２は、入力端子２０３において増幅器２０
６に入力される信号を発生する。増幅器回路２０４の非
理想的内容は動作中にスプリアス信号を生じることがあ
るので、増幅器回路２０４は特殊フィルタを内蔵する。
出力端子２０５，２０７における出力信号は、増幅器回
路２０４および増幅器２０６によってそれぞれ発生さ
れ、ミキサ２０８によって混合される。ミキサ２０８
は、その後フィルタ２１０によって濾波される信号を発
生する。フィルタ２１０の出力２１２における搬送信号
は、選択した動作モード（スイッチ２１４の位置によっ
て示される）に応じてアナログまたはデジタル処理のた
めに送出される。スイッチ２１４は、コントローラ１０
４からのアナログ／デジタル制御信号２１６によって制
御される。

【０００８】動作モードがデジタルの場合、出力２１２
は移相器２２２の入力２１８に結合される。Ｉ信号２２
４（「同相(in-phase)」信号）およびＱ信号２２６
（「直交(quadrature-phase)」信号）は、デジタル変調
のために用いられるデジタル・データ信号をなす。Ｉ信
号２２４はミキサ２２８に入力され、Ｑ信号２２６はミ
キサ２３０に入力される。搬送信号は移相器２２２によ
って処理され、Ｉ信号２２４およびＱ信号２２６と混合
される。その混合信号は増幅器２３２によって増幅さ
れ、出力２３４において出力信号を生成する。この出力
信号は、アナログ／デジタル制御信号２１６によって制
御されるスイッチ２４０に送出される。動作モードがデ
ジタルであると仮定すると、スイッチ２４０は出力２３
４を可変利得段２４２に結合する。

【０００９】動作モードがアナログの場合、出力２１２
はスイッチ２１４によって入力２２０に結合される。搬
送信号は増幅器２３６によって増幅され、出力２３８に
おいて出力信号を生成し、この信号はスイッチ２４０に
入る。動作モードがアナログであると仮定すると、スイ
ッチ２４０は出力２３８を可変利得２４２に結合する。
可変利得２４２は、コントローラ１０４からの可変利得
制御信号２４４によって制御される。その信号はフィル
タ２４６，電力増幅器２４８およびフィルタ２５０によ
って処理される。フィルタ２５０の出力はアンテナ１１
２に結合され、そこから信号は送信される。

【００１０】図３は、本発明による増幅器回路２０４の
構成図を示す。増幅器回路２０４は、増幅器３００，ｎ
ｐｎトランジスタ３０２，容量性素子３０４およびスイ
ッチ制御回路３０６によって構成される。増幅器３００
は、基準電圧１１３および基準電圧１１５でバイアスさ
れ、また入力端子２０１を含み、ここで入力信号が印加
される。ｎｐｎトランジスタ３０２は、出力端子２０５
に結合されたベースと、基準電圧１１３に結合されたコ
レクタと、容量性素子３０４の第１端部に結合されたエ
ミッタとを有する。容量性素子３０４は、基準電圧１１
５に結合された第２端部を有する。ｎｐｎトランジスタ
３０２のエミッタは、スイッチ制御回路３０６の第１端
部にも結合される。スイッチ制御回路３０６は、基準電
圧１１５に結合された第２端部を有する。スイッチ制御
回路３０６の電流はフィルタ制御信号２０９によって制
御される。

【００１１】増幅器回路２０４は、第１カットオフ周波
数を有する第１周波数応答と、第２カットオフ周波数を
有する第２周波数応答とを含む、可変周波数応答を有す
る。（このような可変周波数応答の例を図６に示し、こ
れについては以下で説明する。）フィルタ制御信号２０
９は、スイッチ制御回路３０６を介してｎｐｎトランジ
スタ３０２をオン／オフする。第１カットオフ周波数
は、フィルタ制御信号２０９が電流を抑制するようにス
イッチ制御回路に指示すると確立される。ここで、ｎｐ
ｎトランジスタ３０２は導通しておらず、そのため容量
性要素３０４は出力端子２０５と基準電圧１１５との間
で実質的に結合されない。第２カットオフ周波数は、フ
ィルタ制御信号２０９が電流をイネーブルするようにス
イッチ制御回路３０６に指示するすると確立される。こ
こで、ｎｐｎトランジスタ３０２は導通しており、その
ため容量性素子３０４は出力端子２０５と基準電圧１１
５との間で実質的に結合される。高周波数動作につい
て、増幅器３００は増幅のためｎｐｎトランジスタしか
含まず、ここで第１カットオフ周波数は増幅器回路２０
４のミラー・キャパシタンスによって実質的に決定され
る。以下で詳細に説明するミラー・キャパシタンスは、
増幅器３００の利得と、増幅器３００のｎｐｎトランジ
スタのベース・コレクタ間キャパシタンスとの関数であ
る。

【００１２】好適な実施例では、増幅器回路２０４は集
積回路（ＩＣ）で製造され、さまざまなシステム用途で
柔軟性を提供する。

【００１３】図４は、本発明による増幅器回路２０４の
構成図を示す。増幅器回路２０４は、差動増幅器４０
０，容量性素子４０２，容量性素子４０４，スイッチ４
０６，スイッチ４０８およびスイッチ制御回路４１０に
よって構成される。差動増幅器４００は、基準電圧１１
３および基準電圧１１５で電圧バイアスされる。差動増
幅器４００は、入力信号が印加される入力端子４１６，
４１８と、出力信号が取られる出力端子４２０，４２２
とを有する。スイッチ４０６は、出力端子４２０に結合
されたベースと、基準電圧１１３に結合されたコレクタ
と、容量性素子４０２の第１端部に結合されたエミッタ
とを有するｎｐｎトランジスタ４２４を含む。容量性素
子４０２は、出力端子４２２に結合された第２端部を有
する。スイッチ４０８は、出力端子４２２に結合された
ベースと、基準電圧１１３に結合されたコレクタと、容
量性素子４０４の第１端部に結合されたエミッタとを有
するｎｐｎトランジスタ４２６を含む。容量性素子４０
４は、出力端子４２０に結合された第２端部を有する。
スイッチ制御回路４１０は、制御可能な電流源４２８お
よび制御可能な電流源４３０によって構成される。制御
可能な電流源４２８は、ｎｐｎトランジスタ４２４のエ
ミッタに結合された第１端部と、基準電圧１１５に結合
された第２端部とを有する。制御可能な電流源４３０
は、ｎｐｎトランジスタ４２６のエミッタに結合された
第１端部と、基準電圧１１５に結合された第２端部とを
有する。

【００１４】制御可能な電流源４２８，４３０は、フィ
ルタ制御信号２０９に結合され、この信号に応答する。
第１カットオフ周波数を確立するために、フィルタ制御
信号２０９は、電流を抑制するように制御可能な電流源
４２８，４３０を制御する。ここで、ｎｐｎトランジス
タ４２４，４２６はスイッチオフされ、第１カットオフ
周波数は差動増幅器４００の最大動作周波数によって決
定される。この最大動作周波数は、差動増幅器４００の
ミラー・キャパシタンスによって実質的に決定され、こ
こで差動増幅器４００は増幅のためｎｐｎトランジスタ
しか含まない。第２カットオフ周波数を確立するため
に、フィルタ制御信号２０９は、電流を流すように制御
可能な電流源４２８，４３０を制御する。ここで、ｎｐ
ｎトランジスタ４２４，４２６はスイッチオンされ、第
２カットオフ周波数は容量性素子４０２，４０４のキャ
パシタンスによって決定される。

【００１５】図５は、図４の増幅器回路２０４の好適な
実施例の詳細な構成図である。図４の差動増幅器４００
は、図５においては、ｎｐｎトランジスタ５０８，ｎｐ
ｎトランジスタ５１０，抵抗性素子５１６，抵抗性素子
５１８，抵抗性素子５１２，抵抗性素子５１４および電
流源５１３によって構成されて示される。電流源５１３
は、トランジスタ５３０，抵抗性素子５３２，トランジ
スタ５２４，トランジスタ５２８，抵抗性素子５２６お
よびバイアス電流Ｉ₁ を有するバイアス電流源５２２を
含む。図４のスイッチ制御回路４１０は、図５において
は、電流Ｉ₂ を有する主制御可能な電流源５３６，トラ
ンジスタ５３８，抵抗性素子５４０，トランジスタ５４
２，トランジスタ５４４，抵抗性素子５４６，トランジ
スタ５４８および抵抗性素子５５０によって構成されて
示される。また、図５は、ｎｐｎトランジスタ４２４，
ｎｐｎトランジスタ４２６およびそれぞれキャパシタン
スＣを有する容量性素子４０２，４０４を示す。

【００１６】図５の差動増幅器は、次のように結合され
る。増幅器回路２０４の入力信号は、ｎｐｎトランジス
タ５０８，５１０のベースに対応する入力端子４１６，
４１８で印加される。増幅器回路２０４の出力信号は、
ｎｐｎトランジスタ５０８，５１０のコレクタに対応す
る出力端子４２０，４２２で取られる。ｎｐｎトランジ
スタ５０８のコレクタは、抵抗性素子５１６の第１端部
に結合される。抵抗性素子５１６は、基準電圧１１３に
結合される第２端部を有する。ｎｐｎトランジスタ５１
０のコレクタは、抵抗性素子５１８の第１端部に結合さ
れる。抵抗性素子５１８は、基準電圧１１３に結合され
る第２端部を有する。ｎｐｎトランジスタ５０８のエミ
ッタは、抵抗性素子５１２の第１端部に結合され、ｎｐ
ｎトランジスタ５１０のエミッタは、抵抗性素子５１４
の第１端部に結合される。抵抗性素子５１２，５１４の
第２端部は、トランジスタ５３０のコレクタにて電流源
５１３に結合される。トランジスタ５３０は、抵抗性素
子５３２の第１端部に結合されたエミッタを有する。抵
抗性素子５３２は、基準電圧１１５に結合された第２端
部を有する。トランジスタ５３０は、トランジスタ５２
４のベースに結合されたベースを有する。トランジスタ
５２４は、抵抗性素子５２６の第１端部に結合されたエ
ミッタを有する。抵抗性素子５２６は、基準電圧１１５
に結合された第２端部を有する。トランジスタ５２４
は、バイアス電流源５２２の第１端部に結合されたコレ
クタを有する。バイアス電流源５２２は、基準電圧１１
３に結合された第２端部を有する。トランジスタ５２８
は、トランジスタ５２４のコレクタに結合されたベース
と、基準電圧１１３に結合されたコレクタと、トランジ
スタ５２４のベースに結合されたエミッタとを有する。

【００１７】容量性素子４０２，４０４およびｎｐｎト
ランジスタ４２４，４２６は、出力端子４２０，４２２
に次のように結合される。ｎｐｎトランジスタ４２４の
ベースは出力端子４２０に結合され、ｎｐｎトランジス
タ４２６のベースは出力端子４２２に結合される。ｎｐ
ｎトランジスタ４２４，４２６のコレクタは、基準電圧
１１３に結合される。容量性素子４０４は、出力端子４
２０に結合された第１端部と、ｎｐｎトランジスタ４２
６のエミッタに結合された第２端部とを有する。容量性
素子４０２は、出力端子４２２に結合された第１端部
と、ｎｐｎトランジスタ４２４のエミッタに結合された
第２端部とを有する。

【００１８】図５のスイッチ制御回路は次のように結合
される。主制御可能な電流源５３６は、基準電圧１１３
に結合された第１端部と、トランジスタ５３８のコレク
タに結合された第２端部とを有する。トランジスタ５３
８は、抵抗性素子５４０の第１端部に結合されたエミッ
タを有する。抵抗性素子５４０は、基準電圧１１５に結
合された第２端部を有する。トランジスタ５４２は、基
準電圧１１３に結合されたコレクタと、トランジスタ５
３８のコレクタに結合されたベースと、トランジスタ５
３８のベースに結合されたエミッタとを有する。トラン
ジスタ５３８のベースは、トランジスタ５４４，５４８
の各ベースに結合される。トランジスタ５４４は抵抗性
素子５４６の第１端部に結合されたエミッタを有し、ト
ランジスタ５４８は抵抗性素子５５０の第１端部に結合
されたエミッタを有する。抵抗性素子５４６，５５０
は、基準電圧１１５に結合された第２端部を有する。図
５のスイッチ制御回路は、ｎｐｎトランジスタ４２４，
４２６に次のように結合される。トランジスタ５４４の
コレクタはｎｐｎトランジスタ４２４のエミッタに結合
され、トランジスタ５４８のコレクタはｎｐｎトランジ
スタ４２６のエミッタに結合される。

【００１９】電流ミラーはトランジスタ５２４およびト
ランジスタ５３０によって形成され、これにより差動増
幅器のテール電流(tail current)はバイアス電流源５２
２によって設定される。トランジスタ５２４，５３０に
よって形成される電流ミラーは、ベース電流補償のため
のトランジスタ５２８を含む。別の電流ミラーは、トラ
ンジスタ５３８，トランジスタ５４４およびトランジス
タ５４８によって形成され、これによりｎｐｎトランジ
スタ４２４，４２６は主制御可能な電流源５３６によっ
てスイッチオン／オフできる。主制御可能な電流源５３
６はフィルタ制御信号２０９によって制御され、オンま
たはオフできる。トランジスタ５３８，５４４，５４８
によって形成される電流ミラーは、ベース電流補償のた
めのトランジスタ５４２を含む。

【００２０】分析のため、図５は追加素子を示す。追加
素子には、入力抵抗性素子５００，容量性素子５６０，
５６２，容量性素子５６４，５６６および負荷５７０が
ある。入力端子４１６，４１８は、抵抗Ｒ_inを有する入
力抵抗性素子５００に結合される。出力端子４２０，４
２２は、負荷５７０に結合される。容量性素子５６０，
５６２は、それぞれキャパシタンスＣ_P を有する、出力
端子４２０，４２２における要素の寄生キャパシタンス
を表す。容量性素子５６４，５６６は、それぞれキャパ
シタンスＣ_bcを有するｎｐｎトランジスタ５０８，５１
０の固有ベース・コレクタ間キャパシタンスを表す。出
力端子４２０，４２２における負荷インピーダンスは、
次式のように表すことができる：Ｚ_L ＝（２Ｒ_L ）｜｜（２／ｊωＣ_P ）｜｜（（β＋
１）／β）（ｒ_e ＋１／ｊωＣ）ここでｒ_e ＝（ｋＴ／ｑ）／Ｉ₂ ただし、ωは、ラジアン単位の動作周波数であり；Ｒ_L
は、抵抗性素子５１６，５１８および負荷５７０の実部
分の抵抗の並列合成からの抵抗であり；βは、ｎｐｎト
ランジスタ４２４，４２６のエミッタ接地電流利得であ
り；ｒ_e は、各ｎｐｎトランジスタ４２４，４２６のエ
ミッタ抵抗であり；ｋは、ボルツマン定数（１．３８ｘ
１０^-23 ジュール／ケルビン）であり；Ｔは、ケルビン
単位の絶対温度であり；ｑは、電子電荷の大きさ（１．
６０２ｘ１０^-19 クーロン）である。増幅器回路２０４
は、可変でありかつＩ₂ によって制御される周波数応答
を有する。Ｉ₂ がオフ（Ｉ₂ ≒０）のとき、ｒ_e は無限
大であり、増幅器回路２０４の周波数応答は、増幅器回
路２０４に伴うミラー・キャパシタンスによって実質的
に制限される。Ｃ_bcによる極がＣ_P による極よりも周波
数が低いと仮定すると、増幅器回路２０４の周波数応答
は次のように表すことができる：Ｈ（ω）＝Ｇ₀ （１／（１＋ｊω／ω_c ））ここで、ただし、Ｇ₀ は、低周波数利得であり；ω_c は、ラジア
ン単位の３ｄＢカットオフ周波数であり；Ｒ_E は、抵抗
性素子５１２，５１４それぞれの抵抗であり；ｇ_m は、
各ｎｐｎトランジスタ５０８，５１０のトランスコンダ
クタンスであり；ｒ_P は、各ｎｐｎトランジスタ５０
８，５１０のベース・エミッタ間抵抗である。

【００２１】容量性素子４０２，４０４による寄生キャ
パシタンスが小さいと、ω_c はミラー・キャパシタンス
によって実質的に決定され、次のように表すことができ
る： ω_c ＝１／（Ｒ_inＣ_Miller）ここで、Ｃ_Miller＝Ｃ_bc（１−Ｇ₀ ）ただし、Ｃ_Millerはミラー・キャパシタンスを表す。Ｉ
₂ がオンのとき（Ｉ₂ ＞（ｋＴ／ｑ）（ｊωＣ））、増
幅器回路２０４の周波数応答は、負荷５７０およびＣに
よって作られる極によって制限される：￥￥ ω_c ＝１（２Ｒ_L ）（２Ｃ_P ＋（β／（β＋１））
Ｃ））Ｃが有意な寄生キャパシタンスを有する場合、Ｉ₂ がオ
フからオンに切換わったときのｗ_c の変化はＣ_P に対す
るＣの比率に正比例する。Ｉ₂ がオフとオンとの間の場
合、すなわち、０＞Ｉ₂ ＞（ｋＴ／ｑ）（ｊωＣ）の場
合、ｒ_e は有意であり、周波数応答は単極応答によって
近似できない。

【００２２】図６は、増幅器回路２０４の一つの可能な
可変周波数応答を示すグラフである。図６のグラフは、
コンピュータ・シミュレーションを利用して作成され
た。Ｉ₂ がオフのとき、増幅器回路２０４は応答曲腺６
００に対応する周波数応答を有し、ここでＣ_Millerがカ
ットオフ周波数を実質的に決定する。Ｉ₂ がオンのと
き、増幅器回路２０４は応答曲線６０２に対応する周波
数応答を有し、ここでＣがカットオフ周波数を実質的に
決定する。容量性素子４０２，４０４の寄生キャパシタ
ンスに起因する最大カットオフ周波数におけるわずかな
劣化があることがコンピュータ・シミュレーションから
わかる。それでもなお、１デケード(decade)までの帯域
幅の変化は高性能バイポーラＩＣプロセスで可能であ
る。図６のグラフは、最大カットオフ周波数２．４ＧＨ
ｚで、４：１帯域幅変化について設計された増幅器回路
の可変周波数応答を示す。多数の増幅器段をエミッタ・
フォロア・バッファと組み合わせて、多極フィルタを実
現できることが考えられる。

【００２３】さらに、増幅器回路２０４のカットオフ周
波数は、抵抗性素子５１６，５１８および容量性素子４
０２，４０４と関連する公差で線形的に変化する。従っ
て、設計が比較的近接したカットオフ周波数を必要とす
る場合、プロセス変動は大きくなりうる。このようなプ
ロセス変動を考慮するため、図示しないバラクタ・ダイ
オードを出力端子４２０，４２２に配置できる。

【００２４】好適な実施例では、図２の増幅器回路２０
４および増幅器２０６はともに本発明によって設計さ
れ、同一ＩＣで製造される。さらに、増幅器回路２０４
および増幅器２０６は、北米デジタル・セルラ方式（Ｎ
ＡＤＣ：North American Digital Cellular)（８２４〜
８４９ＭＨｚ）や、パーソナル・デジタル・セルラ方式
（ＰＤＣ：Personal Digital Cellular)（９４０〜９６
０ＭＨｚ）用の送信周波数を生成するために必要な周波
数で動作するように設計される。ＮＡＤＣシステム用の
場合、オフセット周波数発生器２００は、公称周波数９
０ＭＨｚを有する信号を発生し、局部発振器発生器２０
２は、９１４〜９３９ＭＨｚの公称周波数範囲を有する
信号を発生する。ＰＤＣシステム用の場合、オフセット
周波数発生器２００は、公称周波数２２０ＭＨｚを有す
る信号を発生し、局部発振器発生器２０２は、７２０〜
７４０ＭＨｚの公称周波数範囲を有する信号を発生す
る。従って、増幅器回路２０４は、ＰＤＣシステム用に
比べてＮＡＤＣシステム用でより低いカットオフ周波数
を有するように構成され、増幅器２０６は、ＰＤＣシス
テム用に比べてＮＡＤＣシステム用でより高いカットオ
フ周波数を有するように構成される。例えば、上記の用
途では、増幅器回路２０４は、約３００ＭＨｚの第１カ
ットオフ周波数ｗ_c1と、約１００ＭＨｚの第２カットオ
フ周波数ω_c2を有することができる。

【００２５】このようなシステム用途における可変濾波
の重要性は、ＰＤＣシステム用途中にオフセット周波数
発生器２００によって発生される公称周波数は、ＮＡＤ
Ｃシステム用途において必要とされる周波数の２倍以上
であるという事実によって強調される。ＮＡＤＣおよび
ＰＤＣシステム用途の両方の公称周波数に対処する固定
カットオフ周波数を有するフィルタ（例えば、約３００
ＭＨｚのカットオフ周波数を有する固定フィルタ）で
は、９０ＭＨｚの高調波信号をＮＡＤＣシステム用途中
に通過させてしまい望ましくない。

【００２６】要するに、増幅器回路２０４は、最小限の
数の能動デバイスおよび受動デバイスで低域通過フィル
タの可変性を提供する。増幅器回路２０４は、ｎｐｎト
ランジスタおよび受動素子のみを有する信号経路を有
し、それにより増幅器回路２０４をｎｐｎトランジスタ
５０８，５１０の最大動作周波数付近の周波数で動作さ
せることができる。増幅器回路２０４は、差動増幅器の
能動デバイスではないｎｐｎトランジスタ４２４，４２
６に流れる電流を変化させることにより変化するカット
オフ周波数を有する。従って、増幅器回路２０４は、カ
ットオフ周波数が変化しても、実質的に変わらない低周
波数利得および相互変調特性を有する。さらに、ｎｐｎ
トランジスタ４２４，４２６はｎｐｎトランジスタ５０
８，５１０上に積層されず、そのため増幅器回路２０４
は極めて低い供給電圧で動作できる。

【００２７】以上、本発明の特定の実施例について図説
してきたが、修正を行うことができる。例えば、スイッ
チ制御回路および差動増幅器の電流源においてｐｎｐト
ランジスタを利用できる。従って、特許請求の範囲は本
発明の真の精神および範囲内のこのような一切の変更お
よび修正を網羅するものとする。

【図面の簡単な説明】

【図１】通信システムのブロック図である。

【図２】本発明を採用できる移動局の送信機の一部のブ
ロック図である。

【図３】本発明による増幅器回路の構成図である。

【図４】本発明による増幅器回路の構成図である。

【図５】図４の増幅器回路の詳細な構成図である。

【図６】本発明により設計された増幅器回路の可変周波
数応答を示すグラフである。

【符号の説明】

１００通信システム１０１移動局１０２基地局１０４コントローラ１０６受信機１０８送信機１１０ユーザ・インタフェース１１２アンテナ１１３電源電圧Ｖｃｃ１１４アンテナ１１５グランド２００オフセット周波数発生器２０１，２０３入力端子２０２局部発振器発生器２０４，２０６増幅器回路２０５，２０７出力端子２０８，２２８，２３０ミキサ２０９フィルタ制御信号２１０，２４６，２５０フィルタ２１２出力２１４，２４０スイッチ２１６アナログ／デジタル制御信号２１８，２２０入力２２２移相器２２４Ｉ信号２２６Ｑ信号２３２，２３６増幅器２３４，２３８出力２４２可変利得段２４４可変利得制御信号２４８電力増幅器３００増幅器３０２ｎｐｎトランジスタ３０４容量性素子３０６スイッチ制御回路４００差動増幅器４０２，４０４容量性素子４０６，４０８スイッチ４１０スイッチ制御回路４１６，４１８入力端子４２０，４２２出力端子４２４，４２６ｎｐｎトランジスタ４２８，４３０制御可能な電流源５００入力抵抗性素子５０８，５１０ｎｐｎトランジスタ５１３電流源５１２，５１４，５１６，５１８抵抗性素子５２２バイアス電流源５２４，５２８，５３０トランジスタ５２６，５３２抵抗性素子５３６主制御可能な電流源５３８、５４２，５４４，５４８トランジスタ５４０，５４６，５５０抵抗性素子５６０，５６２，５６４，５６６容量性素子５７０負荷

Claims

【特許請求の範囲】

【請求項１】差動増幅器（４００）であって、前記差
動増幅器（４００）は、第１基準電圧（１１３）および
第２基準電圧（１１５）で電圧バイアスされ、前記差動
増幅器（４００）は、第１入力端子（４１６），第２入
力端子（４１８），第１出力端子（４２０）および第２
出力端子（４２２）を有する、差動増幅器（４００）；
第１端部および第２端部を有する第１容量性素子（４０
２）であって、前記第１端部は前記第２出力端子（４２
２）に結合された、第１容量性素子（４０２）；第１端
部および第２端部を有する第２容量性素子（４０４）で
あって、前記第１端部は前記第１出力端子（４２０）に
結合された、第２容量性素子（４０４）；前記第１出力
端子（４２０）に結合されたベースと、前記第１基準電
圧（１１３）に結合されたコレクタと、前記第１容量性
素子（４０２）の前記第２端部に結合されたエミッタと
を有する第１ｎｐｎトランジスタ（４２４）；前記第２
出力端子（４２２）に結合されたベースと、前記第１基
準電圧（１１３）に結合されたコレクタと、前記第２容
量性素子（４０４）の前記第２端部に結合されたエミッ
タとを有する第２ｎｐｎトランジスタ（４２６）；およ
び前記第１および第２ｎｐｎトランジスタ（４２４，４
２６）の前記エミッタに結合されたスイッチ制御回路
（４１０）であって、前記第１および第２ｎｐｎトラン
ジスタ（４２４，４２６）をスイッチオン／オフするス
イッチ制御回路（４１０）；によって構成されることを
特徴とする増幅器回路（２０４）。
【請求項２】前記増幅器回路（２０４）は、集積回路
で製造されることを特徴とする請求項１記載の増幅器回
路（２０４）。
【請求項３】前記増幅器回路（２０４）は、第１カッ
トオフ周波数（６００）および第２カットオフ周波数
（６０２）を含む可変周波数応答を有し、前記差動増幅
器（４００）は低周波数利得を有し、かつベース・コレ
クタ間キャパシタンス（５６４，５６６）を有する少な
くとも第３および第４ｎｐｎトランジスタ（５０８，５
１０）を含み、前記第１カットオフ周波数（６００）
は、前記第１および第２ｎｐｎトランジスタ（４２４，
４２６）がスイッチオフされると、前記低周波数利得お
よび前記ベース・コレクタ間キャパシタンス（５６４，
５６６）によって実質的に決定され、前記第２カットオ
フ周波数（６０２）は、銭第１および第２ｎｐｎトラン
ジスタ（４２４，４２６）がスイッチオンされると、前
記第１および第２容量性素子（４０２，４０４）のキャ
パシタンスによって実質的に決定されることを特徴とす
る請求項１記載の増幅器回路（２０４）。
【請求項４】前記スイッチ制御回路（４１０）はフィ
ルタ制御信号（２０９）に応答し、かつ第１制御可能な
電流源（４２８）および第２制御可能な電流源（４３
０）をさらに含み、前記第１制御可能な電流源（４２
８）は前記第１ｎｐｎトランジスタ（４２４）の前記エ
ミッタに結合され、前記第２制御可能な電流源（４３
０）は前記第２ｎｐｎトランジスタ（４２６）の前記エ
ミッタに結合され、前記第１および第２制御可能な電流
源（４２８，４３０）は、前記フィルタ制御信号（２０
９）に応答してオン／オフすることを特徴とする請求項
１記載の増幅器回路（２０４）。
【請求項５】第１ｎｐｎトランジスタ（５０８）および
第２ｎｐｎトランジスタ（５１０）であって、前記第１
ｎｐｎトランジスタはベース，コレクタおよエミッタを
有し、前記第２ｎｐｎトランジスタ（５１０）はベー
ス，コレクタおよびエミッタを有し、前記第１ｎｐｎト
ランジスタ（５０８）の前記ベースおよび前記第２ｎｐ
ｎトランジスタ（５１０）の前記ベースは、前記差動増
幅器（４００）への入力（４１６，４１８）を形成し、
前記第１ｎｐｎトランジスタ（５０８）の前記コレクタ
および前記第２ｎｐｎトランジスタ（５１０）の前記コ
レクタは、前記差動増幅器（４００）の出力（４２０，
４２２）を形成する、第１ｎｐｎトランジスタ（５０
８）および第２ｎｐｎトランジスタ（５１０）と；第１
端部および第２端部を有する第１抵抗性素子（５１６）
であって、前記第１端部は前記第１ｎｐｎトランジスタ
（５０８）の前記コレクタに結合され、前記第２端部は
第１基準電圧（１１３）に結合された、第１抵抗性素子
（５１６）と；第１端部および第２端部を有する第２抵
抗性素子（５１８）であって、前記第１端部は前記第２
ｎｐｎトランジスタ（５１０）の前記コレクタに結合さ
れ、前記第２端部は前記第１基準電圧（１１３）に結合
された、第２抵抗性素子（５１８）と；第１端部および
第２端部を有する電流源（５１３）であって、前記第１
端部は前記第１ｎｐｎトランジスタ（５０８）の前記エ
ミッタおよび前記第２ｎｐｎトランジスタ（５１０）の
前記エミッタに結合され、前記第２端部は第２基準電圧
（１１５）に結合された、電流源（５１３）と；を含む
差動増幅器（４００）；第１端部，第２端部および第１
キャパシタンスを有する第１容量性素子（４０２）であ
って、前記第１容量性素子（４０２）の前記第１端部は
前記第２ｎｐｎトランジスタ（５１０）の前記コレクタ
に結合された、第１容量性素子（４０２）；第１端部，
第２端部および第２キャパシタンスを有する第２容量性
素子（４０４）であって、前記第２容量性素子（４０
４）の前記第１端部は前記第１ｎｐｎトランジスタ（５
０８）の前記コレクタに結合された、第２容量性素子
（４０４）；ベース，コレクタおよびエミッタを有する
第３ｎｐｎトランジスタ（４２４）であって、前記ベー
スは前記第１ｎｐｎトランジスタ（５０８）の前記コレ
クタに結合され、前記コレクタは前記第１基準電圧（１
１３）に結合され、前記エミッタは前記第１容量性素子
（４０２）の前記第２端部に結合された、第３ｎｐｎト
ランジスタ（４０２）；ベース，コレクタおよびエミッ
タを有する第４ｎｐｎトランジスタ（４２６）であっ
て、前記ベースは前記第２ｎｐｎトランジスタ（５１
０）の前記コレクタに結合され、前記コレクタは前記第
１基準電圧（１１３）に結合され、前記エミッタは前記
第２容量性素子（４０４）の前記第２端部に結合され
た、第４ｎｐｎトランジスタ（４２６）；および第１制
御可能な電流源（４２８）および第２制御可能な電流源
（４３０）を含むスイッチ制御回路（４１０）であっ
て、前記第１制御可能な電流源（４２８）は、前記第３
ｎｐｎトランジスタ（４２４）の前記エミッタに結合さ
れた第１端部と、前記第２基準電圧（１１５）に結合さ
れた第２端部とを有し、前記第２制御可能な電流源（４
３０）は、前記第４ｎｐｎトランジスタ（４２６）の前
記エミッタに結合された第１端部と、前記第２基準電圧
（１１５）に結合された第２端部とを有し、前記第１お
よび第２制御可能な電流源（４２８，４３０）は、前記
第３および前記第４ｎｐｎトランジスタ（４２４，４２
６）をスイッチオン／オフする、スイッチ制御回路（４
１０）；によって構成されることを特徴とする集積回
路。
【請求項６】前記差動増幅器（４００）は低周波数利
得および可変周波数応答を有し、前記可変周波数応答
は、第１カットオフ周波数（６００）を有する第１周波
数応答と、第２カットオフ周波数（６０２）を有する第
２周波数応答とを含み、前記第１ｎｐｎトランジスタ
（５０８）および前記第２ｎｐｎトランジスタ（５１
０）のそれぞれはベース・コレクタ間キャパシタンス
（５６４，５６６）を有し、また前記第１および第２容
量性素子（４０２，４０４）のそれぞれはキャパシタン
スを有し、前記第１カットオフ周波数（６００）は、前
記第３および第４ｎｐｎトランジスタ（４２４，４２
６）がスイッチオフされると、前記低周波数利得および
前記ベース・コレクタ間キャパシタンス（５６４，５６
６）から実質的に決定され、前記第２カットオフ周波数
（６０２）は、前記第３および第４ｎｐｎトランジスタ
（４２４，４２６）がスイッチオンされると、前記第１
および第２容量性素子の前記キャパシタンスから実質的
に決定されることを特徴とする請求項５記載の集積回
路。
【請求項７】移動局（１０１）であって：受信機（１
０６）；送信機（１０８）であって：差動増幅器（４０
０）であって、前記差動増幅器（４００）は第１基準電
圧（１１３）および第２基準電圧（１１５）で電圧バイ
アスされ、前記差動増幅器（４００）は入力（４１６，
４１８）および出力（４２０，４２２）を有し、前記出
力は第１出力端子（４２０）および第２出力端子（４２
２）を含む、差動増幅器（４００）と；第１端部および
第２端部を有する第１容量性素子（４０２）であって、
前記第１端部は前記第２出力端子（４２２）に結合され
た、第１容量性素子（４０２）と；第１端部および第２
端部を有する第２容量性素子（４０４）であって、前記
第１端部は前記第１出力端子（４２０）に結合された、
第２容量性素子（４０４）と；前記第１出力端子（４２
０）に結合されたベースと、前記第１基準電圧（１１
３）に結合されたコレクタと、前記第１容量性素子（４
０２）の前記第２端部に結合されたエミッタとを有する
第１ｎｐｎトランジスタ（４２４）と；前記第２出力端
子（４２２）に結合されたベースと、前記第１基準電圧
（１１３）に結合されたコレクタと、前記第２容量性素
子（４０４）の前記第２端部に結合されたエミッタとを
有する第２ｎｐｎトランジスタ（４２６）と；前記第１
および第２ｎｐｎトランジスタ（４２４，４２６）の前
記エミッタに結合されたスイッチ制御回路（４１０）で
あって、前記スイッチ制御回路（４１０）は、前記第１
および第２出力端子（４２０，４２２）から前記第１お
よび第２容量性素子（４０２，４０４）を実質的に結合
および減結合するスイッチ制御回路（４１０）と；を含
む送信機（１０８）；および前記受信機（１０６）およ
び前記送信機（１０８）に結合されたコントローラ（１
０４）であって、前記コントローラ（１０４）は、前記
第１および第２出力端子（４２０，４２２）において前
記第１および第２容量性素子（４０２，４０４）を実質
的に結合および減結合するための信号を前記スイッチ制
御回路（４１０）に与えるコントローラ（１０４）；に
よって構成されることを特徴とする移動局（１０１）。