JP4267181B2 - 差動アンプ回路、差動変換回路及びミキサ回路 - Google Patents
差動アンプ回路、差動変換回路及びミキサ回路 Download PDFInfo
- Publication number
- JP4267181B2 JP4267181B2 JP2000176491A JP2000176491A JP4267181B2 JP 4267181 B2 JP4267181 B2 JP 4267181B2 JP 2000176491 A JP2000176491 A JP 2000176491A JP 2000176491 A JP2000176491 A JP 2000176491A JP 4267181 B2 JP4267181 B2 JP 4267181B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- differential
- grounded
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
- H03F3/45618—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波差動アンプ回路、差動変換回路及びミキサ回路に関するものである。
【０００２】
近年、移動体通信やケーブルＴＶなどの無線及び優先通信分野ではデータ転送効率をよくするために、送受信部の高周波信号回路に非常に高い直線性（低ひずみ）を要求している。また、ＰＣＢ上、とりわけ高周波集積回路（ＲＦＩＣ）において、信号間及び回路間の干渉を回避する手段として差動回路構成が、今日の高集積化された回路で次第に必須となってきている。また、集積回路で一般的に用いられる周波数ミキサはギルバートセル型であり、差動回路構成になっている。これらの回路においても高い直線性（低ひずみ）が必要となっている。
【０００３】
【従来の技術】
図９は、従来の差動アンプ回路１０の回路図である。このアンプ回路１０は、エミッタ結合のディファレンシャルペア（差動対）１１を備えている。即ち、差動対１１は、エミッタが互いに接続された一対のＮＰＮトランジスタＱ１，Ｑ２から構成され、エミッタの接続点はバイアス電流を流す電流源１２に接続されている。両トランジスタＱ１，Ｑ２のベースはそれぞれ入力端子１３，１４に接続され、コレクタはそれぞれ出力端子１５，１６に接続されている。
【０００４】
【発明が解決しようとする課題】
ところが、従来の差動アンプ回路１０では動作原理がバイアス電流の切替によるため、直線性はＰＮ接合の内蔵電位で制限され、最大出力電流はバイアス電流の制限を受ける。従って、従来はひずみ特性同様に重要な特性であるゲインや雑音特性を犠牲にして、エミッタ直列帰還(emitter degeneration)により入力換算の直線性を改善していた。しかし、この場合も出力電力（電流）直線性には効果は無い。
【０００５】
更に、もう一つの問題点として、差動出力の平衡度（バランス：振幅及び位相誤差）がある。差動入力信号の平衡度は多くの差動回路においてその特性に大きく影響することが多い。例えば、ダブルバランス型のギルバートセルミキサのアイソレーション特性やスプリアス特性、差動ＣＲネットワーク構成の直交位相シフタの直交精度などである。（差動ＣＲネットワーク構成の直交位相シフタの場合、ひずみによって生じるスプリアス成分もまた直交精度に影響する。）これらの重要な特性は、いずれも通信機器のシステムに影響を与える。
【０００６】
ところが、従来の差動対回路では、高周波の場合、入力信号の平衡度が出力信号にある程度の不平衡を与える。差動対回路はギルバートセルミキサの入力部の構成要素であり、また、差動信号バッファアンプとしてもよく使用されるため、出力信号の平衡度は重要である。
【０００７】
また、ＩＣに差動信号を供給するために、ＩＣ外部にバルーン(Balun) が接続される。この場合、トランシーバのＲＦ部などでよく用いられるＲＦ積層ハイブリッドバルーンを用いると、その狭帯域特性などのため十分な平衡度が得られない場合が多い。その場合でも平衡度の高い信号を出力する回路が要求される。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は平衡度が高く、直線性の良い信号を出力することのできる差動アンプ回路、差動変換回路及びミキサ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、第１及び第２のシングルエンド差動変換回路をそれぞれエミッタ接地型アンプとベース接地型アンプとで構成し、それらの第１及び第２の差動信号をクロスカップルしたため、平衡度の高い第３の差動出力信号を得ることができる。そして、エミッタ接地型アンプで構成したため、差動出力信号は直線性が良い。
請求項２に記載の発明は、前記第１の入力信号はＤＣカット用のコンデンサを介して前記第１エミッタ接地型アンプと前記第１ベース接地型アンプに供給され、前記第２の入力信号はＤＣカット用のコンデンサを介して前記第２エミッタ接地型アンプと前記第２ベース接地型アンプに供給される。
請求項３に記載の発明は、第１エミッタ接地型アンプと第１ベース接地型アンプとから構成され、両アンプには共通に第１の入力信号が供給され、該第１の入力信号に対応する第１の差動信号を出力する第１のシングルエンド差動変換回路と、第２エミッタ接地型アンプと第２ベース接地型アンプとから構成され、両アンプには共通に第２の入力信号が供給され、該第２の入力信号に対応する第２の差動信号を出力する第２のシングルエンド差動変換回路と、を備え、前記第１エミッタ接地型アンプを構成する第１のトランジスタのエミッタを第１の抵抗を介して接地し、前記第２エミッタ接地型アンプを構成する第２のトランジスタのエミッタを第２の抵抗を介して接地し、前記第１ベース接地型アンプを構成する第３のトランジスタのエミッタをベースとコレクタが互いに接続された第４のトランジスタのコレクタに接続し、同第４のトランジスタのエミッタを第３の抵抗を介して接地し、前記第１ベース接地型アンプに供給される前記第１の入力信号を第４のトランジスタのベースに入力し、前記第２ベース接地型アンプを構成する第５のトランジスタのエミッタをベースとコレクタが互いに接続された第６のトランジスタのコレクタに接続し、同第６のトランジスタのエミッタを第４の抵抗を介して接地し、前記第２ベース接地型アンプに供給される前記第２の入力信号を第６のトランジスタのベースに入力し、前記第１及び第２の差動信号をクロスカップルして生成した第３の差動信号を出力する。
請求項４に記載の発明は、前記第１エミッタ接地型アンプを構成する第１のトランジスタのコレクタは、ベースにバイアス電圧が供給される第７のトランジスタのエミッタに接続され、同第７のトランジスタのコレクタから前記第１の差動信号を構成する１つの信号を出力し、前記第２エミッタ接地型アンプを構成する第２のトランジスタのコレクタは、ベースに前記バイアス電圧が供給される第８のトランジスタのエミッタに接続され、同第８のトランジスタのコレクタから前記第２の差動信号を構成する１つの信号を出力する。
【００１０】
請求項５に記載の発明のように、平衡度の高い差動信号を出力する差動アンプ回路の前段に、エミッタ接地型アンプとベース接地型アンプとから構成された差動変換部を設けることで、差動変換回路は入力信号に基づいて直線性が良く平衡度の高い差動信号を出力する。
【００１１】
請求項６に記載の発明のように、ギルバートセルミキサのディファレンシャルペア部分に請求項１〜４のうちの何れか１項に記載の差動アンプ回路を用いることで、直線性が良く平衡度が高いミキサ出力を得ることができる。
【００１２】
請求項７に記載の発明のように、ギルバートセルミキサのディファレンシャルペア部分に請求項５に記載の差動変換回路を用いることで、狭帯域特性のバルーンを必要とせず、単一の入力信号から直線性が良く平衡度が高いミキサ出力を得ることができる。
【００１３】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図３に従って説明する。
【００１４】
図２は、本実施形態の差動アンプ回路２０のブロック回路図である。
差動アンプ回路２０は、第１及び第２シングルエンド差動変換回路２１，２２と加算器２３，２４を備えている。第１及び第２差動変換回路２１，２２は相補な第１及び第２入力信号Ｉｚ，Ｉｘがそれぞれ入力され、それらの差動出力がクロスカップルされて相補出力信号Ｏｚ，Ｏｘを生成する。
【００１５】
即ち、第１及び第２差動変換回路２１，２２はそれぞれ非反転出力端子と反転出力端子を備えている。第１差動変換回路２１の非反転出力端子と第２差動変換回路２２の反転出力端子が第１加算器２３に接続され、その加算器２３から第１出力信号Ｏｚが出力される。同様に、第１差動変換回路２１の反転出力端子と第２差動変換回路の非反転出力端子が第２加算器２４に接続され、その加算器から第２出力信号Ｏｘが出力される。
【００１６】
図１に示すように、第１差動変換回路２１は、１組のエミッタ接地アンプ２５とベース接地アンプ２６とから構成され、両アンプ２５，２６には第１入力信号Ｉｚが共通に入力される。両アンプ２５，２６は共通に入力される第１入力信号Ｉｚに対して逆相で動作し、それぞれ逆相の信号Ｓ１ｚ，Ｓ１ｘを出力する。
【００１７】
同様に、第２差動変換回路２２は、１組のエミッタ接地アンプ２７とベース接地アンプ２８とから構成され、両アンプ２７，２８には第２入力信号Ｉｘが共通に入力される。両アンプ２７，２８は共通に入力される第２入力信号Ｉｘに対して逆相で動作し、それぞれ逆相の信号Ｓ２ｚ，Ｓ２ｘを出力する。
【００１８】
第１及び第２差動変換回路２１，２２を構成するエミッタ接地アンプ２５，２７とベース接地アンプ２６，２８は、同一の半導体基板上に近接して形成されるため、それらは同一の電気的特性を持つ。
【００１９】
上記のように構成された差動アンプ回路２０の動作を説明する。
第１及び第２入力信号Ｉｚ，Ｉｘの相対振幅誤差及び位相誤差をｐ及びφとすると、入力信号Ｉｚ，Ｉｘは次のように表せる。
【００２０】
【数１】
第１差動変換回路２１の相対差動出力信号Ｓ１ｚ，Ｓ１ｘは、出力信号振幅誤差及び位相誤差をｋ及びθ、ゲインをＡとすると、
【００２１】
【数２】
となる。同様に、第２差動変換回路２２の差動出力信号Ｓ２ｚ，Ｓ２ｘは、
【００２２】
【数３】
となる。
【００２３】
従って、クロスカップルされた最終の出力信号Ｏｚ，Ｏｘは、
【００２４】
【数４】
となる。
【００２５】
この場合、出力信号Ｏｚ，Ｏｘの振幅誤差ｋ(o) は、
【００２６】
【数５】
となり、位相誤差φ(o) は、
【００２７】
【数６】
となる。
【００２８】
仮に、入力信号誤差をｐ＝１．２（誤差２０％），φ＝＋２０°、回路内部の誤差をｋ＝１．０５（誤差５％），θ＝＋５°として出力誤差を計算すると、振幅誤差１．０１（誤差１％）、位相誤差ー０．９６°となる。このように、入力信号Ｉｚ，Ｉｘの振幅誤差及び位相誤差に対して、出力信号Ｏｚ，Ｏｘのそれらは、全く問題ないレベルに改善される。
【００２９】
即ち、シングルエンド構成のエミッタ接地アンプ２５，２７では、単なるバイアス電流の切替え動作ではなく、大信号入力時には入力信号による自己バイアス効果でバイアス電流が増加し（ＡＢ級動作）、出力電力（電流）の飽和が従来のエミッタ結合差動アンプに比べて遅くなる。従って、両アンプ２５，２７の出力信号Ｓ１ｚ，Ｓ２ｚは、直線性の良い特性を持ち、更には電力効率が良い。
【００３０】
そして、第１差動変換回路２１の差動出力信号Ｓ１ｚ，Ｓ１ｘと第２差動変換回路２２の差動出力信号Ｓ２ｚ，Ｓ２ｘをクロスカップルすることで、それらにより生成される出力信号Ｏｚ，Ｏｘは高い平衡度特性を持つ。従って、本実施形態の差動アンプ回路２０は、直線性が良く平衡度の高い相補出力信号Ｏｚ，Ｏｘを出力する。
【００３１】
図３は、差動アンプ回路２０のトランジスタレベルの回路図である。
第１差動変換回路２１は、エミッタ接地アンプ２５とベース接地アンプ２６とから構成されている。
【００３２】
エミッタ接地アンプ２５は、ＮＰＮトランジスタＱ１１、抵抗Ｒ１，Ｒ２及びコンデンサＣ１から構成されている。トランジスタＱ１１のベースには抵抗Ｒ１を介してバイアス電圧ＶＢが印加され、エミッタは抵抗Ｒ２を介して接地されている。トランジスタＱ１１のベースはＤＣカット用のコンデンサＣ１を介して第１入力端子Ｔｉ１に接続され、コレクタは第１出力端子Ｔｏ１に接続されている。
【００３３】
ベース接地アンプ２６は、ＮＰＮトランジスタＱ１２、抵抗Ｒ３，Ｒ４及びコンデンサＣ２，Ｃ３から構成されている。トランジスタＱ１２のベースはコンデンサＣ２を介して接地されると共に、抵抗Ｒ３を介してバイアス電圧ＶＢが供給されている。トランジスタＱ１２のエミッタは抵抗Ｒ４を介して接地されている。そして、トランジスタＱ１２のエミッタはＤＣカット用のコンデンサＣ３を介して第１入力端子Ｔｉ１に接続され、コレクタは第２出力端子Ｔｏ２に接続されている。
【００３４】
第２差動変換回路２２は、エミッタ接地アンプ２７とベース接地アンプ２８とから構成されている。
エミッタ接地アンプ２７は、ＮＰＮトランジスタＱ１３、抵抗Ｒ５，Ｒ６及びコンデンサＣ４から構成されている。トランジスタＱ１３のベースには抵抗Ｒ５を介してバイアス電圧ＶＢが印加され、エミッタは抵抗Ｒ６を介して接地されている。トランジスタＱ１３のベースにはＤＣカット用のコンデンサＣ４を介して第２入力端子Ｔｉ２に接続され、コレクタは第２出力端子Ｔｏ２に接続されている。
【００３５】
ベース接地アンプ２８は、ＮＰＮトランジスタＱ１４、抵抗Ｒ７，Ｒ８及びコンデンサＣ５，Ｃ６から構成されている。トランジスタＱ１４のベースはコンデンサＣ５を介して接地されると共に、抵抗Ｒ７を介してバイアス電圧ＶＢが供給されている。トランジスタＱ１４のエミッタは抵抗Ｒ８を介して接地されている。そして、トランジスタＱ１４のエミッタはＤＣカット用のコンデンサＣ６を介して第２入力端子Ｔｉ２に接続され、コレクタは第１出力端子Ｔｏ１に接続されている。
【００３６】
各トランジスタＱ１１〜Ｑ１４のエミッタに接続された抵抗Ｒ２，Ｒ４，Ｒ６，Ｒ８は各アンプ２５〜２８のゲインを決定する。ベース接地アンプ２６，２８のコンデンサＣ２，Ｃ５はトランジスタＱ１２，Ｑ１４のベース接地容量である。
【００３７】
即ち、トランジスタＱ１１のエミッタとトランジスタＱ１４のエミッタがドットされて第１出力端子Ｔｏ１に接続され、これにより第１エミッタ接地アンプ２５の出力信号と第２ベース接地アンプ２８の出力信号とにより出力信号Ｏｚが生成される。同様に、トランジスタＱ１２のエミッタとトランジスタＱ１３のエミッタがドットされて第２出力端子Ｔｏ２に接続され、これにより第１ベース接地アンプ２６の出力信号と第２エミッタ接地アンプ２７の出力信号とにより出力信号Ｏｘが生成される。従って、図１及び図２に示すように、加算器２３，２４を用いなくてもよい。
【００３８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）差動アンプ回路２０はそれぞれ一対のエミッタ接地アンプ２５，２７とベース接地アンプ２６，２８から構成される第１及び第２差動変換回路２１，２２を備え、各アンプ２５〜２８による差動出力信号Ｓ１ｚ，Ｓ１ｘ，Ｓ２ｚ，Ｓ２ｘをクロスカップルして差動出力信号Ｏｚ，Ｏｘを生成するようにした。その結果、差動出力信号をＳ１ｚ，Ｓ１ｘ，Ｓ２ｚ，Ｓ２ｘクロスカップルしたため、平衡度の高い差動出力信号Ｏｚ，Ｏｘを得ることができる。そして、エミッタ接地型アンプ２５，２７で構成したため、差動出力信号Ｏｚ，Ｏｘは直線性を良くすることができる。
【００３９】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記実施形態のアンプ２５〜２８の構成を適宜変更して実施しても良い。
例えば、図４には、差動アンプ回路２０ａの回路図を示す。この差動アンプ回路２０ａは、第１及び第２差動変換回路２１ａ，２２ａを備え、それらはそれぞれ一対のエミッタ接地アンプ２５ａ，２７ａとベース接地アンプ２６ａ，２８ａにより構成されている。エミッタ接地アンプ２５ａはＮＰＮトランジスタＱ１１と抵抗Ｒ２とから構成され、トランジスタＱ１１のエミッタは抵抗Ｒ２を介して接地され、ベースには入力信号Ｉｚが印加されている。
【００４０】
ベース接地アンプ２６ａはＮＰＮトランジスタＱ１２，Ｑ１５、抵抗Ｒ４及びコンデンサＣ２から構成されている。トランジスタＱ１４のベースにはバイアス電圧ＶＢが印加され、そのベースはコンデンサＣ２を介して接地されている。トランジスタＱ１４のエミッタは抵抗Ｒ４を介して接地されている。トランジスタＴ１４と抵抗Ｒ４との間にはトランジスタＱ１５が挿入接続されている。トランジスタＱ１５はコレクタがトランジスタＱ１４のエミッタに接続され、エミッタが抵抗Ｒ４に接続されている。トランジスタＱ１５はベースとコレクタが互いに接続され、そのベースはエミッタ接地アンプ２５ａのトランジスタＱ１１のベースに接続されている。
【００４１】
第２エミッタ接地アンプ２７ａはＮＰＮトランジスタＱ１３と抵抗Ｒ６とから構成され、第１エミッタ接地アンプ２５ａと同様に接続されている。第２ベース接地アンプ２８ａはトランジスタＮＰＮＱ１４，Ｑ１６、抵抗Ｒ８及びコンデンサＣ６とから構成され、第１ベース接地アンプ２６ａと同様に接続されている。
【００４２】
このように構成された差動アンプ回路２０ａにおいて、第１及び第２ベース接地アンプ２６ａ，２８ａのトランジスタＱ１５，ｑ１６のベースに印加するバイアス電圧はトランジスタＱ１２，Ｑ１４が流す電流によってその電位が決定され、そのバイアス電圧を第１及び第２エミッタ接地アンプ２５ａ，２７ａのトランジスタＱ１２，Ｑ１３のベースに印加する。これにより、抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ７と入力部にＤＣカット用のコンデンサＣ１，Ｃ３，Ｃ４，Ｃ６が不要になる。
【００４３】
また、図５には、差動アンプ回路２０ｂの回路図を示す。この差動アンプ回路２０ｂは、第１及び第２差動変換回路２１ｂ，２２ｂを備え、それらはそれぞれ一対のエミッタ接地アンプ２５ｂ，２７ｂとベース接地アンプ２６ｂ，２８ｂにより構成されている。エミッタ接地アンプ２５ｂはＮＰＮトランジスタＱ１１，Ｑ１７と抵抗Ｒ２とから構成され、トランジスタＱ１１のエミッタは抵抗Ｒ２を介して接地され、ベースには入力信号Ｉｚが印加されている。トランジスタＱ１１と出力端子Ｔｏ１の間にはトランジスタＱ１７が挿入接続されている。トランジスタＱ１７はエミッタがトランジスタＱ１１のコレクタに接続され、コレクタが出力端子Ｔｏ１に接続されている。トランジスタＱ１７のベースにはバイアス電圧ＶＢが印加されている。
【００４４】
ベース接地アンプ２６ｂはＮＰＮトランジスタＱ１２，Ｑ１５、抵抗Ｒ４及びコンデンサＣ２から構成されている。トランジスタＱ１４のベースにはバイアス電圧ＶＢが印加され、そのベースはコンデンサＣ２を介して接地されている。トランジスタＱ１４のエミッタは抵抗Ｒ４を介して接地されている。トランジスタＴ１４と抵抗Ｒ４との間にはトランジスタＱ１５が挿入接続されている。トランジスタＱ１５はコレクタがトランジスタＱ１４のエミッタに接続され、エミッタが抵抗Ｒ４に接続されている。トランジスタＱ１５はベースとコレクタが互いに接続され、そのベースはエミッタ接地アンプ２５ｂのトランジスタＱ１１のベースに接続されている。
【００４５】
第２エミッタ接地アンプ２７ｂはＮＰＮトランジスタＱ１３，Ｑ１８と抵抗Ｒ６とから構成され、第１エミッタ接地アンプ２５ｂと同様に接続されている。第２ベース接地アンプ２８ｂはＮＰＮトランジスタＱ１４，Ｑ１６、抵抗Ｒ８及びコンデンサＣ６とから構成され、第１ベース接地アンプ２６ｂと同様に接続されている。
【００４６】
このように構成された差動アンプ回路２０ｂでは、上記の差動アンプ回路２０ａと同様にバイアス電圧を供給するための抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ７と入力部にＤＣカット用のコンデンサＣ１，Ｃ３，Ｃ４，Ｃ６が不要であり、チップ面積が小さくてすむ。更に、この差動アンプ回路２０ｂは、エミッタ接地アンプ２５ａ，２７ａがカスコード構成となり、回路内部の平衡度が良い。
【００４７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図６に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００４８】
図６は、シングルエンド差動変換回路の回路図である。
この差動変換回路３０は、出力段に第一実施形態の差動アンプ回路２０を備えたものである。即ち、差動変換回路３０は入力段の差動変換部３１と出力段の差動アンプ回路２０から構成されている。差動変換部３１は一対のベース入力エミッタ接地アンプ３２とエミッタ入力ベース接地アンプ３３とから構成されている。両アンプ３２，３３には共通に入力信号Ｉｎが入力され、差動出力信号Ｉｚ，Ｉｘを出力する。
【００４９】
この様にシングルエンド差動変換回路３０を構成することで、直線性が良く平衡度が高い出力信号Ｏｚ，Ｏｘが得られる。
尚、第一実施形態の差動アンプ回路２０に替えて、図４の差動アンプ回路２０ａ又は図５の差動アンプ回路２０ｂを用いて実施しても良い。
【００５０】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図７に従って説明する。
尚、説明の便宜上、第一及び第二実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００５１】
図７は、差動入力型ミキサ回路の回路図である。
このミキサ回路４０は、ギルバートセルミキサの下段ディファレンシャルペア部分を第一実施形態の差動アンプ回路２０（又は、図４又は図５の差動アンプ回路２０ａ，２０ｂ）にて構成した差動入力型のミキサ回路である。
【００５２】
即ち、ミキサ回路４０は、差動アンプ回路２０と一対の差動回路４１，４２を備えている。第１差動回路４１はエミッタ結合されたＮＰＮトランジスタＱ２１，Ｑ２２から構成され、エミッタの接続点には差動アンプ回路２０の出力信号Ｏｚが供給されている。トランジスタＱ２１，Ｑ２２のベースにはそれぞれキャリア信号ＬＯｚ，ＬＯｘが供給されている。
【００５３】
第２差動回路４２はエミッタ結合されたＮＰＮトランジスタＱ２３，Ｑ２４から構成され、エミッタの接続点には差動アンプ回路２０の出力信号Ｏｘが供給されている。トランジスタＱ２３，Ｑ２４のベースにはそれぞれキャリア信号ＬＯｘ，ＬＯｚが供給されている。
【００５４】
第１及び第２差動回路４１，４２の出力はクロスカップルされ、これにより、ミキサ回路４０は入力信号Ｉｚ，Ｉｘとキャリア信号ＬＯｚ，ＬＯｘをミキシングして生成した信号Ｏ１ｚ，Ｏ１ｘを出力する。このように構成されたミキサ回路４０は、回路内部において平衡度が高く、直線性が良く平衡度の高い出力信号Ｏ１ｚ，Ｏ１ｘを得ることができる。
【００５５】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図８に従って説明する。
尚、説明の便宜上、第一〜第三実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００５６】
図８は、シングルエンド入力型ミキサ回路の回路図である。
このミキサ回路５０は、ギルバートセルミキサの下段ディファレンシャルペア部分を第二実施形態のシングルエンド差動変換回路３０にて構成したシングルエンド入力型のミキサ回路である。
【００５７】
即ち、ミキサ回路５０は、差動変換回路３０及び一対の差動回路４１，４２を備え、差動変換回路３０は差動変換部３１と差動アンプ回路２０とから構成されている。
【００５８】
このように構成されたミキサ回路５０は、差動信号を生成するための外部バルーン(Balun) が不要であり、入力信号Ｉｎの周波数帯域が広い場合においても、平衡度が高く直線性の良い出力信号Ｏ２ｚ，Ｏ２ｘを得ることができる。
【００５９】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記各実施形態におけるＮＰＮトランジスタＱ１１，Ｑ１２，…を、ＰＮＰバイポーラトランジスタ又はＦＥＴで構成して実施しても良い。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、平衡度が高く、直線性の良い信号を出力することのできる差動アンプ回路、差動変換回路及びミキサ回路を提供することができる。
【図面の簡単な説明】
【図１】 差動アンプ回路のブロック回路図である。
【図２】 差動アンプ回路のブロック回路図である。
【図３】 差動アンプ回路の詳細な回路図である。
【図４】 別の差動アンプ回路の回路図である。
【図５】 別の差動アンプ回路の回路図である。
【図６】 シングルエンド差動変換回路の回路図である。
【図７】 差動入力型ミキサ回路の回路図である。
【図８】 シングルエンド入力型ミキサ回路の回路図である。
【図９】 従来例の回路図である。
【符号の説明】
２０ 差動アンプ回路
２１ 第１のシングルエンド差動変換回路
２２ 第２のシングルエンド差動変換回路
２５，２７ エミッタ接地型アンプ
２６，２８ ベース接地型アンプ
３０ シングルエンド差動変換回路
３１ 差動変換部
Ｉｚ，Ｉｘ 第１及び第２入力信号
Ｓ１ｚ，Ｓ１ｘ 第１の差動信号
Ｓ２ｚ，Ｓ２ｘ 第２の差動信号
Ｏｚ，Ｏｘ 第３の差動信号
【発明の属する技術分野】
本発明は高周波差動アンプ回路、差動変換回路及びミキサ回路に関するものである。
【０００２】
近年、移動体通信やケーブルＴＶなどの無線及び優先通信分野ではデータ転送効率をよくするために、送受信部の高周波信号回路に非常に高い直線性（低ひずみ）を要求している。また、ＰＣＢ上、とりわけ高周波集積回路（ＲＦＩＣ）において、信号間及び回路間の干渉を回避する手段として差動回路構成が、今日の高集積化された回路で次第に必須となってきている。また、集積回路で一般的に用いられる周波数ミキサはギルバートセル型であり、差動回路構成になっている。これらの回路においても高い直線性（低ひずみ）が必要となっている。
【０００３】
【従来の技術】
図９は、従来の差動アンプ回路１０の回路図である。このアンプ回路１０は、エミッタ結合のディファレンシャルペア（差動対）１１を備えている。即ち、差動対１１は、エミッタが互いに接続された一対のＮＰＮトランジスタＱ１，Ｑ２から構成され、エミッタの接続点はバイアス電流を流す電流源１２に接続されている。両トランジスタＱ１，Ｑ２のベースはそれぞれ入力端子１３，１４に接続され、コレクタはそれぞれ出力端子１５，１６に接続されている。
【０００４】
【発明が解決しようとする課題】
ところが、従来の差動アンプ回路１０では動作原理がバイアス電流の切替によるため、直線性はＰＮ接合の内蔵電位で制限され、最大出力電流はバイアス電流の制限を受ける。従って、従来はひずみ特性同様に重要な特性であるゲインや雑音特性を犠牲にして、エミッタ直列帰還(emitter degeneration)により入力換算の直線性を改善していた。しかし、この場合も出力電力（電流）直線性には効果は無い。
【０００５】
更に、もう一つの問題点として、差動出力の平衡度（バランス：振幅及び位相誤差）がある。差動入力信号の平衡度は多くの差動回路においてその特性に大きく影響することが多い。例えば、ダブルバランス型のギルバートセルミキサのアイソレーション特性やスプリアス特性、差動ＣＲネットワーク構成の直交位相シフタの直交精度などである。（差動ＣＲネットワーク構成の直交位相シフタの場合、ひずみによって生じるスプリアス成分もまた直交精度に影響する。）これらの重要な特性は、いずれも通信機器のシステムに影響を与える。
【０００６】
ところが、従来の差動対回路では、高周波の場合、入力信号の平衡度が出力信号にある程度の不平衡を与える。差動対回路はギルバートセルミキサの入力部の構成要素であり、また、差動信号バッファアンプとしてもよく使用されるため、出力信号の平衡度は重要である。
【０００７】
また、ＩＣに差動信号を供給するために、ＩＣ外部にバルーン(Balun) が接続される。この場合、トランシーバのＲＦ部などでよく用いられるＲＦ積層ハイブリッドバルーンを用いると、その狭帯域特性などのため十分な平衡度が得られない場合が多い。その場合でも平衡度の高い信号を出力する回路が要求される。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は平衡度が高く、直線性の良い信号を出力することのできる差動アンプ回路、差動変換回路及びミキサ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、第１及び第２のシングルエンド差動変換回路をそれぞれエミッタ接地型アンプとベース接地型アンプとで構成し、それらの第１及び第２の差動信号をクロスカップルしたため、平衡度の高い第３の差動出力信号を得ることができる。そして、エミッタ接地型アンプで構成したため、差動出力信号は直線性が良い。
請求項２に記載の発明は、前記第１の入力信号はＤＣカット用のコンデンサを介して前記第１エミッタ接地型アンプと前記第１ベース接地型アンプに供給され、前記第２の入力信号はＤＣカット用のコンデンサを介して前記第２エミッタ接地型アンプと前記第２ベース接地型アンプに供給される。
請求項３に記載の発明は、第１エミッタ接地型アンプと第１ベース接地型アンプとから構成され、両アンプには共通に第１の入力信号が供給され、該第１の入力信号に対応する第１の差動信号を出力する第１のシングルエンド差動変換回路と、第２エミッタ接地型アンプと第２ベース接地型アンプとから構成され、両アンプには共通に第２の入力信号が供給され、該第２の入力信号に対応する第２の差動信号を出力する第２のシングルエンド差動変換回路と、を備え、前記第１エミッタ接地型アンプを構成する第１のトランジスタのエミッタを第１の抵抗を介して接地し、前記第２エミッタ接地型アンプを構成する第２のトランジスタのエミッタを第２の抵抗を介して接地し、前記第１ベース接地型アンプを構成する第３のトランジスタのエミッタをベースとコレクタが互いに接続された第４のトランジスタのコレクタに接続し、同第４のトランジスタのエミッタを第３の抵抗を介して接地し、前記第１ベース接地型アンプに供給される前記第１の入力信号を第４のトランジスタのベースに入力し、前記第２ベース接地型アンプを構成する第５のトランジスタのエミッタをベースとコレクタが互いに接続された第６のトランジスタのコレクタに接続し、同第６のトランジスタのエミッタを第４の抵抗を介して接地し、前記第２ベース接地型アンプに供給される前記第２の入力信号を第６のトランジスタのベースに入力し、前記第１及び第２の差動信号をクロスカップルして生成した第３の差動信号を出力する。
請求項４に記載の発明は、前記第１エミッタ接地型アンプを構成する第１のトランジスタのコレクタは、ベースにバイアス電圧が供給される第７のトランジスタのエミッタに接続され、同第７のトランジスタのコレクタから前記第１の差動信号を構成する１つの信号を出力し、前記第２エミッタ接地型アンプを構成する第２のトランジスタのコレクタは、ベースに前記バイアス電圧が供給される第８のトランジスタのエミッタに接続され、同第８のトランジスタのコレクタから前記第２の差動信号を構成する１つの信号を出力する。
【００１０】
請求項５に記載の発明のように、平衡度の高い差動信号を出力する差動アンプ回路の前段に、エミッタ接地型アンプとベース接地型アンプとから構成された差動変換部を設けることで、差動変換回路は入力信号に基づいて直線性が良く平衡度の高い差動信号を出力する。
【００１１】
請求項６に記載の発明のように、ギルバートセルミキサのディファレンシャルペア部分に請求項１〜４のうちの何れか１項に記載の差動アンプ回路を用いることで、直線性が良く平衡度が高いミキサ出力を得ることができる。
【００１２】
請求項７に記載の発明のように、ギルバートセルミキサのディファレンシャルペア部分に請求項５に記載の差動変換回路を用いることで、狭帯域特性のバルーンを必要とせず、単一の入力信号から直線性が良く平衡度が高いミキサ出力を得ることができる。
【００１３】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図３に従って説明する。
【００１４】
図２は、本実施形態の差動アンプ回路２０のブロック回路図である。
差動アンプ回路２０は、第１及び第２シングルエンド差動変換回路２１，２２と加算器２３，２４を備えている。第１及び第２差動変換回路２１，２２は相補な第１及び第２入力信号Ｉｚ，Ｉｘがそれぞれ入力され、それらの差動出力がクロスカップルされて相補出力信号Ｏｚ，Ｏｘを生成する。
【００１５】
即ち、第１及び第２差動変換回路２１，２２はそれぞれ非反転出力端子と反転出力端子を備えている。第１差動変換回路２１の非反転出力端子と第２差動変換回路２２の反転出力端子が第１加算器２３に接続され、その加算器２３から第１出力信号Ｏｚが出力される。同様に、第１差動変換回路２１の反転出力端子と第２差動変換回路の非反転出力端子が第２加算器２４に接続され、その加算器から第２出力信号Ｏｘが出力される。
【００１６】
図１に示すように、第１差動変換回路２１は、１組のエミッタ接地アンプ２５とベース接地アンプ２６とから構成され、両アンプ２５，２６には第１入力信号Ｉｚが共通に入力される。両アンプ２５，２６は共通に入力される第１入力信号Ｉｚに対して逆相で動作し、それぞれ逆相の信号Ｓ１ｚ，Ｓ１ｘを出力する。
【００１７】
同様に、第２差動変換回路２２は、１組のエミッタ接地アンプ２７とベース接地アンプ２８とから構成され、両アンプ２７，２８には第２入力信号Ｉｘが共通に入力される。両アンプ２７，２８は共通に入力される第２入力信号Ｉｘに対して逆相で動作し、それぞれ逆相の信号Ｓ２ｚ，Ｓ２ｘを出力する。
【００１８】
第１及び第２差動変換回路２１，２２を構成するエミッタ接地アンプ２５，２７とベース接地アンプ２６，２８は、同一の半導体基板上に近接して形成されるため、それらは同一の電気的特性を持つ。
【００１９】
上記のように構成された差動アンプ回路２０の動作を説明する。
第１及び第２入力信号Ｉｚ，Ｉｘの相対振幅誤差及び位相誤差をｐ及びφとすると、入力信号Ｉｚ，Ｉｘは次のように表せる。
【００２０】
【数１】
【００２１】
【数２】
【００２２】
【数３】
【００２３】
従って、クロスカップルされた最終の出力信号Ｏｚ，Ｏｘは、
【００２４】
【数４】
【００２５】
この場合、出力信号Ｏｚ，Ｏｘの振幅誤差ｋ(o) は、
【００２６】
【数５】
【００２７】
【数６】
【００２８】
仮に、入力信号誤差をｐ＝１．２（誤差２０％），φ＝＋２０°、回路内部の誤差をｋ＝１．０５（誤差５％），θ＝＋５°として出力誤差を計算すると、振幅誤差１．０１（誤差１％）、位相誤差ー０．９６°となる。このように、入力信号Ｉｚ，Ｉｘの振幅誤差及び位相誤差に対して、出力信号Ｏｚ，Ｏｘのそれらは、全く問題ないレベルに改善される。
【００２９】
即ち、シングルエンド構成のエミッタ接地アンプ２５，２７では、単なるバイアス電流の切替え動作ではなく、大信号入力時には入力信号による自己バイアス効果でバイアス電流が増加し（ＡＢ級動作）、出力電力（電流）の飽和が従来のエミッタ結合差動アンプに比べて遅くなる。従って、両アンプ２５，２７の出力信号Ｓ１ｚ，Ｓ２ｚは、直線性の良い特性を持ち、更には電力効率が良い。
【００３０】
そして、第１差動変換回路２１の差動出力信号Ｓ１ｚ，Ｓ１ｘと第２差動変換回路２２の差動出力信号Ｓ２ｚ，Ｓ２ｘをクロスカップルすることで、それらにより生成される出力信号Ｏｚ，Ｏｘは高い平衡度特性を持つ。従って、本実施形態の差動アンプ回路２０は、直線性が良く平衡度の高い相補出力信号Ｏｚ，Ｏｘを出力する。
【００３１】
図３は、差動アンプ回路２０のトランジスタレベルの回路図である。
第１差動変換回路２１は、エミッタ接地アンプ２５とベース接地アンプ２６とから構成されている。
【００３２】
エミッタ接地アンプ２５は、ＮＰＮトランジスタＱ１１、抵抗Ｒ１，Ｒ２及びコンデンサＣ１から構成されている。トランジスタＱ１１のベースには抵抗Ｒ１を介してバイアス電圧ＶＢが印加され、エミッタは抵抗Ｒ２を介して接地されている。トランジスタＱ１１のベースはＤＣカット用のコンデンサＣ１を介して第１入力端子Ｔｉ１に接続され、コレクタは第１出力端子Ｔｏ１に接続されている。
【００３３】
ベース接地アンプ２６は、ＮＰＮトランジスタＱ１２、抵抗Ｒ３，Ｒ４及びコンデンサＣ２，Ｃ３から構成されている。トランジスタＱ１２のベースはコンデンサＣ２を介して接地されると共に、抵抗Ｒ３を介してバイアス電圧ＶＢが供給されている。トランジスタＱ１２のエミッタは抵抗Ｒ４を介して接地されている。そして、トランジスタＱ１２のエミッタはＤＣカット用のコンデンサＣ３を介して第１入力端子Ｔｉ１に接続され、コレクタは第２出力端子Ｔｏ２に接続されている。
【００３４】
第２差動変換回路２２は、エミッタ接地アンプ２７とベース接地アンプ２８とから構成されている。
エミッタ接地アンプ２７は、ＮＰＮトランジスタＱ１３、抵抗Ｒ５，Ｒ６及びコンデンサＣ４から構成されている。トランジスタＱ１３のベースには抵抗Ｒ５を介してバイアス電圧ＶＢが印加され、エミッタは抵抗Ｒ６を介して接地されている。トランジスタＱ１３のベースにはＤＣカット用のコンデンサＣ４を介して第２入力端子Ｔｉ２に接続され、コレクタは第２出力端子Ｔｏ２に接続されている。
【００３５】
ベース接地アンプ２８は、ＮＰＮトランジスタＱ１４、抵抗Ｒ７，Ｒ８及びコンデンサＣ５，Ｃ６から構成されている。トランジスタＱ１４のベースはコンデンサＣ５を介して接地されると共に、抵抗Ｒ７を介してバイアス電圧ＶＢが供給されている。トランジスタＱ１４のエミッタは抵抗Ｒ８を介して接地されている。そして、トランジスタＱ１４のエミッタはＤＣカット用のコンデンサＣ６を介して第２入力端子Ｔｉ２に接続され、コレクタは第１出力端子Ｔｏ１に接続されている。
【００３６】
各トランジスタＱ１１〜Ｑ１４のエミッタに接続された抵抗Ｒ２，Ｒ４，Ｒ６，Ｒ８は各アンプ２５〜２８のゲインを決定する。ベース接地アンプ２６，２８のコンデンサＣ２，Ｃ５はトランジスタＱ１２，Ｑ１４のベース接地容量である。
【００３７】
即ち、トランジスタＱ１１のエミッタとトランジスタＱ１４のエミッタがドットされて第１出力端子Ｔｏ１に接続され、これにより第１エミッタ接地アンプ２５の出力信号と第２ベース接地アンプ２８の出力信号とにより出力信号Ｏｚが生成される。同様に、トランジスタＱ１２のエミッタとトランジスタＱ１３のエミッタがドットされて第２出力端子Ｔｏ２に接続され、これにより第１ベース接地アンプ２６の出力信号と第２エミッタ接地アンプ２７の出力信号とにより出力信号Ｏｘが生成される。従って、図１及び図２に示すように、加算器２３，２４を用いなくてもよい。
【００３８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）差動アンプ回路２０はそれぞれ一対のエミッタ接地アンプ２５，２７とベース接地アンプ２６，２８から構成される第１及び第２差動変換回路２１，２２を備え、各アンプ２５〜２８による差動出力信号Ｓ１ｚ，Ｓ１ｘ，Ｓ２ｚ，Ｓ２ｘをクロスカップルして差動出力信号Ｏｚ，Ｏｘを生成するようにした。その結果、差動出力信号をＳ１ｚ，Ｓ１ｘ，Ｓ２ｚ，Ｓ２ｘクロスカップルしたため、平衡度の高い差動出力信号Ｏｚ，Ｏｘを得ることができる。そして、エミッタ接地型アンプ２５，２７で構成したため、差動出力信号Ｏｚ，Ｏｘは直線性を良くすることができる。
【００３９】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記実施形態のアンプ２５〜２８の構成を適宜変更して実施しても良い。
例えば、図４には、差動アンプ回路２０ａの回路図を示す。この差動アンプ回路２０ａは、第１及び第２差動変換回路２１ａ，２２ａを備え、それらはそれぞれ一対のエミッタ接地アンプ２５ａ，２７ａとベース接地アンプ２６ａ，２８ａにより構成されている。エミッタ接地アンプ２５ａはＮＰＮトランジスタＱ１１と抵抗Ｒ２とから構成され、トランジスタＱ１１のエミッタは抵抗Ｒ２を介して接地され、ベースには入力信号Ｉｚが印加されている。
【００４０】
ベース接地アンプ２６ａはＮＰＮトランジスタＱ１２，Ｑ１５、抵抗Ｒ４及びコンデンサＣ２から構成されている。トランジスタＱ１４のベースにはバイアス電圧ＶＢが印加され、そのベースはコンデンサＣ２を介して接地されている。トランジスタＱ１４のエミッタは抵抗Ｒ４を介して接地されている。トランジスタＴ１４と抵抗Ｒ４との間にはトランジスタＱ１５が挿入接続されている。トランジスタＱ１５はコレクタがトランジスタＱ１４のエミッタに接続され、エミッタが抵抗Ｒ４に接続されている。トランジスタＱ１５はベースとコレクタが互いに接続され、そのベースはエミッタ接地アンプ２５ａのトランジスタＱ１１のベースに接続されている。
【００４１】
第２エミッタ接地アンプ２７ａはＮＰＮトランジスタＱ１３と抵抗Ｒ６とから構成され、第１エミッタ接地アンプ２５ａと同様に接続されている。第２ベース接地アンプ２８ａはトランジスタＮＰＮＱ１４，Ｑ１６、抵抗Ｒ８及びコンデンサＣ６とから構成され、第１ベース接地アンプ２６ａと同様に接続されている。
【００４２】
このように構成された差動アンプ回路２０ａにおいて、第１及び第２ベース接地アンプ２６ａ，２８ａのトランジスタＱ１５，ｑ１６のベースに印加するバイアス電圧はトランジスタＱ１２，Ｑ１４が流す電流によってその電位が決定され、そのバイアス電圧を第１及び第２エミッタ接地アンプ２５ａ，２７ａのトランジスタＱ１２，Ｑ１３のベースに印加する。これにより、抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ７と入力部にＤＣカット用のコンデンサＣ１，Ｃ３，Ｃ４，Ｃ６が不要になる。
【００４３】
また、図５には、差動アンプ回路２０ｂの回路図を示す。この差動アンプ回路２０ｂは、第１及び第２差動変換回路２１ｂ，２２ｂを備え、それらはそれぞれ一対のエミッタ接地アンプ２５ｂ，２７ｂとベース接地アンプ２６ｂ，２８ｂにより構成されている。エミッタ接地アンプ２５ｂはＮＰＮトランジスタＱ１１，Ｑ１７と抵抗Ｒ２とから構成され、トランジスタＱ１１のエミッタは抵抗Ｒ２を介して接地され、ベースには入力信号Ｉｚが印加されている。トランジスタＱ１１と出力端子Ｔｏ１の間にはトランジスタＱ１７が挿入接続されている。トランジスタＱ１７はエミッタがトランジスタＱ１１のコレクタに接続され、コレクタが出力端子Ｔｏ１に接続されている。トランジスタＱ１７のベースにはバイアス電圧ＶＢが印加されている。
【００４４】
ベース接地アンプ２６ｂはＮＰＮトランジスタＱ１２，Ｑ１５、抵抗Ｒ４及びコンデンサＣ２から構成されている。トランジスタＱ１４のベースにはバイアス電圧ＶＢが印加され、そのベースはコンデンサＣ２を介して接地されている。トランジスタＱ１４のエミッタは抵抗Ｒ４を介して接地されている。トランジスタＴ１４と抵抗Ｒ４との間にはトランジスタＱ１５が挿入接続されている。トランジスタＱ１５はコレクタがトランジスタＱ１４のエミッタに接続され、エミッタが抵抗Ｒ４に接続されている。トランジスタＱ１５はベースとコレクタが互いに接続され、そのベースはエミッタ接地アンプ２５ｂのトランジスタＱ１１のベースに接続されている。
【００４５】
第２エミッタ接地アンプ２７ｂはＮＰＮトランジスタＱ１３，Ｑ１８と抵抗Ｒ６とから構成され、第１エミッタ接地アンプ２５ｂと同様に接続されている。第２ベース接地アンプ２８ｂはＮＰＮトランジスタＱ１４，Ｑ１６、抵抗Ｒ８及びコンデンサＣ６とから構成され、第１ベース接地アンプ２６ｂと同様に接続されている。
【００４６】
このように構成された差動アンプ回路２０ｂでは、上記の差動アンプ回路２０ａと同様にバイアス電圧を供給するための抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ７と入力部にＤＣカット用のコンデンサＣ１，Ｃ３，Ｃ４，Ｃ６が不要であり、チップ面積が小さくてすむ。更に、この差動アンプ回路２０ｂは、エミッタ接地アンプ２５ａ，２７ａがカスコード構成となり、回路内部の平衡度が良い。
【００４７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図６に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００４８】
図６は、シングルエンド差動変換回路の回路図である。
この差動変換回路３０は、出力段に第一実施形態の差動アンプ回路２０を備えたものである。即ち、差動変換回路３０は入力段の差動変換部３１と出力段の差動アンプ回路２０から構成されている。差動変換部３１は一対のベース入力エミッタ接地アンプ３２とエミッタ入力ベース接地アンプ３３とから構成されている。両アンプ３２，３３には共通に入力信号Ｉｎが入力され、差動出力信号Ｉｚ，Ｉｘを出力する。
【００４９】
この様にシングルエンド差動変換回路３０を構成することで、直線性が良く平衡度が高い出力信号Ｏｚ，Ｏｘが得られる。
尚、第一実施形態の差動アンプ回路２０に替えて、図４の差動アンプ回路２０ａ又は図５の差動アンプ回路２０ｂを用いて実施しても良い。
【００５０】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図７に従って説明する。
尚、説明の便宜上、第一及び第二実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００５１】
図７は、差動入力型ミキサ回路の回路図である。
このミキサ回路４０は、ギルバートセルミキサの下段ディファレンシャルペア部分を第一実施形態の差動アンプ回路２０（又は、図４又は図５の差動アンプ回路２０ａ，２０ｂ）にて構成した差動入力型のミキサ回路である。
【００５２】
即ち、ミキサ回路４０は、差動アンプ回路２０と一対の差動回路４１，４２を備えている。第１差動回路４１はエミッタ結合されたＮＰＮトランジスタＱ２１，Ｑ２２から構成され、エミッタの接続点には差動アンプ回路２０の出力信号Ｏｚが供給されている。トランジスタＱ２１，Ｑ２２のベースにはそれぞれキャリア信号ＬＯｚ，ＬＯｘが供給されている。
【００５３】
第２差動回路４２はエミッタ結合されたＮＰＮトランジスタＱ２３，Ｑ２４から構成され、エミッタの接続点には差動アンプ回路２０の出力信号Ｏｘが供給されている。トランジスタＱ２３，Ｑ２４のベースにはそれぞれキャリア信号ＬＯｘ，ＬＯｚが供給されている。
【００５４】
第１及び第２差動回路４１，４２の出力はクロスカップルされ、これにより、ミキサ回路４０は入力信号Ｉｚ，Ｉｘとキャリア信号ＬＯｚ，ＬＯｘをミキシングして生成した信号Ｏ１ｚ，Ｏ１ｘを出力する。このように構成されたミキサ回路４０は、回路内部において平衡度が高く、直線性が良く平衡度の高い出力信号Ｏ１ｚ，Ｏ１ｘを得ることができる。
【００５５】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図８に従って説明する。
尚、説明の便宜上、第一〜第三実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００５６】
図８は、シングルエンド入力型ミキサ回路の回路図である。
このミキサ回路５０は、ギルバートセルミキサの下段ディファレンシャルペア部分を第二実施形態のシングルエンド差動変換回路３０にて構成したシングルエンド入力型のミキサ回路である。
【００５７】
即ち、ミキサ回路５０は、差動変換回路３０及び一対の差動回路４１，４２を備え、差動変換回路３０は差動変換部３１と差動アンプ回路２０とから構成されている。
【００５８】
このように構成されたミキサ回路５０は、差動信号を生成するための外部バルーン(Balun) が不要であり、入力信号Ｉｎの周波数帯域が広い場合においても、平衡度が高く直線性の良い出力信号Ｏ２ｚ，Ｏ２ｘを得ることができる。
【００５９】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記各実施形態におけるＮＰＮトランジスタＱ１１，Ｑ１２，…を、ＰＮＰバイポーラトランジスタ又はＦＥＴで構成して実施しても良い。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、平衡度が高く、直線性の良い信号を出力することのできる差動アンプ回路、差動変換回路及びミキサ回路を提供することができる。
【図面の簡単な説明】
【図１】 差動アンプ回路のブロック回路図である。
【図２】 差動アンプ回路のブロック回路図である。
【図３】 差動アンプ回路の詳細な回路図である。
【図４】 別の差動アンプ回路の回路図である。
【図５】 別の差動アンプ回路の回路図である。
【図６】 シングルエンド差動変換回路の回路図である。
【図７】 差動入力型ミキサ回路の回路図である。
【図８】 シングルエンド入力型ミキサ回路の回路図である。
【図９】 従来例の回路図である。
【符号の説明】
２０ 差動アンプ回路
２１ 第１のシングルエンド差動変換回路
２２ 第２のシングルエンド差動変換回路
２５，２７ エミッタ接地型アンプ
２６，２８ ベース接地型アンプ
３０ シングルエンド差動変換回路
３１ 差動変換部
Ｉｚ，Ｉｘ 第１及び第２入力信号
Ｓ１ｚ，Ｓ１ｘ 第１の差動信号
Ｓ２ｚ，Ｓ２ｘ 第２の差動信号
Ｏｚ，Ｏｘ 第３の差動信号
Claims (7)
- 第１エミッタ接地型アンプと第１ベース接地型アンプとから構成され、両アンプには共通に第１の入力信号が供給され、該第１の入力信号に対応する第１の差動信号を出力する第１のシングルエンド差動変換回路と、
第２エミッタ接地型アンプと第２ベース接地型アンプとから構成され、両アンプには共通に第２の入力信号が供給され、該第２の入力信号に対応する第２の差動信号を出力する第２のシングルエンド差動変換回路と、
を備え、
前記第１エミッタ接地型アンプを構成するトランジスタのエミッタと前記第２エミッタ接地型アンプを構成するトランジスタのエミッタとをそれぞれ抵抗を介して接地し、
前記第１ベース接地型アンプを構成するトランジスタのエミッタと前記第２ベース接地型アンプを構成するトランジスタのエミッタとをそれぞれ抵抗を介して接地し、
前記第１及び第２の差動信号をクロスカップルして生成した第３の差動信号を出力することを特徴とする差動アンプ回路。 - 前記第１の入力信号はＤＣカット用のコンデンサを介して前記第１エミッタ接地型アンプと前記第１ベース接地型アンプに供給され、
前記第２の入力信号はＤＣカット用のコンデンサを介して前記第２エミッタ接地型アンプと前記第２ベース接地型アンプに供給される、
ことを特徴とする請求項１に記載の差動アンプ回路。 - 第１エミッタ接地型アンプと第１ベース接地型アンプとから構成され、両アンプには共通に第１の入力信号が供給され、該第１の入力信号に対応する第１の差動信号を出力する第１のシングルエンド差動変換回路と、
第２エミッタ接地型アンプと第２ベース接地型アンプとから構成され、両アンプには共通に第２の入力信号が供給され、該第２の入力信号に対応する第２の差動信号を出力する第２のシングルエンド差動変換回路と、
を備え、
前記第１エミッタ接地型アンプを構成する第１のトランジスタのエミッタを第１の抵抗を介して接地し、
前記第２エミッタ接地型アンプを構成する第２のトランジスタのエミッタを第２の抵抗を介して接地し、
前記第１ベース接地型アンプを構成する第３のトランジスタのエミッタをベースとコレクタが互いに接続された第４のトランジスタのコレクタに接続し、同第４のトランジスタのエミッタを第３の抵抗を介して接地し、前記第１ベース接地型アンプに供給される前記第１の入力信号を第４のトランジスタのベースに入力し、
前記第２ベース接地型アンプを構成する第５のトランジスタのエミッタをベースとコレクタが互いに接続された第６のトランジスタのコレクタに接続し、同第６のトランジスタのエミッタを第４の抵抗を介して接地し、前記第２ベース接地型アンプに供給される前記第２の入力信号を第６のトランジスタのベースに入力し、
前記第１及び第２の差動信号をクロスカップルして生成した第３の差動信号を出力することを特徴とする差動アンプ回路。 - 前記第１エミッタ接地型アンプを構成する第１のトランジスタのコレクタは、ベースにバイアス電圧が供給される第７のトランジスタのエミッタに接続され、同第７のトランジスタのコレクタから前記第１の差動信号を構成する１つの信号を出力し、
前記第２エミッタ接地型アンプを構成する第２のトランジスタのコレクタは、ベースに前記バイアス電圧が供給される第８のトランジスタのエミッタに接続され、同第８のトランジスタのコレクタから前記第２の差動信号を構成する１つの信号を出力する、
ことを特徴とする請求項３に記載の差動アンプ回路。 - エミッタ接地型アンプとベース接地型アンプとから構成され、両アンプには共通に入力信号が供給され、該入力信号に対応する差動信号を出力する差動変換部と、
前記差動信号が前記第１及び第２の入力信号として入力される請求項１〜４のうちの何れか１項に記載の差動アンプ回路と、
を備えたことを特徴とする差動変換回路。 - ディファレンシャルペア部分を有するギルバートセルミキサからなるミキサ回路において、
前記ディファレンシャルペア部分に請求項１〜４のうちの何れか１項に記載の差動アンプ回路を用いたことを特徴とするミキサ回路。 - ディファレンシャルペア部分を有するギルバートセルミキサからなるミキサ回路において、
前記ディファレンシャルペア部分に請求項５に記載の差動変換回路を用いたことを特徴とするミキサ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176491A JP4267181B2 (ja) | 2000-06-13 | 2000-06-13 | 差動アンプ回路、差動変換回路及びミキサ回路 |
| US09/805,103 US6927629B2 (en) | 2000-06-13 | 2001-03-14 | Differential amplifier having improved balanced and linearity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176491A JP4267181B2 (ja) | 2000-06-13 | 2000-06-13 | 差動アンプ回路、差動変換回路及びミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358546A JP2001358546A (ja) | 2001-12-26 |
| JP4267181B2 true JP4267181B2 (ja) | 2009-05-27 |
Family
ID=18678212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176491A Expired - Fee Related JP4267181B2 (ja) | 2000-06-13 | 2000-06-13 | 差動アンプ回路、差動変換回路及びミキサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6927629B2 (ja) |
| JP (1) | JP4267181B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603964B1 (en) * | 2000-09-05 | 2003-08-05 | Motorola, Inc. | Mixer with reduced carrier feedthrough |
| EP1500187B1 (en) * | 2002-04-08 | 2010-11-24 | ST-Ericsson SA | A differential amplifier |
| US6958650B1 (en) | 2003-05-14 | 2005-10-25 | Marvell International Ltd. | Push-pull buffer/amplifier |
| JP2005064766A (ja) | 2003-08-08 | 2005-03-10 | Alps Electric Co Ltd | 可変利得増幅器 |
| US7801504B2 (en) | 2005-12-08 | 2010-09-21 | Qualcomm Incorporated | Common-gate common-source transconductance stage for RF downconversion mixer |
| JP4725472B2 (ja) * | 2006-09-29 | 2011-07-13 | ソニー株式会社 | 引き算回路および演算増幅器 |
| KR100852186B1 (ko) * | 2006-11-02 | 2008-08-13 | 삼성전자주식회사 | 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기 |
| KR101682375B1 (ko) * | 2010-07-12 | 2016-12-07 | 삼성전자주식회사 | 구동 증폭기 |
| JP5828069B2 (ja) | 2011-07-27 | 2015-12-02 | パナソニックＩｐマネジメント株式会社 | 電力分配回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE31545E (en) * | 1977-10-31 | 1984-03-27 | Tektronix, Inc. | Feed-forward amplifier |
| US4945263A (en) * | 1989-08-23 | 1990-07-31 | National Semiconductor Corporation | TTL to ECL/CML translator circuit with differential output |
| US5047728A (en) * | 1990-07-18 | 1991-09-10 | Anadigics | Amplifier having a low noise active GaAs MESFET load |
| JP2914005B2 (ja) * | 1992-04-14 | 1999-06-28 | 日本電気株式会社 | 差動増幅回路 |
| US5451914A (en) * | 1994-07-05 | 1995-09-19 | Motorola, Inc. | Multi-layer radio frequency transformer |
-
2000
- 2000-06-13 JP JP2000176491A patent/JP4267181B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-14 US US09/805,103 patent/US6927629B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358546A (ja) | 2001-12-26 |
| US20020057132A1 (en) | 2002-05-16 |
| US6927629B2 (en) | 2005-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308058B1 (en) | Image reject mixer | |
| US8279003B2 (en) | Differential RF amplifier | |
| EP1829202B1 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
| JP3504731B2 (ja) | 能動ミキサ | |
| US7332933B2 (en) | Circuit for compensating for the declination of balanced impedance elements and a frequency mixer | |
| US8040166B2 (en) | Frequency multiplier | |
| US8299838B2 (en) | Combined mixer and balun design | |
| US20030013419A1 (en) | Differential to single-ended converter with large output swing | |
| GB2331193A (en) | Image reject mixer arrangements | |
| JP2002076235A (ja) | 半導体装置 | |
| JP5128680B2 (ja) | ミキサ回路 | |
| JP4267181B2 (ja) | 差動アンプ回路、差動変換回路及びミキサ回路 | |
| US20090261903A1 (en) | Variable gain rf amplifier | |
| JP2004120478A (ja) | ミキサ回路及び差動増幅回路 | |
| KR20070106009A (ko) | 저잡음 혼합기 회로, 잡음 감소 회로, 수신기 회로,고주파수 수신기 및 잡음 감소 방법 | |
| JP3382128B2 (ja) | 差動増幅器 | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| JP3097563B2 (ja) | 利得可変増幅器 | |
| EP0853373A1 (en) | Double balanced mixer | |
| JP2005184608A (ja) | 通信用半導体集積回路 | |
| JP2007506326A (ja) | 高性能低雑音増幅器 | |
| EP1154567B1 (en) | Radio frequency amplifier and tuner | |
| CN118381485B (zh) | 一种宽带高平衡单端转差分阻抗变换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |