JPH0645885A - 発振回路を具える電気回路 - Google Patents

発振回路を具える電気回路

Info

Publication number
JPH0645885A
JPH0645885A JP5075810A JP7581093A JPH0645885A JP H0645885 A JPH0645885 A JP H0645885A JP 5075810 A JP5075810 A JP 5075810A JP 7581093 A JP7581093 A JP 7581093A JP H0645885 A JPH0645885 A JP H0645885A
Authority
JP
Japan
Prior art keywords
voltage
circuit
switching
electrode
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5075810A
Other languages
English (en)
Inventor
Adrianus Sempel
セムペル アドリアヌス
Nieuwenburg Johannes Van
ファン ニューウェンブルク ヨハネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0645885A publication Critical patent/JPH0645885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
    • H03K3/2821—Emitters connected to one another by using a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【目的】 過渡電圧による不所望な信号放出を低減化さ
せた発振回路を具える電気回路を提供する。 【構成】 発振回路が、コンデンサ20の両電極21a , 21
b に交互に接続される２つの電圧源22ａ, 22ｂを有す
る。電極21ａ, 21ｂはそれぞれ負荷回路24ａ, 24ｂを経
て電圧源の共通基準ノード23にも接続する。それぞれの
電圧源22ａ, 22ｂは互いに逆の電流を交互に発生してコ
ンデンサ20に供給し、これら電流がコンデンサ20をしき
い値レベルに充電及び放電させ、その後スイッチング制
御回路25が電圧源の結合を交換する。スイッチング時に
第１電極21ａにおける電圧レベルに過渡状態を生ぜしめ
ないようにする為に、電圧制御回路40が電圧源22ａ, 22
ｂによって供給される電圧間に差を与え、この差を充電
によりコンデンサ20の両端間に形成される電圧に一致さ
せる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、容量性素子を有する発
振回路を具える電気回路であって、前記の容量性素子の
第１及び第２電極が、−それぞれの負荷回路を経て基準
ノードに結合され、且つ、−第１及び第２電圧源をそれ
ぞれ経て前記の基準ノードに切換え的に結合され、且
つ、−前記の第１及び第２電圧源に結合されたスイッチ
ング制御回路の入力端子にもそれぞれ結合され、前記の
スイッチング制御回路は、−前記の第１電極が第１電圧
源から遮断され前記の第２電極が第２電圧源に結合され
る第１スイッチング動作を制御し、−前記の第２電極が
第２電圧源から遮断され、前記の第１電極が第１電圧源
に結合される第２スイッチング動作を制御し、−前記の
第１及び第２電極間のキャパシタンス電圧が上側のしき
い値を越えるか或いは下側のしきい値よりも降下した際
にそれぞれ前記の第１及び第２スイッチング動作を実行
するようになっている発振回路を具える電気回路に関す
るものである。
【０００２】
【従来の技術】上述した種類の電気回路は欧州特許出願
公開第ＥＰ−Ａ 0296668号から既知であり、しばしば局
部発振器として用いられている。本明細書で、局部発振
器とは、例えば第１電極に得られるような発振信号を電
気回路の一部分のみに、例えば混合段に限定される受信
機に用いられる発振器を意味するものとする。
【０００３】上述した発振器は容量性素子の周期的な充
電及び放電に基づいている。これは以下のように実現さ
れる。第２スイッチング動作後、容量性素子及び第２電
極に結合された負荷回路が第１電圧源の両端間に第１の
直列接続回路として接続されている。第１電圧源により
この第１直列接続回路を経て発生される電流が容量性素
子を充電し、容量性素子の電極間の電圧を増大させる
（この電圧を以後キャパシタンス電圧と称する）。
【０００４】このキャパシタンス電圧が上側のしきい値
を越えると、第１スイッチング動作が行なわれる。この
場合第１電圧源が遮断される。これと同時に又は少なく
とも後の瞬時に第２電圧源が結合され、容量性素子と第
１電極に結合された負荷回路とより成る第２の直列接続
回路が第２電圧源の両端間に接続される。従って、第１
及び第２直列接続回路の各々が容量性素子と負荷回路と
を有する。しかし、第１及び第２直列接続回路における
容量性素子は逆の電極を経て第１及び第２電圧源にそれ
ぞれ接続されるという点で相違している。従って、第２
電圧源は、第１電圧源が発生する電流に対し容量性素子
を逆方向に流れる電流を発生する。従って、第２直列接
続回路を流れる電流は容量性素子を再び放電させ、これ
によりキャパシタンス電圧を減少させる。この電圧が下
側のしきい値よりも降下すると、第２スイッチング動作
が行なわれ、充電処理が繰返される。従って、周期的な
充電及び放電が達成される。
【０００５】第１電極における電圧は、第１電圧源によ
り又容量性素子を介して第２電圧源により交互に決定さ
れる。欧州特許出願公開ＥＰ−Ａ 0296668号明細書に開
示された回路では、第１及び第２電圧源により取出され
る電圧は互いに等しい。従って、スイッチング動作は第
１電極に過渡電圧を生ぜしめ、その大きさは、蓄積され
る電荷による容量性素子の両端間に存在する電圧に相当
する。
【０００６】このことは、発振信号の高周波成分を発振
器として作用する回路の部分を越えて放出させる寄生結
合を回路中に生ぜしめるという点で欠点となる。過渡電
圧は、高周波成分の為に、充電及び放電中に通常の発振
電圧を増大及び減少させる以上にこのような放出に寄与
する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、不所
望な信号放出を低減せしめた前述した種類の電気回路を
提供せんとするにある。
【０００８】
【課題を解決するための手段】本発明は、容量性素子を
有する発振回路を具える電気回路であって、前記の容量
性素子の第１及び第２電極が、−それぞれの負荷回路を
経て基準ノードに結合され、且つ、−第１及び第２電圧
源をそれぞれ経て前記の基準ノードに切換え的に結合さ
れ、且つ、−前記の第１及び第２電圧源に結合されたス
イッチング制御回路の入力端子にもそれぞれ結合され、
前記のスイッチング制御回路は、−前記の第１電極が第
１電圧源から遮断され前記の第２電極が第２電圧源に結
合される第１スイッチング動作を制御し、−前記の第２
電極が第２電圧源から遮断され、前記の第１電極が第１
電圧源に結合される第２スイッチング動作を制御し、−
前記の第１及び第２電極間のキャパシタンス電圧が上側
のしきい値を越えるか或いは下側のしきい値よりも降下
した際にそれぞれ前記の第１及び第２スイッチング動作
を実行するようになっている発振回路を具える電気回路
において、前記の発振回路が、前記のスイッチング制御
回路と同期して第１及び第２電圧源を制御する電圧制御
回路を具え、−第１スイッチング動作の直前に第１電圧
源によって供給される電圧と、第１スイッチング動作の
直後に第２電圧源によって供給される電圧との間に第１
の電圧差を与え、−第２スイッチング動作の直後に第１
電圧源によって供給される電圧と、第２スイッチング動
作の直前に第２電圧源により供給される電圧との間に第
２の電圧差を与え、−これら第１及び第２電圧差をそれ
ぞれ第１及び第２スイッチング動作中に存在するキャパ
シタンス電圧にほぼ一致させることを特徴とする。
【０００９】電圧差は、スイッチング時に第１電極にお
ける電圧にキャパシタンス電圧が及ぼす影響を補償す
る。第１電極における過渡電圧は（従って第２電極にお
ける過渡電圧も）スイッチング中阻止される。キャパシ
タンス電圧、従って必要とする差電圧が第１スイッチン
グ動作中と第２スイッチング動作中とで異なる為、少な
くとも一方の電圧源を可変電圧を発生しうるようにする
必要がある。第１及び第２電圧差はそれぞれ上側のしき
い値及び下側のしきい値に相当する為、必要とする電圧
差は予め分っている。従って、原理的に別の回路により
可変制御電圧を発生せしめることができる。
【００１０】本発明による電気回路の例では、前記の第
１及び第２電極は電圧制御回路のそれぞれの入力端子に
も結合され、電圧制御回路と第１及び第２電圧源との組
合せが第１及び第２差動増幅器をそれぞれ構成し、これ
ら差動増幅器が電圧制御回路の入力端子間の電圧差の変
化を第１及び第２電圧源により供給される電圧に伝達
し、第１及び第２差動増幅器の利得間にほぼ１の差を与
えるようにしたことを特徴とする。電圧源の出力端子間
の所望の可変電圧差は追加の電圧発生回路を用いること
なく第１及び第２電極間の電圧から取出される。
【００１１】本発明による電気回路の他の例では、第１
及び第２差動増幅器の利得がそれぞれ＋1/2 及び−1/2
であることを特徴とする。この場合、電圧制御回路を、
第１及び第２電極に対する回路を同一にした対称的な回
路として構成しうる。
【００１２】本発明による電気回路の他の例では、前記
の第１及び第２電極が電圧制御回路の入力端子にもそれ
ぞれ結合され、電圧制御回路が第１電圧源と相俟って差
動増幅器を構成し、この差動増幅器がほぼ１の利得で前
記の入力端子間の電圧差の変化を第１電圧源によって供
給される電圧に伝達するようになっていることを特徴と
する。この場合、１つの電圧源のみを再調整する必要が
ある。
【００１３】本発明による電気回路の他の実施例では、
第１電圧源が電圧ホロワとして接続されたトランジスタ
を有し、その電圧ホロワ端子が第１電極に結合されてい
る発振回路を具える電気回路において、電圧制御回路及
びスイッチング制御回路の出力端子が一緒に抵抗性素子
を経て基準ノードに接続され、この抵抗性素子の端子が
電圧ホロワとして接続されたトランジスタの制御端子に
制御の目的で結合されていることを特徴とする。この場
合、電圧制御回路及びスイッチング制御回路により供給
される電流は双方共抵抗性素子を流れる。その結果、制
御電極における電圧により、制御電圧が電圧ホロワトラ
ンジスタの達成しうる最小出力電圧よりも高いトランジ
スタしきい値電圧よりも低くなった場合に電圧源を制御
或いは遮断するようになる。この場合、第１電極の切換
えとこの第１電極における電圧の制御とが１個のみのト
ランジスタにより同時に行なわれる。
【００１４】本発明による電気回路の他の例では、負荷
回路を電流制御素子として接続することを特徴とする。
このようにすることにより容量性素子を流れる充電電流
が電流制御素子によってのみ決定され、電圧制御回路は
容量性素子を充電するのに必要とする時間に、すなわち
発振周波数に影響を与えない。
【００１５】本発明による電気回路の他の例では、この
電気回路を半導体基板上に集積化したことを特徴とす
る。電気回路の種々の部分を基板上に集積化すると、基
板電流が重要な寄生結合機構を構成する。従って、基板
上に集積化された回路に対し、発振信号中の過渡電圧及
びスパイク電圧を阻止し、信号の不所望な放出を減少せ
しめるという利点が得られるようにすることが特に重要
となる。
【００１６】本発明による電気回路の他の例では、この
電気回路が少なくとも２つの局部発振器を有するように
したことを特徴とする。前述したように局部発振器の上
側及び下側のしきい値の変化が周波数妨害として表われ
る。従って、周波数を安定化させる為に数個の発振器を
用いる場合、寄生結合が最小な発振器を用いるのが有利
である。このようにすることは特に、マルチチャネル復
調回路を有する本発明による電気回路の例に適用され
る。マルチチャネル復調回路、例えば衛星テレビジョン
受信のマルチチャネル音声用復調回路では、発振器信号
の高調波が受信すべき信号の高調波と混同される。これ
により復調が間違ったものとなる。この場合も、周波数
をできるだけ安定にするのが有利である。
【００１７】本発明による電気回路の例は、容量性素子
を接続する為の端子を有する。このような電気回路は、
発振器の周波数範囲が外部接続コンデンサにより規定さ
れる回路に用いて適している。
【００１８】以下図面につき説明する。多くの電気回路
は１つ以上の発振器を有しており、その信号は回路の一
部分においてのみ用いられている。図１は例えば、２以
上のオーディオチャネルを有する衛星テレビジョン信号
における異なるオーディオ信号を復調するのに必要とす
るマルチチャネル復調回路10の形態のこのような回路の
一例を示す。
【００１９】マルチチャネル復調回路は２つの復調器12
, 13 に結合された単一入力端子11を有する。各復調器
は、入力端子で受けた信号が供給されるマルチプライヤ
14 ,15を有する。マルチプライヤ14 , 15 では、入力信
号にそれぞれの発振器16 ,17から生じる信号が乗じら
れ、乗算された信号は低周波混合積を含んでいる。低周
波混合積は低域通過フィルタ18 , 19 を経て回路の他の
部分（図示せず）に供給され、これら他の部分が発振器
16 , 17 の発振周波数を再調整する補正信号を生じる。
【００２０】発振器16 , 17 の出力信号は回路中で制限
された個数の点でのみ、例えばマルチプライヤで用いら
れる。従って、発振器16 , 17 は局部発振器と称され
る。発振器の出力信号を回路の他の部分に結合するのは
望ましいことではない。発振器16 , 17 が互いの信号を
受けると、これら発振器自体の周波数の安定性が悪くな
る。他の例では、これら発振器の信号の高調波が（実質
的に）一致する為に、一方の発振器の信号が、他方の発
振器と関連するマルチプライヤに不所望に結合すること
により、乗算信号中に他の低周波混合積を生ぜしめ、こ
の他の低周波混合積が入力信号から得られる混合積より
も優位となるおそれがある。
【００２１】これらの結合問題を、既知の発振回路を示
す図２につき詳細に説明する。この回路の中央部分は容
量性素子20により形成されている。この回路の動作は容
量性素子の周期的な充放電に基づいている。この目的の
為にこの発振回路は共通基準ノード23を有する第１電圧
源22ａ及び第２電圧源22ｂを具えている。これら電圧源
22ａ，22ｂはスイッチ26ａ, 26ｂをそれぞれ経て容量性
素子の第１及び第２電極21ａ，21ｂに開閉的に結合する
ことができる。発振回路は、容量性素子の２つの電極21
ａ，21ｂを基準ノード23に接続する負荷回路24ａ，24ｂ
をも有する。
【００２２】図２に示すように、発振回路は２つのスイ
ッチ26ａ，26ｂを有し、以下の２つの状態Ｉ及び II に
切換えうるように構成されている。 Ｉ：第１スイッチ26ａが導通し、第１電圧源22ａが第１
電極21ａに結合され、一方、第２スイッチ26ｂが遮断さ
れている状態。 II：第２スイッチ26ｂが導通し、第２電圧源22ｂが第２
電極21ｂに結合され、一方、第１スイッチ26ａが遮断さ
れている状態。 図２に示すスイッチ26ａ，26ｂの位置は第２状態 II に
相当する。スイッチ26ａ，26ｂはスイッチング制御回路
25により制御される。このスイッチング制御回路は、容
量性素子20の両端間の電圧降下（第１電極21ａにおける
電圧から第２電極21ｂにおける電圧を引いた値であって
以後キャパシタンス電圧と称する) が下側しきい値より
も低く降下した際に発振回路を第１状態に切換える。キ
ャパシタンス電圧が上側しきい値を越えて増大すると、
発振回路は第２状態に切換わる。
【００２３】回路線図の形態で図２に示す発振回路の動
作を図３に示す信号波形図につき説明する。この図３
は、第１電極21ａにおける電圧Ｖa 30a ( 太いライン)
と、第２電極21ｂにおける電圧Ｖb 30ｂと、キャパシタ
ンス電圧ＶC 32とを時間の関数として示している。発振
回路がスイッチ26ａ, 26ｂにより第１状態に切換わって
いる期間を符号Ｉで示し、発振回路がスイッチ26ａ, 26
ｂにより第２状態に切換わっている期間を符号IIで示し
てある。
【００２４】第１状態Ｉでは、容量性素子20と第２電極
21ｂに結合された負荷回路24ｂとが第１電圧源22ａに対
する直列接続負荷を構成する。この負荷中に発生する電
流が容量性素子20を充電し、キャパシタンス電圧ＶC 32
を増大させる。第１電極21ａにおける電圧Ｖa 30ａは第
１電圧源22ａにより完全に決定され、一定である。第２
電極21ｂにおける電圧（Ｖb ＝Ｖa −Ｖc ）30b は第１
電極21ａにおける電圧Ｖa 30ａからキャパシタンス電圧
ＶC を引いた値に等しく、従って減少する。
【００２５】第２状態IIでは、容量性素子20と、第１電
極に結合された負荷回路24ａとが第２電圧源22ｂに対す
る直列接続負荷を構成する。従って、第２電圧源は第１
状態中に発生する電流とは逆の方向で容量性素子20を流
れる電流を発生する。従って、第２状態II中の電流はキ
ャパシタンス電圧ＶC 32を減少させる。第２電極26ｂに
おける電圧Ｖb 30ｂは第２状態IIにおいて第２電圧源22
ｂによって決まり一定であり、一方、第１電極21ａにお
ける電圧（Ｖa ＝Ｖb ＋Ｖc ）30ａは第２電極21ｂの電
圧Ｖb 30ｂとキャパシタンス電圧とを加えた値に等し
く、従って減少する。
【００２６】第１状態Ｉ及び第２状態II間の切換えはス
イッチング制御回路25により制御される。キャパシタン
ス電圧ＶC 32が上側しきい値を越えると、スイッチング
制御回路はスイッチ26ａ, 26ｂにより、すなわち第１ス
イッチ26ａを遮断し、第２スイッチ26ｂを導通させるこ
とにより発振回路を第２状態IIに切換える。キャパシタ
ンス電圧ＶC 32が下側しきい値よりも低く降下すると、
スイッチング制御回路はスイッチ26ａ, 26ｂにより、す
なわち第１スイッチ26ａを導通させ、第２スイッチ26ｂ
を遮断させることにより発振回路を第１状態Ｉに切換え
る。
【００２７】切換えに際しては双方のスイッチ26ａ, 26
ｂが同時に導通しないようにする。さもないと、容量性
素子20が大きな妨害電流パルスにより急激に放電されて
しまう為である。２つのスイッチ26ａ, 26ｂは同時に導
通しない為、容量性素子は切換え時にその電荷を保持し
ており、従ってキャパシタンス電圧ＶC も切換え時に同
じとなる。
【００２８】既知の回路では、第１及び第２電圧源によ
り順次に供給される電圧Ｖａ，Ｖｂは互いに等しく（＝
ＶS ）、非結合電極における順次の電圧は上記の電圧か
らキャパシタンス電圧ＶC だけ相違する為、切換え時に
第１電極21a 及び第２電極21b における電圧30ａ及び30
ｂに過渡状態が生じる。例えば第１状態Ｉでは、切換え
直前に第１電極における電圧30ａが第１電圧源によりＶ
a ＝ＶS として決定され、第２状態IIでは切換え直後に
この電圧Ｖa ＝Ｖb ＋Ｖc ＝ＶS ＋ＶC が、第２電極21
ｂにおける第２電圧源により供給される電圧（Ｖb ＝Ｖ
s ）により決定されるも第２電圧源により供給される電
圧に対しキャパシタンス電圧ＶC だけシフトしている。
第１及び第２電圧源22ａ, 22ｂにより供給される電圧が
互いに等しく（＝ＶS ）、キャパシタンス電圧ＶC が零
に等しくない場合、切換え時に、この切換え時のキャパ
シタンス電圧に等しい過渡電圧が第１電極における第１
電圧30ａに生じる。第２電極22ｂにおける電圧30ｂにも
同様な過渡状態が生じる。第１及び第２電圧源により供
給される電圧が等しくなくしかも時間に依存しない場合
でも少なくとも一方の切換え瞬時に過渡状態が生じる。
【００２９】このような過渡電圧は、発振回路の他の部
分への寄生結合の為に、発振信号を不所望に寄生放出せ
しめる。例えば、互いに交差する導体通路に対する寄生
結合キャパシタンスの場合、過渡電圧が一方の導体通路
から他方の導体通路に伝達され、寄生キャパシタンスを
放電させるのに必要な時間の間存続する電圧パルスを生
ぜしめる。小さな寄生キャパシタンスでさえも、急峻な
過渡電圧の為に妨害を及ぼす。半導体基板上に集積化さ
れた回路では、この基板に対する寄生キャパシタンスが
同様な結合を生ぜしめる。
【００３０】このような寄生信号伝達は不所望なことで
ある。例えば、図２に示す型の第２発振回路では、この
ような寄生信号伝達によりスインチング制御回路25に対
するしきい値電圧に変動を生ぜしめるおそれがある。こ
のような変動は発振周期の持続時間の変動として直接表
われるようになり、これにより図１に示す受信機の受信
の選択性が悪影響を受ける。
【００３１】
【実施例】図４は、過渡電圧を回避する本発明の実施例
を示す回路図である。この図４及びそれ以降の図で、図
２に示す素子に対応する素子に図２と同じ符号を付し、
これらの説明を省略する。
【００３２】本発明によれば、図４に示す発振回路は電
圧制御回路40を有する。この電圧制御回路の入力端子は
容量性素子20の電極21a , 21b に結合され、その出力端
子は電圧源22ａ, 22ｂの制御入力端子に結合されてい
る。電圧制御回路40は第１電圧源22ａに関して第１差動
増幅器を構成し、この第１差動増幅器が電極21ａ, 21ｂ
間の差電圧、すなわちキャパシタンス電圧ＶC の変化を
＋1/2 の利得をともなって第１電圧源22ａによって供給
される電圧の変化に変換する。又、電圧制御回路40は第
２電圧源22ｂに関して第２差動増幅器を構成し、この第
２差動増幅器が電極21ａ, 21ｂ間の差電圧の変化を−1/
2 の利得をともなって第２電圧源22ｂにより供給される
電圧の変化に変換する。更に、これら双方の差動増幅器
は零の入力信号に対し同じオフセット出力電圧Ｖo を有
する。
【００３３】図４に示す発振回路の動作を図５を参照し
て説明する。図５は図３と同様に、第１電極21ａ及び第
２電極21ｂにおける電圧50ａ及び50ｂと、キャパシタン
ス電圧52とを時間の関数として示す。図３と相違して、
第１状態Ｉでは電圧制御回路40が第１電極21ａにおける
電圧Ｖa 50ａをキャパシタンス電圧ＶC 52に比例して増
大させる。第２状態IIでは電圧制御回路40が第２電極21
ｂにおける電圧Ｖb 50ｂをこの場合もキャパシタンス電
圧ＶC 52に比例して、しかし逆の正負符号で増大させ
る。その結果、第１電圧源22ａ及び第２電圧源22ｂによ
り供給され、第１電極21ａ及び第２電極21ｂにおける電
圧をそれぞれスインチング前及びスインチング後に別々
に決定する電圧間に差が存在する。
【００３４】例えば、第２スインチング動作の前に、第
１電圧源22ａが第１電極21ａに結合されていると、第１
電圧源22a により供給される電圧（Ｖa ＝Ｖo ＋Ｖc ／
２）52ａはオフセット電圧Ｖo とキャパシタンス電圧Ｖ
c の半分との和に等しくなる。第２スインチング動作後
第２電圧源22ｂが第２電極21ｂに結合されると、第２電
圧源22ｂにより供給される電圧（Ｖb ＝Ｖo −Ｖc ／
２）52ｂはオフセット電圧からキャパシタンス電圧の半
分を引いた値に等しくなる。従って、供給されるこれら
２つの電圧Ｖa , Ｖb 間の差はキャパシタンス電圧に等
しくなる。
【００３５】従って、第２スインチング動作の直後に、
第１電極21ａにおける電圧Ｖa50a（この場合第２電極21
ｂにおける電圧よりも１キャパシタンス電圧だけ高く、
Ｖa＝Ｖb ＋Ｖc ＝（Ｖo −Ｖc ／２）＋Ｖc である)
は第２スイッチング動作前の第１電極21ａにおける電圧
Ｖa ＝Ｖo ＋Ｖc ／２と、過渡電圧無しに、連続する。
過渡電圧が存在しなくなるのは第１スイッチング動作の
前で第２電極における電圧に対しても満足される。
【００３６】電圧源22ａ，22ｂのオフセット出力電圧Ｖ
O は、これら電圧源22ａ，22ｂにより供給される電圧Ｖ
a , Ｖb が常に正に保たれる程度に高くなる。従って、
容量性素子20を流れる充電電流は状態 I , II の各々に
おいて一方向に流れ続けるようになる。しかし、原理的
には、第１及び第２電圧源22ａ，22ｂにより供給される
電圧Ｖa 50ａ, Ｖb 50ｂの変化が、容量性素子を下側し
きい値及び上側しきい値に充電させるのに必要とする時
間に影響を及ぼす。このことが不所望である場合には、
例えば、負荷回路に対し、制御電極が一定電圧を有する
トランジスタの電流チャネル（エミッタ−コレクタ又は
ソース−ドレイン) を用いることにより負荷回路24ａ,
24ｂを電流制御素子として構成するのが望ましい。
【００３７】更に、容量性素子20を充電するにはその都
度負荷回路24ａ, 24ｂのうちの一方のみが重要である
為、第１状態で第２電極に切換わり、第２状態で第１電
極に切換わる１つの負荷回路を用いることができる。従
って、図６に、負荷回路が共通の負荷61を有し、この負
荷を、負荷回路の一部を成しスイッチング制御回路によ
り制御される他のスイッチ60a , 60ｂを経て容量性素子
の電極21ａ, 21ｂに接続しうるようにした本発明による
発振回路の一実施例を示す。第１スイッチ26ａが導通し
ている発振回路の第１状態では、第１電極21ａの側にあ
る負荷回路中の他のスイッチ60ａが遮断され、第２電極
21ｂの側にある負荷回路中の他のスイッチ60ｂが導通す
る。第２状態、すなわち図６に示す状態では、第１電極
21ａ側にある負荷回路中の他のスイッチ60ａ及び第２電
極21ｂ側にある負荷回路中の他のスイッチ60ｂがそれぞ
れ導通及び遮断する。
【００３８】電圧源22ａ，22ｂは第１及び第２電極21
ａ, 21ｂに直接結合する必要はなく、所望に応じ抵抗体
のような抵抗性素子を介して、結合を行なうこともでき
る。電圧源22ａ，22ｂが電流を供給すると、このような
抵抗性素子が電圧源22ａ，22ｂと電圧源が接続されてい
る電極21ａ, 21ｂとの間に電圧降下を生ぜしめる。第１
及び第２電圧源を有する電圧制御回路により制御される
電圧間の差によって抵抗性素子の両端間のこの電圧降下
を補償する必要もある。電流制御負荷回路を用いる場
合、電圧降下はキャパシタンス電圧に依存せず、電圧源
によって供給される電圧間のオフセットにより簡単に補
償を達成することができる。
【００３９】電極電圧における過渡状態を無くす為に
は、電圧制御回路がスイッチング時にキャパシタンス電
圧に相当する差が第１及び第２電圧源22ａ，22ｂにより
供給される電圧間に存在するようにすることで充分であ
る。この点を達成する為には、（第１電圧源22ａと関連
する電圧制御回路40及び第２電圧源22ｂと関連する電圧
制御回路40を以て構成される）前記の第１及び第２差動
増幅器の利得間に１の差を存在させれば充分である。利
得を前述したように±1/2 にする以外に、例えば、第１
差動増幅器の利得を１に選択し、第２差動増幅器の利得
を０に選択することができる。この場合、第２電圧源へ
の電圧制御回路の結合は単に時間に依存しない基準接続
より成る。
【００４０】更に最小の電源電圧で動作させる為には、
利得を１よりも小さくすることが望ましい。その理由は
以下の通りである。キャパシタンス電圧はトランジスタ
のしきい値電圧よりも大きな範囲を有することが望まし
い。その理由は、この場合スイッチング制御回路におけ
る下側及び上側しきい値を越えることを検出するのにト
ランジスタのしきい値を直接用いうる為である。しか
し、キャパシタンス電圧や電圧源によって供給される電
圧は電源電圧よりも常に小さく保つ必要がある為、電源
電圧はトランジスタのしきい値電圧よりも確実に大きく
する必要がある。利得が絶対値で１よりも小さい場合に
は、電圧源22ａ, 22ｂにより供給される電圧の範囲はキ
ャパシタンス電圧の範囲よりも小さくなる。従って、こ
れらの電圧が電源電圧に関してより厳しい条件を課すこ
とはない。このことは、例えば携帯電話のようなバッテ
リ給電装置の場合におけるように低電源電圧で動作させ
るのに望ましいことである。
【００４１】スイッチング時に第１及び第２電圧源22a
, 22b により供給される電圧間の差のみが過渡電圧を
阻止するのに重要となるものである。従って、上側及び
下側しきい値に等しい入力信号に対し利得が１だけ相違
する限り、差動増幅器を線形増幅器とする必要はない。
（上側及び下側しきい値の）スイッチング時の所望の差
は知られている為、増幅器の使用も省略でき、その代
り、電圧制御に別個の信号発生回路を用いることがで
き、この信号発生回路により、測定キャパシタンス電圧
を更に用いることなくスイッチングと同期して所望の差
を与えるようにする。
【００４２】図７は、バイポーラトランジスタを用いて
構成した本発明による発振回路の実施例を示す。この場
合も容量性素子20が本例の中心部分を構成する。この容
量性素子に結合されたスイッチング制御回路25は、（正
及び負のキャパシタンス電圧の場合にそれぞれ増幅を行
なう２つのトランジスタＴ11 ,Ｔ12を有する）差動入力
段60と、差動増幅器段61と、エミッタホロワ／レベルシ
フト段62と、他の増幅器段63と、結合出力段64との順次
の縦続接続回路を有している。スイッチング制御回路
は、第１及び第２電圧源22ａ, 22ｂとして作用する２つ
のエミッタホロワトランジスタＴ10 ,Ｔ13の制御入力端
子に接続されている。
【００４３】スイッチング制御回路は補足的なレベルシ
フト抵抗Ｒ20 , Ｒ21を経て、負荷回路24ａ, 24ｂの一
部分を成す２つの電流スイッチングトランジスタＴ14 ,
Ｔ15の制御入力端子にも接続されている。これら負荷回
路24ａ, 24ｂは更に電流制御回路Ｔ16 ,Ｒ12を以て形成
されている。
【００４４】図７に示す実施例は、差動入力段65及び結
合出力段64を順次に有する電圧制御回路をも具えてい
る。本例の動作は図２及び４につき説明した通りであ
り、エミッタホロワトランジスタＴ10及びＴ13が電圧源
22ａ, 22ｂ及びスイッチ26ａ, 26ｂとして作用する。電
圧源として作用するエミッタホロワトランジスタＴ10 ,
Ｔ13の一方が、スイッチング瞬時以外で、他方のエミッ
タホロワトランジスタのベース電圧よりも著しく高くて
この一方のエミッタホロワトランジスタのみがターン・
オンする程度に高いベース電圧を受ける。負荷回路のト
ランジスタＴ14 ,Ｔ15の一方のトランジスタも、他方の
トランジスタのベース電圧よりも著しく高くこの一方の
トランジスタのみが、すなわち容量性素子20を経てター
ン・オンされているエミッタホロワトランジスタと直列
に接続されているトランジスタのみが導通する程度に高
いベース電圧を受ける。従って、第１の例ではトランジ
スタＴ10及びＴ15が一緒にターン・オンし、トランジス
タＴ13及びＴ14がターン・オフし、一方、第２の例では
トランジスタＴ10及びＴ15がターン・オフした際にトラ
ンジスタＴ13及びＴ 14がターン・オンする。後に詳細に
説明する第１の例では、電流制御トランジスタＴ16によ
り決定される電流が電源ＶS から抵抗Ｒ11、エミッタホ
ロワトランジスタＴ10、容量性素子20及び負荷Ｔ15 ,Ｔ
16 ,Ｒ12を経て流れる。抵抗Ｒ10には電流が流れない
為、電圧降下は抵抗Ｒ11の両端間に生じるも抵抗Ｒ10の
両端間には生じない。差動増幅器段61はこれらの電圧降
下の差に相当する入力差電圧を受ける。この差電圧は電
圧制御回路で更に増幅される為、電圧制御回路は、他の
増幅器段63におけるトランジスＴ5 がターン・オンしト
ランジスＴ6 がターン・オンしない方向で飽和される。
従って、トランジスタＴ10及びＴ15は高いベース電圧を
受ける為、これらトランジスタはターン・オンし、一
方、トランジスタＴ13及びＴ14は低い電圧を受ける為タ
ーン・オンしない。従って、負荷回路によって発生され
る電流は容量性素子及びトランジスタＴ10及びＴ15を経
て流れる。この電流は容量性素子20を充電し、キャパシ
タンス電圧を増大させる。
【００４５】キャパシタンス電圧はスイッチング制御回
路の差動入力段60 ,Ｔ11，Ｔ12に供給される。容量性素
子20の充電の開始時には、このキャパシタンス電圧は、
ベース・エミッタ接合が容量性素子20を経て接続されて
いるスイッチング制御回路の入力トランジスタＴ11，Ｔ
12をターン・オンさせるには低すぎる。容量性素子20が
更に充電されると、入力トランジスタの一方が所定の瞬
時にターン・オンする。トランジスタＴ10及びＴ15がタ
ーン・オンしている例では、トランジスタＴ11がやがて
ターン・オンする。従って、負荷回路Ｒ12 ,Ｔ16 ,Ｔ15
により供給される電流は主としてターン・オンされたト
ランジスタＴ11を流れる。従って、まず最初に電圧降下
がコレクタ抵抗Ｒ10 ,Ｒ11の一方のみ、すなわち抵抗Ｒ
11のみの両端間に生じているものとすると、この一方の
抵抗Ｒ11の両端間の電圧降下が減少し、他方の抵抗Ｒ10
の両端間の電圧降下が増大する。
【００４６】入力トランジスタＴ11が電流の半分以上を
引くと直ちに、スイッチング制御回路における差動入力
段60の入力信号の正負符号が変化する。これにより、ス
イッチング制御回路60 , 61 , 62 , 63 , 64の他の回路
段を介してエミッタホロワトランジスタＴ10, Ｔ13及び
負荷回路のトランジスタＴ14 ,Ｔ15のベースにおける電
圧を変化させる。その結果、ターン・オンしているトラ
ンジスタ（上記の例ではＴ10, Ｔ15）がターン・オフさ
れ、ターン・オフしていたトランジスタ（Ｔ13 ,Ｔ14）
がターン・オンする。従って、容量性素子20を流れる電
流の方向が反転され、この容量性素子が再び放電され、
図２につき説明したように発振が生じる。
【００４７】本発明による図６の回路に加えた電圧制御
回路65 , 64 の動作は以下の通りである。エミッタが互
いに等しいエミッタ抵抗Ｒ30, Ｒ31を経て互いに接続さ
れている２つのトランジスタＴ30 ,Ｔ31のベース端子に
キャパシタンス電圧が印加される為、これらトランジス
タのコレクタを流れる電流Ｉ30，Ｉ31間に差が生じる。
これらエミッタ抵抗はこれら電流間の差と入力電圧との
間に適切な直線関係を与える。エミッタ抵抗がトランジ
スタ特性を無視しうる程度に高いものとすると（この仮
定は簡単化の為のものである）、この電流差は
【数１】Ｉ31−Ｉ30＝２Ｖcap ／（Ｒ30＋Ｒ31） により与えられる。コレクタ電流Ｉ30，Ｉ31はスイッチ
ング制御回路の一部を構成する抵抗Ｒ1 ，Ｒ2 をもそれ
ぞれ流れる。スイッチング制御回路はスイッチング瞬時
以外でこれら２つの抵抗Ｒ1 ，Ｒ2 のうちの一方のみに
（トランジスタＴ 10及びＴ15がターン・オンしている例
では抵抗Ｒ1 のみに）電流を流す。従って、電源電圧Ｖ
S に対する他方の抵抗（上の例ではＲ2 ）の両端間の電
圧降下は電圧制御回路のトランジスタの一方のコレクタ
電流（上の例ではＩ31）によって完全に決定される。こ
の電圧降下は結合出力トランジスタＴ20 ,Ｔ21の一方
（上記の例ではトランジスタＴ20）を経てターン・オン
しているエミッタホロワトランジスタ（この例ではトラ
ンジスタＴ10）のベースに伝達される。従って、コレク
タ電流Ｉ30，Ｉ31の変化が常に、電圧源22a , 22ｂとし
て作用するターン・オンしているエミッタホロワトラン
ジスタＴ10 ,Ｔ13の出力電圧に伝達される。スイッチン
グ動作の前後にエミッタホロワトランジスタＴ10 ,Ｔ13
により供給される電圧Ｖ10, Ｖ13間の差はコレクタ電流
間の差に比例し、
【数２】 Ｖ10−Ｖ13＝（Ｒ1 ＋Ｒ2 ）Ｖcap ／（Ｒ30＋Ｒ31） となる。本発明による発振回路の実施例は、２つの和
（Ｒ1 ＋Ｒ2 ）及び（Ｒ30＋Ｒ31）が互いに等しくなる
ように構成する。従って、電圧制御回路（Ｔ32, Ｒ 32,
Ｔ30 ,Ｒ30 ,Ｒ1 , Ｔ21及びＴ31 ,Ｒ31 ,Ｒ2 , Ｔ20）
とエミッタホロワトランジスタＴ10及びＴ13とより成る
差動増幅器は互いに正確に１だけ相違する利得を有す
る。従って、図４につき前述したように、容量性素子20
の電極における電圧に過渡状態が生じなくなる。Ｒ1 ＝
Ｒ2 ＝Ｒ30＝Ｒ31である特別な場合には、利得は±1/2
となり、２つの電圧源を制御する回路は同一となる。
【００４８】差Ｖ10−Ｖ13へのトランジスタの寄与を無
視しえない場合には、これに応じて抵抗Ｒ30 ,Ｒ31又は
Ｒ1 , Ｒ2 を選択する必要があること明らかである。ス
イッチング制御回路と電圧制御回路とは、抵抗Ｒ1 , Ｒ
2 から共通素子（Ｒ 1,Ｔ21, Ｒ2 , Ｔ20）を利用してい
る。このことは、発振回路の２つの状態の各々において
スイッチング制御回路がこれらの抵抗の一方のみを流れ
る電流を発生する為に可能となる。他方の抵抗を流れる
電流は電圧制御回路によってのみ決定され、スイッチン
グの前後に電極21ａ, 21ｂを制御する所望の電圧差を発
生させる作用をする。
【００４９】図７における負荷回路（Ｔ14，Ｔ15，
Ｔ16，Ｒ12）は共通の電流制御回路（Ｔ 16，Ｒ12）を有
する。この共通の電流制御回路はトランジスタＴ16を有
し、そのベースが、コレクタ電流を制御する一定電圧を
受ける。このコレクタ電流は第１負荷回路（Ｔ14，
Ｔ16，Ｒ12）は第２負荷回路（Ｔ15，Ｔ16，Ｒ12）とに
交互に供給される。これら負荷回路間の切換えは電圧源
Ｔ10，Ｔ13の結合及び遮断とほぼ同時に行なわれる。そ
の理由は、負荷回路と電圧源の遮断とが同じトランジス
タＴ20，Ｔ21により制御される為である。
【００５０】本発明による局部発振器を有する電気回路
をバイポーラトランジスタ回路に基づいて説明したが、
本発明はバイポーラトランジスタ回路に限定されるもの
ではない。本発明はまた復調回路として作用する局部発
振器に限定されるものでもない。本発明は広く適用で
き、特に、発振信号のクロストークを最小にする必要の
あるあらゆる電気回路に用いうるものである。
【００５１】本発明による回路は半導体基板上に集積化
するのが好ましい。この場合、電気回路のあらゆる素子
が基板のすぐ上に配置され、従って寄生結合を生ぜしめ
る。発振信号の局部放出以外の形態でのこの寄生結合の
欠点は本発明による回路により低減される。本発明によ
る回路を集積化する場合には、通常容量性素子も集積化
される。しかし、発振周波数を外部から決定するか、或
いは集積化するのに困難なキャパシタンス値を必要とす
る場合には、容量性素子20を接続する為の外部接続ピン
を電気回路に設けるようにすることもできる。この場
合、製造中に容量性素子を組込む必要がない。
【図面の簡単な説明】
【図１】局部発振器を有する電気回路の例を示すブロッ
ク線図である。
【図２】従来の発振回路を示す回路図である。
【図３】従来の発振回路に生じる信号を示す波形図であ
る。
【図４】本発明による発振回路の一実施例を示す回路図
である。
【図５】本発明による発振回路に生じる信号を示す波形
図である。
【図６】本発明による発振回路の他の実施例を示す回路
図である。
【図７】本発明による発振回路をバイポーラトランジス
タを以って構成した例を示す回路図である。
【符号の説明】
20 容量性素子 22a , 22b 電圧源 23 共通基準ノード 24a , 24b 負荷回路 25 スイッチング制御回路 26a , 26b スイッチ 40 電圧制御回路

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 容量性素子を有する発振回路を具える電
    気回路であって、前記の容量性素子の第１及び第２電極
    が、 −それぞれの負荷回路を経て基準ノードに結合され、且
    つ、 −第１及び第２電圧源をそれぞれ経て前記の基準ノード
    に切換え的に結合され、 且つ、 −前記の第１及び第２電圧源に結合されたスイッチング
    制御回路の入力端子にもそれぞれ結合され、 前記のスイッチング制御回路は、 −前記の第１電極が第１電圧源から遮断され前記の第２
    電極が第２電圧源に結合される第１スイッチング動作を
    制御し、 −前記の第２電極が第２電圧源から遮断され、前記の第
    １電極が第１電圧源に結合される第２スイッチング動作
    を制御し、 −前記の第１及び第２電極間のキャパシタンス電圧が上
    側のしきい値を越えるか或いは下側のしきい値よりも降
    下した際にそれぞれ前記の第１及び第２スイッチング動
    作を実行するようになっている発振回路を具える電気回
    路において、 前記の発振回路が、前記のスイッチング制御回路と同期
    して第１及び第２電圧源を制御する電圧制御回路を具
    え、 −第１スイッチング動作の直前に第１電圧源によって供
    給される電圧と、第１スイッチング動作の直後に第２電
    圧源によって供給される電圧との間に第１の電圧差を与
    え、 −第２スイッチング動作の直後に第１電圧源によって供
    給される電圧と、第２スイッチング動作の直前に第２電
    圧源により供給される電圧との間に第２の電圧差を与
    え、 −これら第１及び第２電圧差をそれぞれ第１及び第２ス
    イッチング動作中に存在するキャパシタンス電圧にほぼ
    一致させることを特徴とする発振回路を具える電気回
    路。
  2. 【請求項２】 請求項１に記載の発振回路を具える電気
    回路において、前記の第１及び第２電極は電圧制御回路
    のそれぞれの入力端子にも結合され、電圧制御回路と第
    １及び第２電圧源との組合せが第１及び第２差動増幅器
    をそれぞれ構成し、これら差動増幅器が電圧制御回路の
    入力端子間の電圧差の変化を第１及び第２電圧源により
    供給される電圧に伝達し、第１及び第２差動増幅器の利
    得間にほぼ１の差を与えるようにしたことを特徴とする
    発振回路を具える電気回路。
  3. 【請求項３】 請求項２に記載の発振回路を具える電気
    回路において、第１及び第２差動増幅器の利得がそれぞ
    れ＋1/2 及び−1/2 であることを特徴とする発振回路を
    具える電気回路。
  4. 【請求項４】 請求項１に記載の発振回路を具える電気
    回路において、前記の第１及び第２電極が電圧制御回路
    の入力端子にもそれぞれ結合され、電圧制御回路が第１
    電圧源と相俟って差動増幅器を構成し、この差動増幅器
    がほぼ１の利得で前記の入力端子間の電圧差の変化を第
    １電圧源によって供給される電圧に伝達するようになっ
    ていることを特徴とする発振回路を具える電気回路。
  5. 【請求項５】 第１電圧源が電圧ホロワとして接続され
    たトランジスタを有し、その電圧ホロワ端子が第１電極
    に結合されている請求項２又は３に記載の発振回路を具
    える電気回路において、電圧制御回路及びスイッチング
    制御回路の出力端子が一緒に抵抗性素子を経て基準ノー
    ドに接続され、この抵抗性素子の端子が電圧ホロワとし
    て接続されたトランジスタの制御端子に制御の目的で結
    合されていることを特徴とする発振回路を具える電気回
    路。
  6. 【請求項６】 請求項１〜５のいずれか一項に記載の発
    振回路を具える電気回路において、負荷回路が電流制御
    素子として接続されていることを特徴とする発振回路を
    具える電気回路。
  7. 【請求項７】 請求項１〜６のいずれか一項に記載の発
    振回路を具える電気回路において、この電気回路が半導
    体基板上に集積化されていることを特徴とする発振回路
    を具える電気回路。
  8. 【請求項８】 請求項１〜７のいずれか一項に記載の発
    振回路を具える電気回路において、この電気回路が少な
    くとも２つの局部発振器を有していることを特徴とする
    発振回路を具える電気回路。
  9. 【請求項９】 請求項８に記載の発振回路を具える電気
    回路において、この電気回路がマルチチャネル復調回路
    を有していることを特徴とする発振回路を具える電気回
    路。
  10. 【請求項１０】 請求項１〜９のいずれか一項に記載の
    局部発振回路を有する電気回路に用いる電気回路におい
    て、容量性素子を接続する接続端子を有していることを
    特徴とする電気回路。
JP5075810A 1992-04-03 1993-04-01 発振回路を具える電気回路 Pending JPH0645885A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL92200950:1 1992-04-03
EP92200950 1992-04-03

Publications (1)

Publication Number Publication Date
JPH0645885A true JPH0645885A (ja) 1994-02-18

Family

ID=8210525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5075810A Pending JPH0645885A (ja) 1992-04-03 1993-04-01 発振回路を具える電気回路

Country Status (4)

Country Link
US (1) US5430414A (ja)
EP (1) EP0564033B1 (ja)
JP (1) JPH0645885A (ja)
DE (1) DE69303092T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468689B1 (ko) * 1997-09-10 2005-03-16 삼성전자주식회사 출력레벨보상기능을갖는다채널용전압제어발진기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498539B2 (en) * 2000-12-29 2002-12-24 Intel Corporation Highly accurate voltage controlled oscillator with RC circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701462A (nl) * 1987-06-23 1989-01-16 Philips Nv Relaxatie-oscillator.
DE3910712A1 (de) * 1989-04-03 1990-10-04 Standard Elektrik Lorenz Ag Oszillator in cmos-technik
US4977381A (en) * 1989-06-05 1990-12-11 Motorola, Inc. Differential relaxation oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468689B1 (ko) * 1997-09-10 2005-03-16 삼성전자주식회사 출력레벨보상기능을갖는다채널용전압제어발진기

Also Published As

Publication number Publication date
EP0564033B1 (en) 1996-06-12
EP0564033A1 (en) 1993-10-06
DE69303092D1 (de) 1996-07-18
US5430414A (en) 1995-07-04
DE69303092T2 (de) 1996-12-12

Similar Documents

Publication Publication Date Title
US4608502A (en) I2 L gate circuit arrangement having a switchable current source
US7138846B2 (en) Field effect transistor switch circuit
US3813607A (en) Current amplifier
KR100194311B1 (ko) 고이득 증폭 회로
US6417728B1 (en) Switched-capacitor, fully-differential operational amplifier with high switching frequency
KR900001814B1 (ko) 위상 폐쇄 루우프(pll) 회로
US4714900A (en) Current output circuit having well-balanced output currents of opposite polarities
JP3664010B2 (ja) アナログ・スイッチ回路
US20040246040A1 (en) Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit
CN107968637B (zh) 包络检测电路
US7015756B1 (en) Push-pull buffer/amplifier
US5760641A (en) Controllable filter arrangement
JPH0645885A (ja) 発振回路を具える電気回路
CN110739937B (zh) 一种采用并联基准电压源的开关式方波发生器
JPH08213893A (ja) 半導体集積回路
US4453135A (en) Amplifier circuit arrangement having two amplifiers with respectively different electrical properties
RU2053592C1 (ru) Усилитель
US4201946A (en) AM-FM Detector circuit stabilized against fabrication and temperature variations
JP3050185B2 (ja) アナログ乗算回路
WO1997043829A1 (en) Multivibrator circuit
JP2000022448A (ja) バイアス発生回路およびミキサ
JP2597548B2 (ja) 素子変動値検出回路
US20020118052A1 (en) Differential charge pump circuit
JPH06204881A (ja) 単極性符号・双極性符号変換回路
JPH1041750A (ja) 利得制御周波数変換回路