JP2561025B2 - アンバランス−バランス変換回路 - Google Patents
アンバランス−バランス変換回路Info
- Publication number
- JP2561025B2 JP2561025B2 JP6124526A JP12452694A JP2561025B2 JP 2561025 B2 JP2561025 B2 JP 2561025B2 JP 6124526 A JP6124526 A JP 6124526A JP 12452694 A JP12452694 A JP 12452694A JP 2561025 B2 JP2561025 B2 JP 2561025B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアンバランス−バランス
変換回路に係り、特に高周波トランジスタ回路や高周波
集積回路（ＩＣ回路）において使用されるアンバランス
−バランス変換回路に関する。
変換回路に係り、特に高周波トランジスタ回路や高周波
集積回路（ＩＣ回路）において使用されるアンバランス
−バランス変換回路に関する。
【０００２】
【従来の技術】高周波信号の伝送には信号線１本で伝送
する、所謂アンバランス伝送が一般的である。一方、ト
ランジスタ回路やＩＣ回路において、２つの高周波信号
の混合を行ったり、入力信号の逓倍波を作り出す場合に
は、アンバランス−バランス変換回路により入力信号を
一度レベルが等しい２つの信号、すなわちバランス信号
に変換した後に、これらの作用を行う回路に加えること
が行われる。このアンバランス−バランス変換回路を実
現するためにはハイブリッドトランスを用いることが容
易に考えられる。
する、所謂アンバランス伝送が一般的である。一方、ト
ランジスタ回路やＩＣ回路において、２つの高周波信号
の混合を行ったり、入力信号の逓倍波を作り出す場合に
は、アンバランス−バランス変換回路により入力信号を
一度レベルが等しい２つの信号、すなわちバランス信号
に変換した後に、これらの作用を行う回路に加えること
が行われる。このアンバランス−バランス変換回路を実
現するためにはハイブリッドトランスを用いることが容
易に考えられる。
【０００３】ここで、アンバランス−バランス変換回路
のバランス出力端子には、高周波グランドとの間にレベ
ルが等しく位相が１８０°異なる信号が得られることが
望ましい。また、その特性が実現できる周波数帯域が広
いことが望ましく、更には歪の発生、ＮＦ（雑音指数）
の劣化を防ぐためには入出力端子間のレベル差が小さい
ことが望まれる。
のバランス出力端子には、高周波グランドとの間にレベ
ルが等しく位相が１８０°異なる信号が得られることが
望ましい。また、その特性が実現できる周波数帯域が広
いことが望ましく、更には歪の発生、ＮＦ（雑音指数）
の劣化を防ぐためには入出力端子間のレベル差が小さい
ことが望まれる。
【０００４】しかし、上述したハイブリッドトランスで
は、上記の第１及び第３の要求に応えられるが、上記の
第２の要求である広周波数帯域という条件を満足しな
い。また、ハイブリッドトランスは高価、かつ、大型で
ある。従って、ハイブリッドトランスよりも安価、か
つ、小型であるトランジスタ回路又はＩＣ回路でアンバ
ランス−バランス変換回路を実現することが望ましい。
は、上記の第１及び第３の要求に応えられるが、上記の
第２の要求である広周波数帯域という条件を満足しな
い。また、ハイブリッドトランスは高価、かつ、大型で
ある。従って、ハイブリッドトランスよりも安価、か
つ、小型であるトランジスタ回路又はＩＣ回路でアンバ
ランス−バランス変換回路を実現することが望ましい。
【０００５】図３は従来のアンバランス−バランス変換
回路の一例の回路図を示す。同図において、ＮＰＮトラ
ンジスタＱ１及びＱ２はコレクタ抵抗Ｒ１、Ｒ２を介し
て正の電源＋ＶCCに接続される一方、エミッタ抵抗Ｒ
３、Ｒ４を介して抵抗Ｒ１１を共通に介して負の電源−
ＶCCに接続されている。
回路の一例の回路図を示す。同図において、ＮＰＮトラ
ンジスタＱ１及びＱ２はコレクタ抵抗Ｒ１、Ｒ２を介し
て正の電源＋ＶCCに接続される一方、エミッタ抵抗Ｒ
３、Ｒ４を介して抵抗Ｒ１１を共通に介して負の電源−
ＶCCに接続されている。
【０００６】この従来回路においては、入力端子１１に
入力された高周波のアンバランス信号はトランジスタＱ
１及びＱ２の差動対により差動増幅され、トランジスタ
Ｑ１、Ｑ２のコレクタより出力端子１２、１３へバラン
ス信号として出力される。
入力された高周波のアンバランス信号はトランジスタＱ
１及びＱ２の差動対により差動増幅され、トランジスタ
Ｑ１、Ｑ２のコレクタより出力端子１２、１３へバラン
ス信号として出力される。
【０００７】この従来回路は、トランジスタ回路やＩＣ
回路によるエミッタ結合型差動増幅回路を用いた回路
で、抵抗Ｒ３及びＲ４によりエミッタ電流帰還がかかっ
ているため、上記のＮＦの劣化を防ぐという第３の要求
は満足するが、抵抗Ｒ１１のインピーダンスが低いこと
により交流負帰還作用が生じ、出力端子１２へ出力され
る高周波信号レベルが出力端子１３へ出力される高周波
信号レベルよりも大きくなり、前記の第１の要求を満足
しない。
回路によるエミッタ結合型差動増幅回路を用いた回路
で、抵抗Ｒ３及びＲ４によりエミッタ電流帰還がかかっ
ているため、上記のＮＦの劣化を防ぐという第３の要求
は満足するが、抵抗Ｒ１１のインピーダンスが低いこと
により交流負帰還作用が生じ、出力端子１２へ出力され
る高周波信号レベルが出力端子１３へ出力される高周波
信号レベルよりも大きくなり、前記の第１の要求を満足
しない。
【０００８】 図４はこの従来回路の周波数特性図を示
す。図４において、曲線III は入力端子１１から出力端
子１２までの回路部の周波数特性であり、曲線IVは入力
端子１１から出力端子１３までの回路部の周波数特性で
ある。また、ｆA 、ｆB はそれぞれ出力端子１２、１３
出力の３ｄＢ利得帯域幅である。
す。図４において、曲線III は入力端子１１から出力端
子１２までの回路部の周波数特性であり、曲線IVは入力
端子１１から出力端子１３までの回路部の周波数特性で
ある。また、ｆA 、ｆB はそれぞれ出力端子１２、１３
出力の３ｄＢ利得帯域幅である。
【０００９】そこで、従来差動出力の高周波特性を改善
するために、図５の回路図に示す如き構成とされたアン
バランス−バランス変換回路が知られている。同図中、
図３と同一構成部分には同一符号を付し、その説明を省
略する。図５において、コレクタ抵抗Ｒ１及びＲ２は抵
抗Ｒ８を共通に介して正の電源に接続される一方、エミ
ッタ抵抗Ｒ３及びＲ４がＮＰＮトランジスタＱ３のコレ
クタに共通接続されている。トランジスタＱ３はベース
がトランジスタＱ４のベース、コレクタ及び抵抗Ｒ６の
共通接続点に接続され、Ｑ３のエミッタが抵抗Ｒ５を介
して負の電源に接続されている。トランジスタＱ４のエ
ミッタも抵抗Ｒ７を介して負の電源に接続されている。
するために、図５の回路図に示す如き構成とされたアン
バランス−バランス変換回路が知られている。同図中、
図３と同一構成部分には同一符号を付し、その説明を省
略する。図５において、コレクタ抵抗Ｒ１及びＲ２は抵
抗Ｒ８を共通に介して正の電源に接続される一方、エミ
ッタ抵抗Ｒ３及びＲ４がＮＰＮトランジスタＱ３のコレ
クタに共通接続されている。トランジスタＱ３はベース
がトランジスタＱ４のベース、コレクタ及び抵抗Ｒ６の
共通接続点に接続され、Ｑ３のエミッタが抵抗Ｒ５を介
して負の電源に接続されている。トランジスタＱ４のエ
ミッタも抵抗Ｒ７を介して負の電源に接続されている。
【００１０】 また、トランジスタＱ１、Ｑ２の各コレ
クタはＮＰＮトランジスタＱ５、Ｑ６のベースに接続さ
れている。Ｑ５、Ｑ６はエミッタ抵抗Ｒ９、Ｒ１０を介
して接地される一方、出力端子１２、１３に接続されて
いる。すなわち、トランジスタＱ５、Ｑ６はエミッタフ
ォロワを構成している。
クタはＮＰＮトランジスタＱ５、Ｑ６のベースに接続さ
れている。Ｑ５、Ｑ６はエミッタ抵抗Ｒ９、Ｒ１０を介
して接地される一方、出力端子１２、１３に接続されて
いる。すなわち、トランジスタＱ５、Ｑ６はエミッタフ
ォロワを構成している。
【００１１】この従来回路は、図３の従来回路の定電流
源を単一の抵抗Ｒ１１からトランジスタＱ３、Ｑ４、抵
抗Ｒ５〜Ｒ７よりなるトランジスタ回路に変更し、定電
流源の交流的なインピーダンスを高くすることにより、
同相利得を下げてアンバランス信号を入力した時のバラ
ンス信号のレベルのばらつきを抑え、前記第１の要求を
満足したものである。
源を単一の抵抗Ｒ１１からトランジスタＱ３、Ｑ４、抵
抗Ｒ５〜Ｒ７よりなるトランジスタ回路に変更し、定電
流源の交流的なインピーダンスを高くすることにより、
同相利得を下げてアンバランス信号を入力した時のバラ
ンス信号のレベルのばらつきを抑え、前記第１の要求を
満足したものである。
【００１２】 この従来回路では、差動出力にトランジ
スタＱ５及びＱ６のエミッタフォロワ回路を付加して差
動出力の高周波的な負荷インピーダンスを低減し周波数
特性を改善している。また、抵抗Ｒ８を付加することに
より、バランス出力の直流（ＤＣ）電位を下げて次段に
接続される回路の線形動作範囲を改善している。
スタＱ５及びＱ６のエミッタフォロワ回路を付加して差
動出力の高周波的な負荷インピーダンスを低減し周波数
特性を改善している。また、抵抗Ｒ８を付加することに
より、バランス出力の直流（ＤＣ）電位を下げて次段に
接続される回路の線形動作範囲を改善している。
【００１３】図６は図５に示した従来回路の周波数特性
を示す。図６において、曲線V は入力端子１１から出力
端子１２までの回路部の周波数特性であり、曲線VIは入
力端子１１から出力端子１３までの回路部の周波数特性
である。また、ｆA 、ｆB はそれぞれ出力端子１２、１
３出力の３ｄＢ利得帯域幅である。図５からわかるよう
に、出力端子１２へ出力される高周波信号レベルと出力
端子１３へ出力される高周波信号レベルとが周波数ｆB
未満での周波数帯域でほぼ等しくなる。
を示す。図６において、曲線V は入力端子１１から出力
端子１２までの回路部の周波数特性であり、曲線VIは入
力端子１１から出力端子１３までの回路部の周波数特性
である。また、ｆA 、ｆB はそれぞれ出力端子１２、１
３出力の３ｄＢ利得帯域幅である。図５からわかるよう
に、出力端子１２へ出力される高周波信号レベルと出力
端子１３へ出力される高周波信号レベルとが周波数ｆB
未満での周波数帯域でほぼ等しくなる。
【００１４】また、図５とは別の方法で差動出力の高周
波特性を改善した図７に示す如きアンバランス−バラン
ス変換回路も従来より知られている（特開昭６１−２６
１９１４号公報）。同図中、図５と同一構成部分には同
一符号を付し、その説明を省略する。この従来回路は、
図７に示すようにＮＰＮトランジスタＱ１、Ｑ２及びＱ
７と、Ｑ１、Ｑ２のコレクタ抵抗Ｒ１、Ｒ２と、Ｑ１、
Ｑ２のエミッタ抵抗Ｒ３、Ｒ４と、Ｑ７のエミッタ抵抗
Ｒ１２とよりなり、エミッタ電流帰還路を有する第１の
差動増幅回路と、ＮＰＮトランジスタＱ８、Ｑ９、Ｑ１
０、Ｑ１１及びＱ１２と、Ｑ８、Ｑ９のコレクタ抵抗Ｒ
１３及びＲ１４と、Ｑ１０、Ｑ１１のエミッタ抵抗Ｒ１
５及びＲ１６と、Ｑ１２のエミッタ抵抗Ｒ１７とよりな
る第２の差動増幅回路を有する。第２の差動増幅回路は
上記の第１の差動増幅回路の差動出力をトランジスタＱ
８及びＱ９の差動入力とし、トランジスタＱ８及びＱ９
のコレクタ・ベース間に電圧帰還がかけられた構成であ
る。
波特性を改善した図７に示す如きアンバランス−バラン
ス変換回路も従来より知られている（特開昭６１−２６
１９１４号公報）。同図中、図５と同一構成部分には同
一符号を付し、その説明を省略する。この従来回路は、
図７に示すようにＮＰＮトランジスタＱ１、Ｑ２及びＱ
７と、Ｑ１、Ｑ２のコレクタ抵抗Ｒ１、Ｒ２と、Ｑ１、
Ｑ２のエミッタ抵抗Ｒ３、Ｒ４と、Ｑ７のエミッタ抵抗
Ｒ１２とよりなり、エミッタ電流帰還路を有する第１の
差動増幅回路と、ＮＰＮトランジスタＱ８、Ｑ９、Ｑ１
０、Ｑ１１及びＱ１２と、Ｑ８、Ｑ９のコレクタ抵抗Ｒ
１３及びＲ１４と、Ｑ１０、Ｑ１１のエミッタ抵抗Ｒ１
５及びＲ１６と、Ｑ１２のエミッタ抵抗Ｒ１７とよりな
る第２の差動増幅回路を有する。第２の差動増幅回路は
上記の第１の差動増幅回路の差動出力をトランジスタＱ
８及びＱ９の差動入力とし、トランジスタＱ８及びＱ９
のコレクタ・ベース間に電圧帰還がかけられた構成であ
る。
【００１５】更に、この従来回路はＮＰＮトランジスタ
Ｑ１３、抵抗Ｒ１８及びＲ１９、コンデンサＣ４で構成
され、各差動増幅回路の定電流源にバイアス電圧を与え
る第１のバイアス回路と、トランジスタＱ１４及びＱ１
５、抵抗Ｒ２０、Ｒ２１、Ｒ２２及びＲ２３で構成さ
れ、第１の差動増幅回路に入力バイアス電圧を与える第
２のバイアス回路とを有する。
Ｑ１３、抵抗Ｒ１８及びＲ１９、コンデンサＣ４で構成
され、各差動増幅回路の定電流源にバイアス電圧を与え
る第１のバイアス回路と、トランジスタＱ１４及びＱ１
５、抵抗Ｒ２０、Ｒ２１、Ｒ２２及びＲ２３で構成さ
れ、第１の差動増幅回路に入力バイアス電圧を与える第
２のバイアス回路とを有する。
【００１６】この従来回路では、第１の差動増幅回路を
構成しているトランジスタＱ１及びＱ２のうちＱ２のベ
ースがコンデンサＣ３を介して交流的に接地されてお
り、入力端子１３より高周波のアンバランス信号がコン
デンサＣ２を介してトランジスタＱ１のベースに供給さ
れる。第１の差動増幅回路により差動増幅されてトラン
ジスタＱ１及びＱ２の各コレクタより取り出された信号
は第２の差動増幅回路を構成しているトランジスタＱ８
及びＱ９のベースに供給され、ここで更に差動増幅され
てＱ８及びＱ９のコレクタより互いに１８０°位相の異
なる信号で、かつ、同一レベルで出力端子１４、１５へ
出力される。
構成しているトランジスタＱ１及びＱ２のうちＱ２のベ
ースがコンデンサＣ３を介して交流的に接地されてお
り、入力端子１３より高周波のアンバランス信号がコン
デンサＣ２を介してトランジスタＱ１のベースに供給さ
れる。第１の差動増幅回路により差動増幅されてトラン
ジスタＱ１及びＱ２の各コレクタより取り出された信号
は第２の差動増幅回路を構成しているトランジスタＱ８
及びＱ９のベースに供給され、ここで更に差動増幅され
てＱ８及びＱ９のコレクタより互いに１８０°位相の異
なる信号で、かつ、同一レベルで出力端子１４、１５へ
出力される。
【００１７】この従来回路によれば、トランジスタＱ８
及びＱ９のコレクタ・ベース間に、トランジスタＱ１０
及びＱ１１と抵抗Ｒ１５及びＲ１６により電圧帰還がか
けられているために、利得が小さく、また電圧帰還の効
果として高周波的な負荷インピーダンスが下がり、入力
端子１３から出力端子１４までの回路部と、入力端子１
３から出力端子１５までの回路部の各周波数特性が図８
に曲線VII で示す如くに高周波数帯域にわたって同一な
特性が得られる。また、第２の差動増幅回路では差動ト
ランジスタＱ８及びＱ９のエミッタに直列に抵抗が入っ
ていないため、第１の差動増幅回路の周波数特性にアン
バランスがあっても、出力信号のバランス性が改善され
る。
及びＱ９のコレクタ・ベース間に、トランジスタＱ１０
及びＱ１１と抵抗Ｒ１５及びＲ１６により電圧帰還がか
けられているために、利得が小さく、また電圧帰還の効
果として高周波的な負荷インピーダンスが下がり、入力
端子１３から出力端子１４までの回路部と、入力端子１
３から出力端子１５までの回路部の各周波数特性が図８
に曲線VII で示す如くに高周波数帯域にわたって同一な
特性が得られる。また、第２の差動増幅回路では差動ト
ランジスタＱ８及びＱ９のエミッタに直列に抵抗が入っ
ていないため、第１の差動増幅回路の周波数特性にアン
バランスがあっても、出力信号のバランス性が改善され
る。
【００１８】
【発明が解決しようとする課題】しかるに、図５に示し
た従来のアンバランス−バランス変換回路は、高周波信
号入力時に、差動トランジスタＱ１及びＱ２のエミッタ
抵抗Ｒ３及びＲ４の定電流源側と高周波グランド間の寄
生容量により定電流源のインピーダンスが低下し、これ
により同相利得が増加して差動増幅出力の各々の周波数
特性に図６にV 及びVIで示すようなアンバランスが生じ
る。すなわち、差動増幅出力としての周波数特性の改善
が少ないという欠点がある。
た従来のアンバランス−バランス変換回路は、高周波信
号入力時に、差動トランジスタＱ１及びＱ２のエミッタ
抵抗Ｒ３及びＲ４の定電流源側と高周波グランド間の寄
生容量により定電流源のインピーダンスが低下し、これ
により同相利得が増加して差動増幅出力の各々の周波数
特性に図６にV 及びVIで示すようなアンバランスが生じ
る。すなわち、差動増幅出力としての周波数特性の改善
が少ないという欠点がある。
【００１９】また、図７に示した従来のアンバランス−
バランス変換回路では、差動増幅出力の各々の周波数特
性のアンバランス性は図８に示したように改善される
が、回路が複雑になり、また、素子数が多くて高価であ
り、更に消費電力が増加するという欠点がある。
バランス変換回路では、差動増幅出力の各々の周波数特
性のアンバランス性は図８に示したように改善される
が、回路が複雑になり、また、素子数が多くて高価であ
り、更に消費電力が増加するという欠点がある。
【００２０】本発明は以上の点に鑑みなされたもので、
高周波信号入力時の差動増幅器の同相利得を抑え、素子
数が少ない簡単な構成で高周波数領域にわたって出力バ
ランス度の良いアンバランス−バランス変換回路を提供
することを目的とする。
高周波信号入力時の差動増幅器の同相利得を抑え、素子
数が少ない簡単な構成で高周波数領域にわたって出力バ
ランス度の良いアンバランス−バランス変換回路を提供
することを目的とする。
【００２１】
【課題を解決するための手段】本発明は上記の目的を達
成するため、アンバランス信号がベースに入力される第
１のトランジスタと、ベースが交流的に接地され、第１
のトランジスタと共に差動対トランジスタを構成する第
２のトランジスタと、第１及び第２のトランジスタのそ
れぞれのコレクタに一端が接続された第１及び第２の抵
抗と、第１及び第２のトランジスタのそれぞれのエミッ
タに一端が接続された第３及び第４の抵抗と、第３及び
第４の抵抗の各他端と第１の電源端子との間に共通に接
続された定電流源第となる、エミッタ抵抗を有する第３
のトランジスタと、第３のトランジスタのベースに定電
圧を供給するための、ベース及びコレクタが３のトラン
ジスタのベースに接続された第４のトランジスタと、第
１及び第２の抵抗の各他端と第２の電源端子との間に共
通に接続された第５の抵抗と、第４のトランジスタのベ
ース及びコレクタと第２の電源端子との間に接続された
第６の抵抗と、第４のトランジスタのエミッタと第１の
電源端子との間に接続された第７の抵抗と、第５の抵抗
に並列に接続されたコンデンサと、第１及び第２のトラ
ンジスタのコレクタ出力信号がそれぞれ供給される第１
及び第２のエミッタフォロワ回路とを有する構成とした
ものである。
成するため、アンバランス信号がベースに入力される第
１のトランジスタと、ベースが交流的に接地され、第１
のトランジスタと共に差動対トランジスタを構成する第
２のトランジスタと、第１及び第２のトランジスタのそ
れぞれのコレクタに一端が接続された第１及び第２の抵
抗と、第１及び第２のトランジスタのそれぞれのエミッ
タに一端が接続された第３及び第４の抵抗と、第３及び
第４の抵抗の各他端と第１の電源端子との間に共通に接
続された定電流源第となる、エミッタ抵抗を有する第３
のトランジスタと、第３のトランジスタのベースに定電
圧を供給するための、ベース及びコレクタが３のトラン
ジスタのベースに接続された第４のトランジスタと、第
１及び第２の抵抗の各他端と第２の電源端子との間に共
通に接続された第５の抵抗と、第４のトランジスタのベ
ース及びコレクタと第２の電源端子との間に接続された
第６の抵抗と、第４のトランジスタのエミッタと第１の
電源端子との間に接続された第７の抵抗と、第５の抵抗
に並列に接続されたコンデンサと、第１及び第２のトラ
ンジスタのコレクタ出力信号がそれぞれ供給される第１
及び第２のエミッタフォロワ回路とを有する構成とした
ものである。
【００２２】また、本発明は第１の電源端子は負の直流
電源端子で、第２の電源端子は正の直流電源端子であ
り、第２のトランジスタのベースはグランド端子に接続
されていることが、第１及び第２のトランジスタのバイ
アス回路が不要であり、より素子数の低減が図れるた
め、望ましい。
電源端子で、第２の電源端子は正の直流電源端子であ
り、第２のトランジスタのベースはグランド端子に接続
されていることが、第１及び第２のトランジスタのバイ
アス回路が不要であり、より素子数の低減が図れるた
め、望ましい。
【００２３】
【作用】本発明では、第１及び第２のトランジスタ、第
１乃至第５の抵抗、コンデンサ及び定電流源よりなる差
動増幅回路において、第３及び第４の抵抗によりエミッ
タ電流帰還がかけられ、また第５の抵抗により出力信号
の直流電位が下げられる。また、本発明では、コンデン
サにより第１及び第２のトランジスタのコレクタ負荷の
高周波信号に対するインピーダンスを低下させることが
できる。更に、後段のエミッタフォロワ回路により、前
段の上記差動増幅回路のコレクタ出力に低い高周波抵抗
が接続されたものと等価にできる。
１乃至第５の抵抗、コンデンサ及び定電流源よりなる差
動増幅回路において、第３及び第４の抵抗によりエミッ
タ電流帰還がかけられ、また第５の抵抗により出力信号
の直流電位が下げられる。また、本発明では、コンデン
サにより第１及び第２のトランジスタのコレクタ負荷の
高周波信号に対するインピーダンスを低下させることが
できる。更に、後段のエミッタフォロワ回路により、前
段の上記差動増幅回路のコレクタ出力に低い高周波抵抗
が接続されたものと等価にできる。
【００２４】
【実施例】次に、本発明の実施例について説明する。図
１は本発明の一実施例の回路図を示す。同図中、図３、
図５及び図７と同一構成部分には同一符号を付してあ
る。図１において、前記第１及び第２のトランジスタで
あるトランジスタＱ１及びＱ２は差動対トランジスタ
で、トランジスタＱ１はベースが入力端子１１に接続さ
れている。トランジスタＱ１はコレクタが第１の抵抗Ｒ
１の一端に接続される一方、トランジスタＱ５のベース
に接続されており、またＱ１のエミッタが第３の抵抗Ｒ
３を介してＮＰＮトランジスタＱ３のコレクタに接続さ
れている。トランジスタＱ２はベースがグランド端子に
接続され、コレクタが第２の抵抗Ｒ２の一端に接続され
る一方、トランジスタＱ６のベースに接続されており、
またＱ２のエミッタが第４の抵抗Ｒ４を介してトランジ
スタＱ３のコレクタに接続されている。
１は本発明の一実施例の回路図を示す。同図中、図３、
図５及び図７と同一構成部分には同一符号を付してあ
る。図１において、前記第１及び第２のトランジスタで
あるトランジスタＱ１及びＱ２は差動対トランジスタ
で、トランジスタＱ１はベースが入力端子１１に接続さ
れている。トランジスタＱ１はコレクタが第１の抵抗Ｒ
１の一端に接続される一方、トランジスタＱ５のベース
に接続されており、またＱ１のエミッタが第３の抵抗Ｒ
３を介してＮＰＮトランジスタＱ３のコレクタに接続さ
れている。トランジスタＱ２はベースがグランド端子に
接続され、コレクタが第２の抵抗Ｒ２の一端に接続され
る一方、トランジスタＱ６のベースに接続されており、
またＱ２のエミッタが第４の抵抗Ｒ４を介してトランジ
スタＱ３のコレクタに接続されている。
【００２５】また、抵抗Ｒ１及びＲ２の各他端は第５の
抵抗Ｒ８とコンデンサＣ１よりなる並列回路を介して正
の直流電源電圧＋ＶCCの電源端子に接続されている。＋
ＶCCの電源端子はトランジスタＱ５及びＱ６のコレクタ
に接続され、また、抵抗Ｒ６を介してＮＰＮトランジス
タＱ４のコレクタ及びベースに接続されている。Ｑ４の
エミッタは抵抗Ｒ７を介して、またＱ３のエミッタは抵
抗Ｒ５を介してそれぞれ負の直流電源電圧−ＶEEの電源
端子に接続されている。上記のトランジスタＱ３はダイ
オード接続されたトランジスタＱ４と抵抗Ｒ５〜Ｒ７に
よりカレントミラー効果による定電流源として動作す
る。
抵抗Ｒ８とコンデンサＣ１よりなる並列回路を介して正
の直流電源電圧＋ＶCCの電源端子に接続されている。＋
ＶCCの電源端子はトランジスタＱ５及びＱ６のコレクタ
に接続され、また、抵抗Ｒ６を介してＮＰＮトランジス
タＱ４のコレクタ及びベースに接続されている。Ｑ４の
エミッタは抵抗Ｒ７を介して、またＱ３のエミッタは抵
抗Ｒ５を介してそれぞれ負の直流電源電圧−ＶEEの電源
端子に接続されている。上記のトランジスタＱ３はダイ
オード接続されたトランジスタＱ４と抵抗Ｒ５〜Ｒ７に
よりカレントミラー効果による定電流源として動作す
る。
【００２６】上記の定電流源はトランジスタＱ１及びＱ
２、抵抗Ｒ１〜Ｒ４、Ｒ８及びコンデンサＣ１と共に差
動増幅回路を構成している。また、トランジスタＱ５、
Ｑ６の各エミッタは抵抗Ｒ９、Ｒ１０を介して接地され
る一方、出力端子１２、１３に接続されている。すなわ
ち、トランジスタＱ５及び抵抗Ｒ９は第１のエミッタフ
ォロワ回路を構成し、トランジスタＱ６及び抵抗Ｒ１０
は第２のエミッタフォロワ回路を構成している。
２、抵抗Ｒ１〜Ｒ４、Ｒ８及びコンデンサＣ１と共に差
動増幅回路を構成している。また、トランジスタＱ５、
Ｑ６の各エミッタは抵抗Ｒ９、Ｒ１０を介して接地され
る一方、出力端子１２、１３に接続されている。すなわ
ち、トランジスタＱ５及び抵抗Ｒ９は第１のエミッタフ
ォロワ回路を構成し、トランジスタＱ６及び抵抗Ｒ１０
は第２のエミッタフォロワ回路を構成している。
【００２７】次に、本実施例の動作について説明する。
入力端子１１に入力された高周波のアンバランス信号は
トランジスタＱ１のベースに供給され、トランジスタＱ
１及びＱ２により差動増幅されてトランジスタＱ１及び
Ｑ２のコレクタより取り出され、それぞれトランジスタ
Ｑ５及びＱ６のベースに供給される。
入力端子１１に入力された高周波のアンバランス信号は
トランジスタＱ１のベースに供給され、トランジスタＱ
１及びＱ２により差動増幅されてトランジスタＱ１及び
Ｑ２のコレクタより取り出され、それぞれトランジスタ
Ｑ５及びＱ６のベースに供給される。
【００２８】トランジスタＱ１及びＱ２のエミッタ側に
は定電流源が接続されているため、トランジスタＱ１と
Ｑ２のエミッタ電流の和は定電流であり、そのためＱ１
の入力電位がトランジスタＱ２のベース電位より上昇
（低下）してＱ１に流れる電流が増加（減少）すると、
Ｑ２に流れる電流がその分減少（増加）する。従って、
トランジスタＱ１及びＱ２のコレクタよりトランジスタ
Ｑ５及びＱ６のベースに供給される二つの信号はそれぞ
れ互いに位相が１８０°異なる信号で、かつ、振幅もほ
ぼ等しい。
は定電流源が接続されているため、トランジスタＱ１と
Ｑ２のエミッタ電流の和は定電流であり、そのためＱ１
の入力電位がトランジスタＱ２のベース電位より上昇
（低下）してＱ１に流れる電流が増加（減少）すると、
Ｑ２に流れる電流がその分減少（増加）する。従って、
トランジスタＱ１及びＱ２のコレクタよりトランジスタ
Ｑ５及びＱ６のベースに供給される二つの信号はそれぞ
れ互いに位相が１８０°異なる信号で、かつ、振幅もほ
ぼ等しい。
【００２９】ここで、エミッタ抵抗Ｒ３及びＲ４により
エミッタ電流帰還がかかっているので、差動増幅回路の
周波数特性はエミッタ電流帰還がかかっていない構成に
比し、広くなり、かつ、利得も小さくなる。また、図５
に示した従来回路と同様に、本実施例も抵抗Ｒ８により
バランス出力の直流電位が低下し、次段に接続される回
路の線形動作範囲を改善することができる。また、上記
の定電流源の交流的なインピーダンスが高いため、アン
バランス信号が入力されたときの差動増幅回路の出力バ
ランス信号のレベルのばらつきが抑えられる。
エミッタ電流帰還がかかっているので、差動増幅回路の
周波数特性はエミッタ電流帰還がかかっていない構成に
比し、広くなり、かつ、利得も小さくなる。また、図５
に示した従来回路と同様に、本実施例も抵抗Ｒ８により
バランス出力の直流電位が低下し、次段に接続される回
路の線形動作範囲を改善することができる。また、上記
の定電流源の交流的なインピーダンスが高いため、アン
バランス信号が入力されたときの差動増幅回路の出力バ
ランス信号のレベルのばらつきが抑えられる。
【００３０】入力端子１１に入力されるアンバランス信
号が高周波数であるときは、定電流源トランジスタＱ３
のコレクタ側と高周波グランド間の容量成分の影響でト
ランジスタＱ１及びＱ２のコレクタ出力信号（差動出
力）にアンバランスが生じてくる。これは容量成分によ
り定電流源のインピーダンスが低下し、差動増幅回路の
同相利得が増加するためである。
号が高周波数であるときは、定電流源トランジスタＱ３
のコレクタ側と高周波グランド間の容量成分の影響でト
ランジスタＱ１及びＱ２のコレクタ出力信号（差動出
力）にアンバランスが生じてくる。これは容量成分によ
り定電流源のインピーダンスが低下し、差動増幅回路の
同相利得が増加するためである。
【００３１】しかし、本実施例ではコンデンサＣ１をト
ランジスタＱ１及びＱ２のコレクタ側に接続しているた
め、コンデンサＣ１がトランジスタＱ１及びＱ２のコレ
クタ負荷の高周波信号に対するインピーダンスを低下さ
せるように作用する。この結果、高周波信号入力時の上
記の定電流源のインピーダンスの低下を、コンデンサＣ
１によるトランジスタＱ１及びＱ２のコレクタ負荷の高
周波信号に対するインピーダンスの低下によりキャンセ
ルすることができるため、本実施例では上記の場合の差
動出力の周波数特性のアンバランス性を改善することが
できる。
ランジスタＱ１及びＱ２のコレクタ側に接続しているた
め、コンデンサＣ１がトランジスタＱ１及びＱ２のコレ
クタ負荷の高周波信号に対するインピーダンスを低下さ
せるように作用する。この結果、高周波信号入力時の上
記の定電流源のインピーダンスの低下を、コンデンサＣ
１によるトランジスタＱ１及びＱ２のコレクタ負荷の高
周波信号に対するインピーダンスの低下によりキャンセ
ルすることができるため、本実施例では上記の場合の差
動出力の周波数特性のアンバランス性を改善することが
できる。
【００３２】なお、コンデンサＣ１の容量値は大なるほ
ど高周波信号に対するインピーダンスを低下させること
ができるが、コストやスペースの点で容量値をあまり大
にするにも制約があり、両者の兼ね合いにより容量値が
設定される（例えば、４０ｐＦ程度）。
ど高周波信号に対するインピーダンスを低下させること
ができるが、コストやスペースの点で容量値をあまり大
にするにも制約があり、両者の兼ね合いにより容量値が
設定される（例えば、４０ｐＦ程度）。
【００３３】このようにして、トランジスタＱ１のコレ
クタより取り出された信号は、トランジスタＱ５のベー
ス、エミッタを介して出力端子１２へ出力され、また、
トランジスタＱ２のコレクタより取り出された信号は、
Ｑ１のコレクタ出力信号と同一振幅で、かつ、位相が１
８０°異なる信号としてトランジスタＱ６のベース、エ
ミッタを介して出力端子１３へ出力される。
クタより取り出された信号は、トランジスタＱ５のベー
ス、エミッタを介して出力端子１２へ出力され、また、
トランジスタＱ２のコレクタより取り出された信号は、
Ｑ１のコレクタ出力信号と同一振幅で、かつ、位相が１
８０°異なる信号としてトランジスタＱ６のベース、エ
ミッタを介して出力端子１３へ出力される。
【００３４】ここで、エミッタフォロワ回路を構成して
いる上記のトランジスタＱ５及びＱ６は、そのベース・
コレクタ間の容量によって高周波領域のインピーダンス
が低下することにより、前段の差動増幅回路のコレクタ
出力には低い高周波抵抗が接続されたものと等価にな
り、差動増幅回路のコレクタ負荷抵抗Ｒ１及びＲ２とコ
レクタ容量とにより決定される時定数を小さくすること
ができ、これにより差動増幅回路の周波数特性を改善す
ることができる。
いる上記のトランジスタＱ５及びＱ６は、そのベース・
コレクタ間の容量によって高周波領域のインピーダンス
が低下することにより、前段の差動増幅回路のコレクタ
出力には低い高周波抵抗が接続されたものと等価にな
り、差動増幅回路のコレクタ負荷抵抗Ｒ１及びＲ２とコ
レクタ容量とにより決定される時定数を小さくすること
ができ、これにより差動増幅回路の周波数特性を改善す
ることができる。
【００３５】図２は本実施例の周波数特性を示す。同図
において、曲線I は入力端子１１から出力端子１２まで
の回路部の周波数特性であり、曲線IIは入力端子１１か
ら出力端子１３までの回路部の周波数特性である。ま
た、ｆA 、ｆB はそれぞれ出力端子１２、１３出力の３
ｄＢ利得帯域幅である。図２からわかるように、上記の
二つの周波数特性I及びIIはそれぞればらつきのないも
のとなり、また、図６では例えば周波数ｆA、ｆBがそれ
ぞれ１００ＭＨｚ、５０Ｍｚ程度であったのに対し、本
実施例によれば周波数ｆA、ｆBを共に１００ＭＨｚ程度
の広周波数帯域化することができる。これは図７に示し
た従来回路と同程度の周波数帯域である。
において、曲線I は入力端子１１から出力端子１２まで
の回路部の周波数特性であり、曲線IIは入力端子１１か
ら出力端子１３までの回路部の周波数特性である。ま
た、ｆA 、ｆB はそれぞれ出力端子１２、１３出力の３
ｄＢ利得帯域幅である。図２からわかるように、上記の
二つの周波数特性I及びIIはそれぞればらつきのないも
のとなり、また、図６では例えば周波数ｆA、ｆBがそれ
ぞれ１００ＭＨｚ、５０Ｍｚ程度であったのに対し、本
実施例によれば周波数ｆA、ｆBを共に１００ＭＨｚ程度
の広周波数帯域化することができる。これは図７に示し
た従来回路と同程度の周波数帯域である。
【００３６】なお、本発明は上記の実施例に限定される
ものではなく、例えば図１では正負両電源を使用してい
るが、例えば正の直流電源だけを使用した構成でも良い
ことは勿論である。ただし、この場合はトランジスタＱ
２のベースをコンデンサを介して接地すると共に、図７
に示したトランジスタＱ１４、Ｑ１５、抵抗Ｒ２０及び
Ｒ２１に相当するバイアス回路が必要になるため、回路
構成が若干実施例よりも複雑にはなるが、図７の従来回
路よりは簡単な回路構成で片電源で動作させることがで
きる。また、ＮＰＮトランジスタの代わりにＰＮＰトラ
ンジスタを使用することも可能である。
ものではなく、例えば図１では正負両電源を使用してい
るが、例えば正の直流電源だけを使用した構成でも良い
ことは勿論である。ただし、この場合はトランジスタＱ
２のベースをコンデンサを介して接地すると共に、図７
に示したトランジスタＱ１４、Ｑ１５、抵抗Ｒ２０及び
Ｒ２１に相当するバイアス回路が必要になるため、回路
構成が若干実施例よりも複雑にはなるが、図７の従来回
路よりは簡単な回路構成で片電源で動作させることがで
きる。また、ＮＰＮトランジスタの代わりにＰＮＰトラ
ンジスタを使用することも可能である。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
差動対トランジスタのコレクタ負荷抵抗を共通のコンデ
ンサを介して電源端子に接続することにより、コレクタ
負荷の高周波信号に対するインピーダンスを低下させる
ようにしたため、高周波信号入力時の定電流源のインピ
ーダンスの低下を、上記のコンデンサによるコレクタ負
荷の高周波信号に対するインピーダンスの低下によりキ
ャンセルすることができ、よって素子数の少ない簡単な
回路構成で差動出力の周波数特性のアンバランス性を改
善することができる。
差動対トランジスタのコレクタ負荷抵抗を共通のコンデ
ンサを介して電源端子に接続することにより、コレクタ
負荷の高周波信号に対するインピーダンスを低下させる
ようにしたため、高周波信号入力時の定電流源のインピ
ーダンスの低下を、上記のコンデンサによるコレクタ負
荷の高周波信号に対するインピーダンスの低下によりキ
ャンセルすることができ、よって素子数の少ない簡単な
回路構成で差動出力の周波数特性のアンバランス性を改
善することができる。
【００３８】また、本発明によれば、差動増幅回路にお
いてエミッタ電流帰還をかけることにより、周波数帯域
を広く、かつ、利得も小さくでき、また上記コンデンサ
に並列に接続する抵抗により次段に接続される回路の線
形動作範囲を改善することができる。更に、本発明によ
れば、後段のエミッタフォロワ回路により、前段の差動
増幅回路のコレクタ出力に低い高周波抵抗が接続された
ものと等価にできるため、差動増幅回路の周波数特性を
改善することができる。
いてエミッタ電流帰還をかけることにより、周波数帯域
を広く、かつ、利得も小さくでき、また上記コンデンサ
に並列に接続する抵抗により次段に接続される回路の線
形動作範囲を改善することができる。更に、本発明によ
れば、後段のエミッタフォロワ回路により、前段の差動
増幅回路のコレクタ出力に低い高周波抵抗が接続された
ものと等価にできるため、差動増幅回路の周波数特性を
改善することができる。
【図１】本発明の一実施例の回路図である。
【図２】図１の回路の周波数特性図である。
【図３】従来の一例の回路図である。
【図４】図３の回路の周波数特性図である。
【図５】従来の他の一例の回路図である。
【図６】図５の回路の周波数特性図である。
【図７】従来の更に他の一例の回路図である。
【図８】図７の回路の周波数特性図である。
１１ 入力端子 １２、１３ 出力端子 Ｑ１、Ｑ２ 差動対を構成する第１及び第２のＮＰＮト
ランジスタ Ｑ３、Ｑ４ 定電流源用ＮＰＮトランジスタ Ｑ５、Ｑ６ エミッタフォロワ用ＮＰＮトランジスタ Ｒ１、Ｒ２ コレクタ負荷抵抗 Ｒ３、Ｒ４ エミッタ抵抗 Ｒ５ 第５の抵抗 Ｃ１ コンデンサ
ランジスタ Ｑ３、Ｑ４ 定電流源用ＮＰＮトランジスタ Ｑ５、Ｑ６ エミッタフォロワ用ＮＰＮトランジスタ Ｒ１、Ｒ２ コレクタ負荷抵抗 Ｒ３、Ｒ４ エミッタ抵抗 Ｒ５ 第５の抵抗 Ｃ１ コンデンサ
Claims (2)
- 【請求項１】 アンバランス信号がベースに入力される
第１のトランジスタと、 ベースが交流的に接地され、該第１のトランジスタと共
に差動対トランジスタを構成する第２のトランジスタ
と、 該第１及び第２のトランジスタのそれぞれのコレクタに
一端が接続された第１及び第２の抵抗と、 該第１及び第２のトランジスタのそれぞれのエミッタに
一端が接続された第３及び第４の抵抗と、 該第３及び第４の抵抗の各他端と第１の電源端子との間
に共通に接続された定電流源となる、エミッタ抵抗を有
する第３のトランジスタと、 該第３のトランジスタのベースに定電圧を供給するため
の、ベース及びコレクタが該３のトランジスタのベース
に接続された第４のトランジスタと、 該第１及び第２の抵抗の各他端と第２の電源端子との間
に共通に接続された第５の抵抗と、該第４のトランジスタのベース及びコレクタと該第２の
電源端子との間に接続された第６の抵抗と、 該第４のトランジスタのエミッタと該第１の電源端子と
の間に接続された第７の抵抗と、 該第５の抵抗に並列に接続されたコンデンサと、 該第１及び第２のトランジスタのコレクタ出力信号がそ
れぞれ供給される第１及び第２のエミッタフォロワ回路
とを有することを特徴とするアンバランス−バランス変
換回路。 - 【請求項２】 前記第１の電源端子は負の直流電源端子
で、前記第２の電源端子は正の直流電源端子であり、前
記第２のトランジスタのベースはグランド端子に接続さ
れていることを特徴とする請求項１記載のアンバランス
−バランス変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6124526A JP2561025B2 (ja) | 1994-05-13 | 1994-05-13 | アンバランス−バランス変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6124526A JP2561025B2 (ja) | 1994-05-13 | 1994-05-13 | アンバランス−バランス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307625A JPH07307625A (ja) | 1995-11-21 |
| JP2561025B2 true JP2561025B2 (ja) | 1996-12-04 |
Family
ID=14887669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6124526A Expired - Fee Related JP2561025B2 (ja) | 1994-05-13 | 1994-05-13 | アンバランス−バランス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561025B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI221656B (en) | 2001-10-24 | 2004-10-01 | Sanyo Electric Co | Semiconductor integrated circuit device |
| WO2006030513A1 (ja) * | 2004-09-16 | 2006-03-23 | Fujitsu Limited | 不平衡−平衡変換器 |
| KR100840872B1 (ko) | 2005-02-16 | 2008-06-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 밸런스형 탄성파 필터 장치 |
| US7310018B2 (en) * | 2005-08-23 | 2007-12-18 | Micron Technology, Inc. | Method and apparatus providing input buffer design using common-mode feedback |
| JP2007189522A (ja) * | 2006-01-13 | 2007-07-26 | Seiko Epson Corp | 演算増幅回路、駆動回路、電気光学装置及び電子機器 |
| US7425847B2 (en) | 2006-02-03 | 2008-09-16 | Micron Technology, Inc. | Input buffer with optimal biasing and method thereof |
| US10027447B2 (en) * | 2016-10-17 | 2018-07-17 | Analog Devices, Inc. | Circuits for on-situ differential impedance balance error measurement and correction |
-
1994
- 1994-05-13 JP JP6124526A patent/JP2561025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07307625A (ja) | 1995-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379457A (en) | Low noise active mixer | |
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| US5602508A (en) | Grounded-base transistor amplifier | |
| CA1055576A (en) | Operational amplifier | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US5001372A (en) | Circuitry for making a differential output single-ended | |
| WO2003090344A1 (en) | Method and/or apparatus for controlling a common-base amplifier | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JP2561025B2 (ja) | アンバランス−バランス変換回路 | |
| JPH0214804B2 (ja) | ||
| EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| JP4215304B2 (ja) | ミキサー回路 | |
| JP2966902B2 (ja) | 電流差分及び動作増幅器組合せ回路 | |
| JPH0677739A (ja) | 利得制御回路 | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| JPH0746060A (ja) | 演算増幅器 | |
| US6647116B1 (en) | Current sensing circuit and ADSL interface circuit | |
| WO2002009274A1 (en) | Low noise, low distortion, complementary if amplifier | |
| JPH0310244B2 (ja) | ||
| JP4282820B2 (ja) | 周波数変換回路 | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JP2607678B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |