JPH06177655A - 変換器回路及びこれを用いたダブルバランストミキサー回路 - Google Patents
変換器回路及びこれを用いたダブルバランストミキサー回路Info
- Publication number
- JPH06177655A JPH06177655A JP5207845A JP20784593A JPH06177655A JP H06177655 A JPH06177655 A JP H06177655A JP 5207845 A JP5207845 A JP 5207845A JP 20784593 A JP20784593 A JP 20784593A JP H06177655 A JPH06177655 A JP H06177655A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- base
- emitter
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 本発明は非対称入力信号を一対の出力信号電
流に変換する１ピンのＩＣに集積化可能な変換器回路を
提供するものである。 【構成】 非対称入力端子は、ベース接地トランジスタ
のエミッタとエミッタ接地トランジスタのベースとに接
続されたノードに接続される。ベース接地トランジスタ
は非反転電流ホロワーとして作用し、エミッタ接地トラ
ンジスタは反転相互インピーダンス増幅器として作用す
る。入力信号はノードとベース接地トランジスタを経て
第１対称出力端子に伝送される。このときノードに生じ
た信号電圧はエミッタ接地トランジスタのコレクタ電流
を変調し、この電流は信号電流と逆位相となり、第２の
出力端子に伝送される。ダブルバランストミキサー回路
等に利用される。
流に変換する１ピンのＩＣに集積化可能な変換器回路を
提供するものである。 【構成】 非対称入力端子は、ベース接地トランジスタ
のエミッタとエミッタ接地トランジスタのベースとに接
続されたノードに接続される。ベース接地トランジスタ
は非反転電流ホロワーとして作用し、エミッタ接地トラ
ンジスタは反転相互インピーダンス増幅器として作用す
る。入力信号はノードとベース接地トランジスタを経て
第１対称出力端子に伝送される。このときノードに生じ
た信号電圧はエミッタ接地トランジスタのコレクタ電流
を変調し、この電流は信号電流と逆位相となり、第２の
出力端子に伝送される。ダブルバランストミキサー回路
等に利用される。
Description
【０００１】
【産業上の利用分野】本発明は、非対称入力信号を実質
的に対称な出力信号電流に変換するための変換器回路で
あって、第１及び第２のトランジスタを具え、第１のト
ランジスタのエミッタが非対称入力端子に接続され、第
１のトランジスタのコレクタと第２のトランジスタのコ
レクタが第１及び第２の対称出力端子にそれぞれ接続さ
れた変換器回路に関するものである。本発明は更にダブ
ルバランストミキサー回路に関するものである。
的に対称な出力信号電流に変換するための変換器回路で
あって、第１及び第２のトランジスタを具え、第１のト
ランジスタのエミッタが非対称入力端子に接続され、第
１のトランジスタのコレクタと第２のトランジスタのコ
レクタが第１及び第２の対称出力端子にそれぞれ接続さ
れた変換器回路に関するものである。本発明は更にダブ
ルバランストミキサー回路に関するものである。
【０００２】
【従来の技術】この種の変換器回路は欧州特許出願第84
200975.5号から既知である。これは、図１に示したよう
に、ダブルバランストミキサー回路の入力段100 として
用いられている。その対称出力端子SO1 及びSO2 が差動
ミキサートランジスタ対T1、T2及びT3、T4のそれぞれの
共通エミッタ端子３及び４に接続されている。
200975.5号から既知である。これは、図１に示したよう
に、ダブルバランストミキサー回路の入力段100 として
用いられている。その対称出力端子SO1 及びSO2 が差動
ミキサートランジスタ対T1、T2及びT3、T4のそれぞれの
共通エミッタ端子３及び４に接続されている。
【０００３】既知の変換器回路においては第１のトラン
ジスタT5と第２のトランジスタT6との両者のエミッタ
は、誘導性変換器12を経て非対称入力端子AIに接続され
る。誘導性変換器は信号源10からの非対称信号をトラン
ジスタT5及びT6のエミッタで一対の対称信号に変換す
る。このようにトランジスタT5及びT6のエミッタに供給
される信号は反対の位相を持つ。トランジスタT5及びT6
のベースは信号接地に接続されているため、これらのト
ランジスタは対称な電流ホロワーを構成している。これ
らのトランジスタのエミッタにおける一対の対称信号電
流は、ほぼユニティゲインで端子SO1 及びSO2 における
一対の対称出力信号電流に変換される。
ジスタT5と第２のトランジスタT6との両者のエミッタ
は、誘導性変換器12を経て非対称入力端子AIに接続され
る。誘導性変換器は信号源10からの非対称信号をトラン
ジスタT5及びT6のエミッタで一対の対称信号に変換す
る。このようにトランジスタT5及びT6のエミッタに供給
される信号は反対の位相を持つ。トランジスタT5及びT6
のベースは信号接地に接続されているため、これらのト
ランジスタは対称な電流ホロワーを構成している。これ
らのトランジスタのエミッタにおける一対の対称信号電
流は、ほぼユニティゲインで端子SO1 及びSO2 における
一対の対称出力信号電流に変換される。
【０００４】既知の変換器回路は高効率受信フロントエ
ンドに利用するのに適しているが、非対称入力信号を一
対の対称信号に変換するための誘導性変換器が本質的に
必要である。このような誘導性変換器は比較的高価であ
り比較的大きな面積を占める。受信機機能が益々単一チ
ップ上に集積化されるようになるに従って、例えばコー
ドレス電話機などで安価で小型な受信機が要求される。
誘導性変換器は１つのチップ上に集積化するのには適し
ていない。更に、誘導性変換器を変換器回路の集積化部
品に接続するには少なくとも２つの接続ピンを必要とす
る。接続ピンの数が増えるとそれに伴ってチップのハウ
ジングの大きさと価格が増すこととなる。
ンドに利用するのに適しているが、非対称入力信号を一
対の対称信号に変換するための誘導性変換器が本質的に
必要である。このような誘導性変換器は比較的高価であ
り比較的大きな面積を占める。受信機機能が益々単一チ
ップ上に集積化されるようになるに従って、例えばコー
ドレス電話機などで安価で小型な受信機が要求される。
誘導性変換器は１つのチップ上に集積化するのには適し
ていない。更に、誘導性変換器を変換器回路の集積化部
品に接続するには少なくとも２つの接続ピンを必要とす
る。接続ピンの数が増えるとそれに伴ってチップのハウ
ジングの大きさと価格が増すこととなる。
【０００５】これに対して、例えばドイツ国公開公報第
28,39,061 号から既知のダブルバランストミキサー回路
におけるロングテイルペア入力段のように、変換器回路
が誘導性変換器を必要としないことも知られている。し
かし、前記のように変換器回路が誘導性変換器を具えて
いる場合に比べてロングテイルペア入力段の効率は悪
い。これについては前記の欧州特許出願で指摘したが、
第１に、ロングテイルペア入力段が過度のノイズと相互
変調動作を示す。第２に、ロングテイルペア入力段が誘
導性変換器回路に比べて比較的高い入力インピーダンス
を持つ。これは、ロングテイルペア入力段が不要の信号
源と非対称入力端子との寄生容量による結合の妨害を受
け易くなる原因となる。第３に、２対のミキサートラン
ジスタの共通エミッタ端子に印加される出力信号電流の
対の間の対称性は、一般に既知の変換器回路のそれより
も小さい。
28,39,061 号から既知のダブルバランストミキサー回路
におけるロングテイルペア入力段のように、変換器回路
が誘導性変換器を必要としないことも知られている。し
かし、前記のように変換器回路が誘導性変換器を具えて
いる場合に比べてロングテイルペア入力段の効率は悪
い。これについては前記の欧州特許出願で指摘したが、
第１に、ロングテイルペア入力段が過度のノイズと相互
変調動作を示す。第２に、ロングテイルペア入力段が誘
導性変換器回路に比べて比較的高い入力インピーダンス
を持つ。これは、ロングテイルペア入力段が不要の信号
源と非対称入力端子との寄生容量による結合の妨害を受
け易くなる原因となる。第３に、２対のミキサートラン
ジスタの共通エミッタ端子に印加される出力信号電流の
対の間の対称性は、一般に既知の変換器回路のそれより
も小さい。
【０００６】
【発明が解決しようとする課題】本発明の目的は、従来
の誘導性変換器を具えた変換器回路と同等の性能を有
し、チップ上に集積化するのに適しており、接続ピンは
只１つとし、大きく或いは高価な外部部品の必要性を低
くした、非対称入力信号を一対の実質的に対称な出力信
号電流に変換するための変換器回路を提供することにあ
る。
の誘導性変換器を具えた変換器回路と同等の性能を有
し、チップ上に集積化するのに適しており、接続ピンは
只１つとし、大きく或いは高価な外部部品の必要性を低
くした、非対称入力信号を一対の実質的に対称な出力信
号電流に変換するための変換器回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】この目的のため、本発明
の変換器回路は、非対称入力端子が第１のトランジスタ
のエミッタと第２のトランジスタのベースとに共通に接
続されたノードに接続され、第１及び第２のトランジス
タがそれぞれベース接地構成及びエミッタ接地構成に配
置されたことを特徴とするものである。
の変換器回路は、非対称入力端子が第１のトランジスタ
のエミッタと第２のトランジスタのベースとに共通に接
続されたノードに接続され、第１及び第２のトランジス
タがそれぞれベース接地構成及びエミッタ接地構成に配
置されたことを特徴とするものである。
【０００８】本発明は、信号源からの入力電流を第１の
トランジスタを経て第１の対称出力端子に流すこと、及
び、少なくとも第１のトランジスタのエミッタ−ベース
接合の両側の信号電圧を第２のトランジスタを駆動する
ために用いることによって第２のトランジスタが第１の
トランジスタのコレクタ電流とは実質的に逆の位相を持
つコレクタ電流を供給し、従って一対の対称出力信号電
流が得られるとの認識に基づくものである。第１のトラ
ンジスタは、ベース接地構成に配置され、非反転電流ホ
ロワーを構成し、第２のトランジスタは、エミッタ接地
構成に配置され、相互アドミタンス増幅器を構成する。
トランジスタを経て第１の対称出力端子に流すこと、及
び、少なくとも第１のトランジスタのエミッタ−ベース
接合の両側の信号電圧を第２のトランジスタを駆動する
ために用いることによって第２のトランジスタが第１の
トランジスタのコレクタ電流とは実質的に逆の位相を持
つコレクタ電流を供給し、従って一対の対称出力信号電
流が得られるとの認識に基づくものである。第１のトラ
ンジスタは、ベース接地構成に配置され、非反転電流ホ
ロワーを構成し、第２のトランジスタは、エミッタ接地
構成に配置され、相互アドミタンス増幅器を構成する。
【０００９】信号源からの入力電流はノードに伝送さ
れ、電流ホロワーの入力インピーダンスが比較的低いた
め、殆どは第１のトランジスタのエミッタに流れる。ノ
ードにおける信号電圧は、電圧ホロワーの入力インピー
ダンスが零でないことに基づき電流−電圧変換（相互イ
ンピーダンス）によって生起される。この信号電圧は、
第２のトランジスタのベースに印加され、第１のトラン
ジスタのコレクタ電流とは逆の位相を持つそのコレクタ
電流を変調する。第２のトランジスタによる電圧−電流
変換（相互アドミタンス）では、前記の電流−電圧変換
とは実質的に逆の変換が行われ、第１及び第２のトラン
ジスタのコレクタ電流は実質的に対称である。
れ、電流ホロワーの入力インピーダンスが比較的低いた
め、殆どは第１のトランジスタのエミッタに流れる。ノ
ードにおける信号電圧は、電圧ホロワーの入力インピー
ダンスが零でないことに基づき電流−電圧変換（相互イ
ンピーダンス）によって生起される。この信号電圧は、
第２のトランジスタのベースに印加され、第１のトラン
ジスタのコレクタ電流とは逆の位相を持つそのコレクタ
電流を変調する。第２のトランジスタによる電圧−電流
変換（相互アドミタンス）では、前記の電流−電圧変換
とは実質的に逆の変換が行われ、第１及び第２のトラン
ジスタのコレクタ電流は実質的に対称である。
【００１０】本発明の好適な実施例は、第１のインピー
ダンスが第１のトランジスタのエミッタとノードとの間
に配置され、第２のインピーダンスが第２のトランジス
タのエミッタと信号接地との間に配置されたことを特徴
とするものである。第１及び第２のトランジスタのエミ
ッタと直列にインピーダンスを付加することによって、
大きい信号の処理及び／又は回路のノイズの挙動を改善
できる。
ダンスが第１のトランジスタのエミッタとノードとの間
に配置され、第２のインピーダンスが第２のトランジス
タのエミッタと信号接地との間に配置されたことを特徴
とするものである。第１及び第２のトランジスタのエミ
ッタと直列にインピーダンスを付加することによって、
大きい信号の処理及び／又は回路のノイズの挙動を改善
できる。
【００１１】本発明の更に好適な実施例は、入力段が非
対称入力端子とノードとの間に配置されたことを特徴と
するものである。この実施例のノイズは、既知の変換器
回路と同等であり、主として入力段によって決まる。入
力段は電力ゲインを行うため、第１及び第２のトランジ
スタのそれぞれのエミッタ直列インピーダンスのノイズ
への影響は、入力段のそれに比べて比較的小さい。
対称入力端子とノードとの間に配置されたことを特徴と
するものである。この実施例のノイズは、既知の変換器
回路と同等であり、主として入力段によって決まる。入
力段は電力ゲインを行うため、第１及び第２のトランジ
スタのそれぞれのエミッタ直列インピーダンスのノイズ
への影響は、入力段のそれに比べて比較的小さい。
【００１２】本発明の更に好適な実施例は、ベース接地
構成におけるカスコードトランジスタが第２のトランジ
スタのコレクタと第２の対称出力端子との間に配置され
たことを特徴とするものである。カスコードトランジス
タは、一対の出力信号電流の対称性の改善を助ける。第
１及び第２のトランジスタのコレクタ−ベース電圧の差
を除き、両トランジスタを経て同一の範囲に伝送する信
号に対して所謂“初期効果”を及ぼす。
構成におけるカスコードトランジスタが第２のトランジ
スタのコレクタと第２の対称出力端子との間に配置され
たことを特徴とするものである。カスコードトランジス
タは、一対の出力信号電流の対称性の改善を助ける。第
１及び第２のトランジスタのコレクタ−ベース電圧の差
を除き、両トランジスタを経て同一の範囲に伝送する信
号に対して所謂“初期効果”を及ぼす。
【００１３】本発明による変換器回路をバイアスするこ
とによって安定性を改善するために、好適な実施例は、
直流遮断コンデンサがノードと第２のトランジスタのベ
ースとの間に配置され、第１のトランジスタのエミッタ
のバイアス電圧と第２のトランジスタのベースのバイア
ス電圧とを減結合することを特徴とするものである。
とによって安定性を改善するために、好適な実施例は、
直流遮断コンデンサがノードと第２のトランジスタのベ
ースとの間に配置され、第１のトランジスタのエミッタ
のバイアス電圧と第２のトランジスタのベースのバイア
ス電圧とを減結合することを特徴とするものである。
【００１４】前記の改良は他の方法でも達成でき、その
実施例は、第１のトランジスタに接続された第１の電流
検知回路、第２のトランジスタに接続された第２の電流
検知回路、第１及び第２の電流検知回路の出力端子にそ
れぞれ接続された第１及び第２の入力端子を有する差分
検出回路、並びに、少なくとも１つのループコンデンサ
を経て第１のトランジスタのベースに接続された差分検
出回路の出力端子を具えたバイアス制御ループを具備す
ることを特徴とするものである。
実施例は、第１のトランジスタに接続された第１の電流
検知回路、第２のトランジスタに接続された第２の電流
検知回路、第１及び第２の電流検知回路の出力端子にそ
れぞれ接続された第１及び第２の入力端子を有する差分
検出回路、並びに、少なくとも１つのループコンデンサ
を経て第１のトランジスタのベースに接続された差分検
出回路の出力端子を具えたバイアス制御ループを具備す
ることを特徴とするものである。
【００１５】変換器回路にバイアス制御ループが具えら
れた場合は、前記直流遮断コンデンサを使用せずに回路
の安定したバイアスを得ることができる。直流遮断コン
デンサによる寄生容量が出力信号電流の対に許容出来な
い非対称性を引き起こすとき及び／又は前記直流遮断コ
ンデンサがチップの中で大き過ぎるときに、この変換器
回路を用いると便利である。
れた場合は、前記直流遮断コンデンサを使用せずに回路
の安定したバイアスを得ることができる。直流遮断コン
デンサによる寄生容量が出力信号電流の対に許容出来な
い非対称性を引き起こすとき及び／又は前記直流遮断コ
ンデンサがチップの中で大き過ぎるときに、この変換器
回路を用いると便利である。
【００１６】本発明の更に好適な実施例は、差分検出回
路の出力端子と第１のトランジスタのベースとの間にル
ープトランジスタが挿入され、該ループトランジスタの
ベース−エミッタ接合が前記ループコンデンサを構成す
ることを特徴とするものである。
路の出力端子と第１のトランジスタのベースとの間にル
ープトランジスタが挿入され、該ループトランジスタの
ベース−エミッタ接合が前記ループコンデンサを構成す
ることを特徴とするものである。
【００１７】本発明によるダブルバランストミキサー回
路の実施例は、第１の差動対であるそれぞれのエミッタ
が共通の第１のエミッタ端子に接続された第１及び第２
のミキサートランジスタ、並びに第２の差動対であるそ
れぞれのエミッタが共通の第２のエミッタ端子に接続さ
れた第３及び第４のミキサートランジスタを具え、第１
と第４のトランジスタのベース及び第２と第３のトラン
ジスタのベースがそれぞれ共通の第１ベース端子及び共
通の第２ベース端子に接続され、それらのベース端子の
間に混合される信号が印加されるダブルバランストミキ
サー回路において、非対称入力端子が、第１の共通エミ
ッタ端子と、エミッタ接地構成に配置され且つそのコレ
クタが第２の共通エミッタ端子に接続されたトランジス
タのベースとに、共通に接続されているノードに接続さ
れたことを特徴とするものである。
路の実施例は、第１の差動対であるそれぞれのエミッタ
が共通の第１のエミッタ端子に接続された第１及び第２
のミキサートランジスタ、並びに第２の差動対であるそ
れぞれのエミッタが共通の第２のエミッタ端子に接続さ
れた第３及び第４のミキサートランジスタを具え、第１
と第４のトランジスタのベース及び第２と第３のトラン
ジスタのベースがそれぞれ共通の第１ベース端子及び共
通の第２ベース端子に接続され、それらのベース端子の
間に混合される信号が印加されるダブルバランストミキ
サー回路において、非対称入力端子が、第１の共通エミ
ッタ端子と、エミッタ接地構成に配置され且つそのコレ
クタが第２の共通エミッタ端子に接続されたトランジス
タのベースとに、共通に接続されているノードに接続さ
れたことを特徴とするものである。
【００１８】ダブルバランストミキサー回路のこの実施
例は、電圧供給端子間に直列に配置されたエミッタ−ベ
ース接合の数を２に減らすことができるので、特に極め
て低い供給電圧で動作するもの（例えば１．５Ｖ電池１
〜２個で動作する機器）に適している。この実施例で
は、第１及び第２のミキサートランジスタは、本発明に
よる変換器回路の第１のトランジスタの役割を果たす。
第１及び第２のミキサートランジスタのベースは、一般
に低インピーダンスの信号源に接続され、これらのトラ
ンジスタはベース接地と同様に構成され、電流ホロワー
として作用する。第１のミキサートランジスタを流れる
入力信号源からの電流と、第２のミキサートランジスタ
を流れるその電流との割合は、それぞれのベースの間の
電圧の差によって決まる。しかしながら、第１の共通エ
ミッタ端子における入力インピーダンスは、第１及び第
２のミキサートランジスタがベース接地構成の単一トラ
ンジスタで置き換えられたとした場合と同じである。そ
の結果、前記の両方の場合の相互インピーダンスは同じ
大きさとなり、ノードでの信号電圧は、第２のトランジ
スタのベースを駆動するために用いられる。
例は、電圧供給端子間に直列に配置されたエミッタ−ベ
ース接合の数を２に減らすことができるので、特に極め
て低い供給電圧で動作するもの（例えば１．５Ｖ電池１
〜２個で動作する機器）に適している。この実施例で
は、第１及び第２のミキサートランジスタは、本発明に
よる変換器回路の第１のトランジスタの役割を果たす。
第１及び第２のミキサートランジスタのベースは、一般
に低インピーダンスの信号源に接続され、これらのトラ
ンジスタはベース接地と同様に構成され、電流ホロワー
として作用する。第１のミキサートランジスタを流れる
入力信号源からの電流と、第２のミキサートランジスタ
を流れるその電流との割合は、それぞれのベースの間の
電圧の差によって決まる。しかしながら、第１の共通エ
ミッタ端子における入力インピーダンスは、第１及び第
２のミキサートランジスタがベース接地構成の単一トラ
ンジスタで置き換えられたとした場合と同じである。そ
の結果、前記の両方の場合の相互インピーダンスは同じ
大きさとなり、ノードでの信号電圧は、第２のトランジ
スタのベースを駆動するために用いられる。
【００１９】
【実施例】図２乃至７を用いて本発明を詳細に説明す
る。図２は、本発明の実施例を示すもので、特にチップ
上に集積化するのに適した変換器回路の実施例を示す。
非対称入力端子AIはノードNCに直接接続されている。ノ
ードNCは、第１のインピーダンス111 を経て第１のトラ
ンジスタ101 のエミッタと第２のトランジスタ102 のベ
ースに共通に接続されている。トランジスタ101 はベー
ス接地構成に配置され、従ってトランジスタ101 のベー
スは、直列に接続されたダイオード 241、 242及び 243
とインピーダンス 244からなる比較的低インピーダンス
のネットワークを経て信号接地に接続されている。トラ
ンジスタ102 は、エミッタがインピーダンス112 を経て
信号接地に接続され、エミッタ接地構成に配置されてい
る。トランジスタ101 及び102 のコレクタは、それぞれ
変換器回路の第１及び第２の対称出力端子（ SO1、SO2
）となる。参照番号が“２”を含む部品とインピーダ
ンス120 はトランジスタ101 及び102 に正しいバイアス
を加えるように作用する。この点は後述する。
る。図２は、本発明の実施例を示すもので、特にチップ
上に集積化するのに適した変換器回路の実施例を示す。
非対称入力端子AIはノードNCに直接接続されている。ノ
ードNCは、第１のインピーダンス111 を経て第１のトラ
ンジスタ101 のエミッタと第２のトランジスタ102 のベ
ースに共通に接続されている。トランジスタ101 はベー
ス接地構成に配置され、従ってトランジスタ101 のベー
スは、直列に接続されたダイオード 241、 242及び 243
とインピーダンス 244からなる比較的低インピーダンス
のネットワークを経て信号接地に接続されている。トラ
ンジスタ102 は、エミッタがインピーダンス112 を経て
信号接地に接続され、エミッタ接地構成に配置されてい
る。トランジスタ101 及び102 のコレクタは、それぞれ
変換器回路の第１及び第２の対称出力端子（ SO1、SO2
）となる。参照番号が“２”を含む部品とインピーダ
ンス120 はトランジスタ101 及び102 に正しいバイアス
を加えるように作用する。この点は後述する。
【００２０】トランジスタ101 及びインピーダンス111
は、非反転電流ホロワーとみなすことができ、そうする
と入力端子はノードNCであり、出力端子は端子SO1 とな
る。この電流ホロワーの入力インピーダンスはインピー
ダンス111 とトランジスタ101 のエミッタインピーダン
スとの和にほぼ等しい。トランジスタ102 とインピーダ
ンス112 は反転相互アドミタンス増幅器とみなすことが
でき、この場合、入力端子はやはりノードNCであり、出
力端子は端子SO2 になる。この相互アドミタンス増幅器
の入力インピーダンスは、電流ホロワーのそれに比べて
少なくとも１桁大きい値を持つ。この相互アドミタンス
増幅器のゲイン、即ち電圧−電流変換係数は、インピー
ダンス112 の逆数とトランジスタ102 エミッタインピー
ダンスの逆数との和にほぼ等しい。
は、非反転電流ホロワーとみなすことができ、そうする
と入力端子はノードNCであり、出力端子は端子SO1 とな
る。この電流ホロワーの入力インピーダンスはインピー
ダンス111 とトランジスタ101 のエミッタインピーダン
スとの和にほぼ等しい。トランジスタ102 とインピーダ
ンス112 は反転相互アドミタンス増幅器とみなすことが
でき、この場合、入力端子はやはりノードNCであり、出
力端子は端子SO2 になる。この相互アドミタンス増幅器
の入力インピーダンスは、電流ホロワーのそれに比べて
少なくとも１桁大きい値を持つ。この相互アドミタンス
増幅器のゲイン、即ち電圧−電流変換係数は、インピー
ダンス112 の逆数とトランジスタ102 エミッタインピー
ダンスの逆数との和にほぼ等しい。
【００２１】非対称入力端子AIに接続された信号源から
得られた入力電流は、殆どトランジスタ101 のエミッタ
に流れ、更に対称出力端子SO1 に流れる。これは不要な
信号のロスを避けるため、インピーダンス111 の値をイ
ンピーダンス211 及び120 の値に比べて相対的に小さく
しているためである。従って、変換器回路の入力インピ
ーダンスは、前記の電流ホロワーのインピーダンスにほ
ぼ等しい。ノードNCでの信号電圧は、電圧ホロワーの入
力電流と入力インピーダンスとの積にほぼ等しい。この
信号電圧は前記の相互アドミタンス増幅器の入力電圧で
ある。
得られた入力電流は、殆どトランジスタ101 のエミッタ
に流れ、更に対称出力端子SO1 に流れる。これは不要な
信号のロスを避けるため、インピーダンス111 の値をイ
ンピーダンス211 及び120 の値に比べて相対的に小さく
しているためである。従って、変換器回路の入力インピ
ーダンスは、前記の電流ホロワーのインピーダンスにほ
ぼ等しい。ノードNCでの信号電圧は、電圧ホロワーの入
力電流と入力インピーダンスとの積にほぼ等しい。この
信号電圧は前記の相互アドミタンス増幅器の入力電圧で
ある。
【００２２】電流ホロワーの相互インピーダンスのゲイ
ンと入力インピーダンスの積がユニティゲインに近けれ
ば、トランジスタ101 のコレクタ信号電流とトランジス
タ102 のそれとの間の良好な対称性が得られる。この場
合の条件は、例えば、トランジスタ101 とトランジスタ
102 とのバイアス電流の間に殆ど差が無く、インピーダ
ンス111 と112 との間に殆ど差が無い場合である。トラ
ンジスタ101 のベースと信号接地との間のインピーダン
スが零でないために、所謂“不完全な”ベース接地構成
のために若干の非対称性は存在する。インピーダンス11
2 の値に応じてインピーダンス111 の値を減らすことに
よって、この非対称性を補償することができる。
ンと入力インピーダンスの積がユニティゲインに近けれ
ば、トランジスタ101 のコレクタ信号電流とトランジス
タ102 のそれとの間の良好な対称性が得られる。この場
合の条件は、例えば、トランジスタ101 とトランジスタ
102 とのバイアス電流の間に殆ど差が無く、インピーダ
ンス111 と112 との間に殆ど差が無い場合である。トラ
ンジスタ101 のベースと信号接地との間のインピーダン
スが零でないために、所謂“不完全な”ベース接地構成
のために若干の非対称性は存在する。インピーダンス11
2 の値に応じてインピーダンス111 の値を減らすことに
よって、この非対称性を補償することができる。
【００２３】変換器回路の線形動作は、トランジスタ10
1 及び102 のベース−エミッタ接合電圧の和が一定であ
り且つ制御電圧Ｖc に等しい事実によって理解できる。
端子AIからトランジスタ101 のエミッタに流れる信号源
からの入力電流は、トランジスタ101 のベース−エミッ
タ接合電圧を変調する。この電流−電圧変換は対数特
性、従って非線形を示す。この結果、接合電圧の和が一
定であるため、トランジスタ102 のベース−エミッタ接
合電圧は、逆に従って非線形に変調される。しかしなが
ら、トランジスタ102 のコレクタ電流とベース−エミッ
タ接合電圧との関係は、やはり対数的である。従って、
非線形の対数的な電流−電圧変換（トランジスタ101 ）
は、非線形の指数関数的な電圧−電流変換（トランジス
タ102 ）によって補償され、端子AIの入力電流の端子SO
2 の反転出力電流への変換は実質的に線形になる。
1 及び102 のベース−エミッタ接合電圧の和が一定であ
り且つ制御電圧Ｖc に等しい事実によって理解できる。
端子AIからトランジスタ101 のエミッタに流れる信号源
からの入力電流は、トランジスタ101 のベース−エミッ
タ接合電圧を変調する。この電流−電圧変換は対数特
性、従って非線形を示す。この結果、接合電圧の和が一
定であるため、トランジスタ102 のベース−エミッタ接
合電圧は、逆に従って非線形に変調される。しかしなが
ら、トランジスタ102 のコレクタ電流とベース−エミッ
タ接合電圧との関係は、やはり対数的である。従って、
非線形の対数的な電流−電圧変換（トランジスタ101 ）
は、非線形の指数関数的な電圧−電流変換（トランジス
タ102 ）によって補償され、端子AIの入力電流の端子SO
2 の反転出力電流への変換は実質的に線形になる。
【００２４】インピーダンス111 及び112 は変換器回路
の直線性に殆ど影響しない。しかし、これらは、入力電
圧対入力電流の変換係数を減らすことによって、端子AI
における最大許容入力電圧を増す。インピーダンス111
及び112 が無いと仮定すると、非対称入力信号を一対の
対称出力信号電流に変換する場合、入力電圧が最大許容
値以下である場合に限って直線性が保持される。
の直線性に殆ど影響しない。しかし、これらは、入力電
圧対入力電流の変換係数を減らすことによって、端子AI
における最大許容入力電圧を増す。インピーダンス111
及び112 が無いと仮定すると、非対称入力信号を一対の
対称出力信号電流に変換する場合、入力電圧が最大許容
値以下である場合に限って直線性が保持される。
【００２５】安定した動作を得るためには、例えば端子
SO1 及びSO2 の出力信号が広い温度範囲にわたって実質
的に対称であるためには、図２に示した変換器回路がバ
イアス制御ループを具えるとよい。このバイアス制御ル
ープは、トランジスタ101 のベースバイアス電圧を制御
電圧Ｖc に調整し、トランジスタ102 のバイアス電流を
実質的にトランジスタ101 のバイアス電流に等しくす
る。トランジスタ101 のバイアス電流は特にインピーダ
ンス120 の値によって決まる。
SO1 及びSO2 の出力信号が広い温度範囲にわたって実質
的に対称であるためには、図２に示した変換器回路がバ
イアス制御ループを具えるとよい。このバイアス制御ル
ープは、トランジスタ101 のベースバイアス電圧を制御
電圧Ｖc に調整し、トランジスタ102 のバイアス電流を
実質的にトランジスタ101 のバイアス電流に等しくす
る。トランジスタ101 のバイアス電流は特にインピーダ
ンス120 の値によって決まる。
【００２６】バイアス制御ループは、インピーダンス21
1 と直列のトランジスタ201 とインピーダンス212 と直
列のトランジスタ202 とによって構成される第１及び第
２の感知回路を具えている。トランジスタ201 及び202
のコレクタ電流は、それぞれトランジスタ101 及び102
のコレクタ電流と相似関係にある値である。この相似比
は、トランジスタ101 及び102 に対応するトランジスタ
201 と202 とのディメンションの比、及びインピーダン
ス111 及び112 に対応するインピーダンス211と212 と
の比に依存する。トランジスタ201 及び202 のコレクタ
は、それぞれトランジスタ221 及び222 に接続される。
後者のトランジスタは、差分検知回路として作用する電
流ミラーを構成する。トランジスタ201 のコレクタ電流
が第１に反射し、従って反転し、トランジスタ202 のコ
レクタ電流と合わされて差分電流を生じ、トランジスタ
240 のベースと存在し得る寄生容量（図示していない）
に流れる。トランジスタ240 のベース−エミッタ接合容
量は、特に制御電圧Ｖc への差分電流を決める。ベース
−エミッタ接合容量は、トランジスタ240 のサイズと共
に増加する。トランジスタ240 は差分電流の高周波成分
を除去するに充分な大きさを有する。この場合、トラン
ジスタ240 のベース端子と信号接地との間の別個の濾波
コンデンサは不要である。ダイオード241 、242 、243
及びインピーダンス244 はトランジスタ240 を正確にバ
イアスするために用いられる。これらのダイオードにシ
ョットキーダイオードを用いれば、変換器回路のインピ
ーダンスへの温度の影響を改善できる。
1 と直列のトランジスタ201 とインピーダンス212 と直
列のトランジスタ202 とによって構成される第１及び第
２の感知回路を具えている。トランジスタ201 及び202
のコレクタ電流は、それぞれトランジスタ101 及び102
のコレクタ電流と相似関係にある値である。この相似比
は、トランジスタ101 及び102 に対応するトランジスタ
201 と202 とのディメンションの比、及びインピーダン
ス111 及び112 に対応するインピーダンス211と212 と
の比に依存する。トランジスタ201 及び202 のコレクタ
は、それぞれトランジスタ221 及び222 に接続される。
後者のトランジスタは、差分検知回路として作用する電
流ミラーを構成する。トランジスタ201 のコレクタ電流
が第１に反射し、従って反転し、トランジスタ202 のコ
レクタ電流と合わされて差分電流を生じ、トランジスタ
240 のベースと存在し得る寄生容量（図示していない）
に流れる。トランジスタ240 のベース−エミッタ接合容
量は、特に制御電圧Ｖc への差分電流を決める。ベース
−エミッタ接合容量は、トランジスタ240 のサイズと共
に増加する。トランジスタ240 は差分電流の高周波成分
を除去するに充分な大きさを有する。この場合、トラン
ジスタ240 のベース端子と信号接地との間の別個の濾波
コンデンサは不要である。ダイオード241 、242 、243
及びインピーダンス244 はトランジスタ240 を正確にバ
イアスするために用いられる。これらのダイオードにシ
ョットキーダイオードを用いれば、変換器回路のインピ
ーダンスへの温度の影響を改善できる。
【００２７】定常状態においては、トランジスタ101 と
102 のバイアス電流は実質的に等しい。バイアス制御ル
ープは総括的な制御ループであり、誤差無し即ち差分電
流を零にするように動作する。差分電流が零でない状態
では、トランジスタ101 と102 のコレクタ電流の差は制
御電圧Ｖc を連続的に変化させる。制御電圧Ｖc を変化
させることにより、その都度トランジスタ101 と102 の
コレクタ電流の比を補正し、差分電流を零に近づける。
このようにして、電圧Ｖc は一定値になる。
102 のバイアス電流は実質的に等しい。バイアス制御ル
ープは総括的な制御ループであり、誤差無し即ち差分電
流を零にするように動作する。差分電流が零でない状態
では、トランジスタ101 と102 のコレクタ電流の差は制
御電圧Ｖc を連続的に変化させる。制御電圧Ｖc を変化
させることにより、その都度トランジスタ101 と102 の
コレクタ電流の比を補正し、差分電流を零に近づける。
このようにして、電圧Ｖc は一定値になる。
【００２８】制御電圧Ｖc の変化は、主としてトランジ
スタ102 のバイアス電流に影響する。この場合、インピ
ーダンス112 の両端での電圧降下は、トランジスタ102
のベース−エミッタ電圧より少なくとも１桁は小さい。
トランジスタ102 のベース−エミッタ電圧は、トランジ
スタのバイアス電流の関数として僅かに変化する。トラ
ンジスタ101 のバイアス電流の殆どはインピーダンス12
0 を通って流れるので、このバイアス電流は、トランジ
スタ102 のベース−エミッタ電圧とインピーダンス120
の抵抗との商にほぼ等しくなる。このように、インピー
ダンス120 は主としてトランジスタ101 と102 のバイア
ス電流の値を決める。このトランジスタ101 と102 のバ
イアス電流のバランスは、バイアス制御ループが制御電
圧Ｖc をその目的に合わせて制御することによって保た
れる。
スタ102 のバイアス電流に影響する。この場合、インピ
ーダンス112 の両端での電圧降下は、トランジスタ102
のベース−エミッタ電圧より少なくとも１桁は小さい。
トランジスタ102 のベース−エミッタ電圧は、トランジ
スタのバイアス電流の関数として僅かに変化する。トラ
ンジスタ101 のバイアス電流の殆どはインピーダンス12
0 を通って流れるので、このバイアス電流は、トランジ
スタ102 のベース−エミッタ電圧とインピーダンス120
の抵抗との商にほぼ等しくなる。このように、インピー
ダンス120 は主としてトランジスタ101 と102 のバイア
ス電流の値を決める。このトランジスタ101 と102 のバ
イアス電流のバランスは、バイアス制御ループが制御電
圧Ｖc をその目的に合わせて制御することによって保た
れる。
【００２９】広い範囲にわたる温度での変換器回路の動
作を保証するために、トランジスタ231 、232 、233 及
びインピーダンス234 からなる起動回路が付加される。
トランジスタ231 及び232 は、電流源として作用し、そ
のコレクタは初期バイアスのための一対の対称バイアス
電流を発生する。
作を保証するために、トランジスタ231 、232 、233 及
びインピーダンス234 からなる起動回路が付加される。
トランジスタ231 及び232 は、電流源として作用し、そ
のコレクタは初期バイアスのための一対の対称バイアス
電流を発生する。
【００３０】前記の実施例の特徴は、回路に用いられた
トランジスタのカットオフ周波数の数分の一の周波数
で、出力信号電流の間の良好な対称性を保つことであ
る。トランジスタ101 及び102 のエミッタ−ベース容量
は、高周波入力信号をこれらのトランジスタを通して同
じ範囲に伝送する作用を持つ。高周波の出力信号のアン
バランスは主としてトランジスタ101 と102 とのコレク
タ−ベース容量による。トランジスタ102 はエミッタ接
地構成で配置され、トランジスタ101 はベース接地構成
で配置されているので、トランジスタ102 のコレクタ−
ベース信号電圧はトランジスタ101 のコレクタ−ベース
信号電圧より大きい。これは、トランジスタ102 のコレ
クタ−ベース容量の電流を大きくする。この電流は、コ
レクタから内部ベースに流れ、トランジスタ102 の内部
ベース抵抗の両端の信号電圧を生み出す。
トランジスタのカットオフ周波数の数分の一の周波数
で、出力信号電流の間の良好な対称性を保つことであ
る。トランジスタ101 及び102 のエミッタ−ベース容量
は、高周波入力信号をこれらのトランジスタを通して同
じ範囲に伝送する作用を持つ。高周波の出力信号のアン
バランスは主としてトランジスタ101 と102 とのコレク
タ−ベース容量による。トランジスタ102 はエミッタ接
地構成で配置され、トランジスタ101 はベース接地構成
で配置されているので、トランジスタ102 のコレクタ−
ベース信号電圧はトランジスタ101 のコレクタ−ベース
信号電圧より大きい。これは、トランジスタ102 のコレ
クタ−ベース容量の電流を大きくする。この電流は、コ
レクタから内部ベースに流れ、トランジスタ102 の内部
ベース抵抗の両端の信号電圧を生み出す。
【００３１】図３は、本発明による変換器回路の第２の
実施例を含むダブルバランストミキサー回路を示す。変
換器回路100 の対称電流出力端子SO1 及びSO2 は、ミキ
サートランジスタの共通エミッタ端子３及び４に接続さ
れる。端子１と２との間にオッシレータ信号が印加さ
れ、ミキサートランジスタは電流スイッチとして作用す
る。例えば、端子１の電圧が端子２の電圧よりベース−
エミッタ接合電圧分だけ高いときは、ミキサートランジ
スタT1とT4が導通し、T2とT3は非導通になる。そうする
と、SO1 とSO2 の信号電流は、それぞれインピーダンス
５と６に流れる。逆に、端子２の電圧が端子１の電圧よ
り高いときは、ミキサートランジスタT2とT3が導通し、
T1とT4は非導通になる。従って、SO1 とSO2 の信号電流
は、それぞれインピーダンス６と５に流れる。このよう
に、インピーダンス５及び６に流れる電流は、SO1 とSO
2 から交互に供給される。
実施例を含むダブルバランストミキサー回路を示す。変
換器回路100 の対称電流出力端子SO1 及びSO2 は、ミキ
サートランジスタの共通エミッタ端子３及び４に接続さ
れる。端子１と２との間にオッシレータ信号が印加さ
れ、ミキサートランジスタは電流スイッチとして作用す
る。例えば、端子１の電圧が端子２の電圧よりベース−
エミッタ接合電圧分だけ高いときは、ミキサートランジ
スタT1とT4が導通し、T2とT3は非導通になる。そうする
と、SO1 とSO2 の信号電流は、それぞれインピーダンス
５と６に流れる。逆に、端子２の電圧が端子１の電圧よ
り高いときは、ミキサートランジスタT2とT3が導通し、
T1とT4は非導通になる。従って、SO1 とSO2 の信号電流
は、それぞれインピーダンス６と５に流れる。このよう
に、インピーダンス５及び６に流れる電流は、SO1 とSO
2 から交互に供給される。
【００３２】図２の実施例との相違は、図３の変換器回
路100 が非対称入力端子AIとノードNCとの間に入力段を
有することである。この入力段は、ベース接地構成に配
置され電流ホロワーとして作用するた入力トランジスタ
103 を有する。次の相違は、直流遮断コンデンサ130 が
ノードNCとトランジスタ102 のベースとの間に設けられ
たことである。図３の実施例では、安定動作のためのバ
イアス制御ループは不要である。バイアス電圧は端子VB
1 、VB2 及びVB3 に供給され、更にそれぞれインピーダ
ンス141 、142 及び143 を経てトランジスタ101 、102
及び103 に供給される。トランジスタ101 と103 のベー
スはそれぞれコンデンサ151 及び153 を経て接地され
る。このトランジスタ101 と103 は、ベース接地構成に
配置される。インピーダンス113 はパッシブ電流源とし
て作用し、特にトランジスタ101 及び103 のバイアス電
流を決める。コンデンサ131 は、トランジスタ103 のエ
ミッタバイアス電圧と非対称入力端子AIに印加された直
流電圧とを減結合する直流遮断コンデンサである。
路100 が非対称入力端子AIとノードNCとの間に入力段を
有することである。この入力段は、ベース接地構成に配
置され電流ホロワーとして作用するた入力トランジスタ
103 を有する。次の相違は、直流遮断コンデンサ130 が
ノードNCとトランジスタ102 のベースとの間に設けられ
たことである。図３の実施例では、安定動作のためのバ
イアス制御ループは不要である。バイアス電圧は端子VB
1 、VB2 及びVB3 に供給され、更にそれぞれインピーダ
ンス141 、142 及び143 を経てトランジスタ101 、102
及び103 に供給される。トランジスタ101 と103 のベー
スはそれぞれコンデンサ151 及び153 を経て接地され
る。このトランジスタ101 と103 は、ベース接地構成に
配置される。インピーダンス113 はパッシブ電流源とし
て作用し、特にトランジスタ101 及び103 のバイアス電
流を決める。コンデンサ131 は、トランジスタ103 のエ
ミッタバイアス電圧と非対称入力端子AIに印加された直
流電圧とを減結合する直流遮断コンデンサである。
【００３３】信号源電圧10は、端子AIで信号電流に変換
され、主としてトランジスタ101 及び103 を経て出力端
子SO1 に流れる。変換係数は、特に電圧源インピーダン
ス11とトランジスタ103 のエミッタインピーダンスによ
って決まる。インピーダンス113 の値はトランジスタ10
3 のエミッタインピーダンスの値より数桁大きく、信号
源10からの電流の大部分がトランジスタ103 のエミッタ
に流れることが望ましい。トランジスタ103 を経てユニ
ティゲインに近いゲインで伝送される信号電流は、ノー
ドNCで信号電圧に変換される。電流−電圧変換係数は、
特にインピーダンス111 とトランジスタ101 のエミッタ
のインピーダンスによって決まる。
され、主としてトランジスタ101 及び103 を経て出力端
子SO1 に流れる。変換係数は、特に電圧源インピーダン
ス11とトランジスタ103 のエミッタインピーダンスによ
って決まる。インピーダンス113 の値はトランジスタ10
3 のエミッタインピーダンスの値より数桁大きく、信号
源10からの電流の大部分がトランジスタ103 のエミッタ
に流れることが望ましい。トランジスタ103 を経てユニ
ティゲインに近いゲインで伝送される信号電流は、ノー
ドNCで信号電圧に変換される。電流−電圧変換係数は、
特にインピーダンス111 とトランジスタ101 のエミッタ
のインピーダンスによって決まる。
【００３４】ノードNCの信号電圧は、直流遮断コンデン
サ130 を経てトランジスタ102 のベースに供給される。
直流遮断コンデンサ130 はインピーダンス142 と共にハ
イパスネットワークを構成する。トランジスタ102 とイ
ンピーダンス112 は反転相互アドミタンスを構成し、端
子SO1 の信号電流と逆位相の信号電流を出力端子SO2に
供給する。
サ130 を経てトランジスタ102 のベースに供給される。
直流遮断コンデンサ130 はインピーダンス142 と共にハ
イパスネットワークを構成する。トランジスタ102 とイ
ンピーダンス112 は反転相互アドミタンスを構成し、端
子SO1 の信号電流と逆位相の信号電流を出力端子SO2に
供給する。
【００３５】図３の実施例は重要な点をいくつか含んで
いる。第１に、この実施例のノイズ特性は図２の実施例
に比べて格段に優れている。この特徴は、非対称入力端
子AIからノードNCへの伝送が電圧ゲインであることに関
係している。この電圧ゲインは特にインピーダンス111
の値に依存している。電圧ゲインが増加すると図３の変
換器回路のノイズは減少する。これは、トランジスタ10
1 及び102 のノイズ電圧の寄与が減少するからである。
電圧ゲインを充分に上げると、トランジスタ101 及び10
2 のノイズ電圧は無視できる程小さくなり、只一つのト
ランジスタ（103 ）のノイズ電圧が支配的になる。これ
は、トランジスタ101 と102 との両者が入力端子AIに直
列に接続されているため両者がノイズ電圧に同等に寄与
している図２の場合と対照的である。
いる。第１に、この実施例のノイズ特性は図２の実施例
に比べて格段に優れている。この特徴は、非対称入力端
子AIからノードNCへの伝送が電圧ゲインであることに関
係している。この電圧ゲインは特にインピーダンス111
の値に依存している。電圧ゲインが増加すると図３の変
換器回路のノイズは減少する。これは、トランジスタ10
1 及び102 のノイズ電圧の寄与が減少するからである。
電圧ゲインを充分に上げると、トランジスタ101 及び10
2 のノイズ電圧は無視できる程小さくなり、只一つのト
ランジスタ（103 ）のノイズ電圧が支配的になる。これ
は、トランジスタ101 と102 との両者が入力端子AIに直
列に接続されているため両者がノイズ電圧に同等に寄与
している図２の場合と対照的である。
【００３６】図３の実施例で周波数が増加すると、到達
可能な最大電圧ゲインが減少し、その結果ノイズ特性が
悪くなる。トランジスタ103 のカットオフ周波数より１
桁低い周波数では、図２の実施例のノイズ特性の方が図
３のそれよりも優れている。図２に示した変換器回路に
おいては、２つのトランジスタ（101,102 ）が主として
ノイズに寄与しているが、図３の実施例では、３つのト
ランジスタが変換器回路のノイズに寄与している。従っ
て、入力信号が比較的低い周波数の場合、図３に示した
入力段を含む実施例が好適であり、比較的高い周波数の
入力信号に対しては入力段を持たない図２の実施例が好
適である。
可能な最大電圧ゲインが減少し、その結果ノイズ特性が
悪くなる。トランジスタ103 のカットオフ周波数より１
桁低い周波数では、図２の実施例のノイズ特性の方が図
３のそれよりも優れている。図２に示した変換器回路に
おいては、２つのトランジスタ（101,102 ）が主として
ノイズに寄与しているが、図３の実施例では、３つのト
ランジスタが変換器回路のノイズに寄与している。従っ
て、入力信号が比較的低い周波数の場合、図３に示した
入力段を含む実施例が好適であり、比較的高い周波数の
入力信号に対しては入力段を持たない図２の実施例が好
適である。
【００３７】図３に示した変換器回路の第２の特徴は、
既知の変換器回路と比較して、両者がノイズ、直線性及
び電流消費について同様の性能を持つときには、図３の
回路がより高いゲインを得られることである。ゲイン
は、非対称入力信号源電圧の、一対の対称出力信号電流
への変換係数として定義される。既知の変換器回路と本
発明による変換器回路との両者のゲインは、特に電圧源
のインピーダンス11と変換器回路の非対称入力端子AIに
おける入力インピーダンスとの和の値によって決まる。
既知の変換器回路と比較して、両者がノイズ、直線性及
び電流消費について同様の性能を持つときには、図３の
回路がより高いゲインを得られることである。ゲイン
は、非対称入力信号源電圧の、一対の対称出力信号電流
への変換係数として定義される。既知の変換器回路と本
発明による変換器回路との両者のゲインは、特に電圧源
のインピーダンス11と変換器回路の非対称入力端子AIに
おける入力インピーダンスとの和の値によって決まる。
【００３８】前記の特徴の説明においては、図１のトラ
ンジスタT5及びT6並びに図３の回路のトランジスタ101
、102 及び103 のバイアス電流は１ｍＡと仮定してみ
る。そうすると、双方の回路のSO1 及びSO2 における対
称出力端子電流のピーク値が１ｍＡに制限される。図３
の変換器回路の非対称入力端子AIにおける入力インピー
ダンスは、１ｍＡにバイアスされた代表的なシリコンバ
イポーラトランジスタのエミッタのインピーダンスの値
である凡そ２５Ωになる。図１の変換器１の変換比が
１：１ならば、図１の変換器回路のAIにおけるインピー
ダンスは２５Ωの凡そ２倍である。これは、トランジス
タT5及びT6のエミッタのインピーダンスが直列に配置さ
れていることによる。この例の既知の変換器回路は高い
入力インピーダンスのためにゲインは小さい。変換比を
変えると、回路のゲインが更に落ちるか或いは直線性と
ノイズ特性が悪くなる。
ンジスタT5及びT6並びに図３の回路のトランジスタ101
、102 及び103 のバイアス電流は１ｍＡと仮定してみ
る。そうすると、双方の回路のSO1 及びSO2 における対
称出力端子電流のピーク値が１ｍＡに制限される。図３
の変換器回路の非対称入力端子AIにおける入力インピー
ダンスは、１ｍＡにバイアスされた代表的なシリコンバ
イポーラトランジスタのエミッタのインピーダンスの値
である凡そ２５Ωになる。図１の変換器１の変換比が
１：１ならば、図１の変換器回路のAIにおけるインピー
ダンスは２５Ωの凡そ２倍である。これは、トランジス
タT5及びT6のエミッタのインピーダンスが直列に配置さ
れていることによる。この例の既知の変換器回路は高い
入力インピーダンスのためにゲインは小さい。変換比を
変えると、回路のゲインが更に落ちるか或いは直線性と
ノイズ特性が悪くなる。
【００３９】図４に示したダブルバランストミキサー回
路は、本発明による変換器回路の第３の実施例を含む。
図３の第２の実施例との相違は、図４の変換器回路100
が所謂カスコードトランジスタ104 を含むことであり、
このカスコードトランジスタ104 はトランジスタ102 の
コレクタと対称出力端子SO2 との間に配置されている。
このカスコードトランジスタはベース接地構成に配置さ
れているので、そのベースがコンデンサ154 を経て信号
接地に接続されて信号電流ホロワーとして作用する。カ
スコードトランジスタ104 は、端子VB4 に印加されたバ
イアス電圧をインピーダンス144 を経てベースで受信す
る。
路は、本発明による変換器回路の第３の実施例を含む。
図３の第２の実施例との相違は、図４の変換器回路100
が所謂カスコードトランジスタ104 を含むことであり、
このカスコードトランジスタ104 はトランジスタ102 の
コレクタと対称出力端子SO2 との間に配置されている。
このカスコードトランジスタはベース接地構成に配置さ
れているので、そのベースがコンデンサ154 を経て信号
接地に接続されて信号電流ホロワーとして作用する。カ
スコードトランジスタ104 は、端子VB4 に印加されたバ
イアス電圧をインピーダンス144 を経てベースで受信す
る。
【００４０】図４に示すように第２のトランジスタと直
列に配置されたカスコードトランジスタは、端子SO1 と
SO2 との出力電流の間の対称性を改善するのに役立つ。
図４の実施例においては、トランジスタ102 のコレクタ
バイアス電圧はトランジスタ101 のコレクタバイアス電
圧と独立しており、端子１及び２に印加された電圧によ
って決まる。図３の実施例とは対照的に、トランジスタ
102 のコレクタバイアス電圧は端子VB4 に印加されたバ
イアス電圧によって補正される。これは、出力信号電流
の間の非対称性を減少させるための付加パラメータであ
る。非対称性は、特にコレクタ−ベース接合の両端の電
圧によって決まるトランジスタの所謂“初期効果”に原
因する。SO1 及びSO2 における出力信号電流に対する初
期効果の影響は、端子VB4 に印加されるバイアス電圧の
補正によってバランスをとることができる。
列に配置されたカスコードトランジスタは、端子SO1 と
SO2 との出力電流の間の対称性を改善するのに役立つ。
図４の実施例においては、トランジスタ102 のコレクタ
バイアス電圧はトランジスタ101 のコレクタバイアス電
圧と独立しており、端子１及び２に印加された電圧によ
って決まる。図３の実施例とは対照的に、トランジスタ
102 のコレクタバイアス電圧は端子VB4 に印加されたバ
イアス電圧によって補正される。これは、出力信号電流
の間の非対称性を減少させるための付加パラメータであ
る。非対称性は、特にコレクタ−ベース接合の両端の電
圧によって決まるトランジスタの所謂“初期効果”に原
因する。SO1 及びSO2 における出力信号電流に対する初
期効果の影響は、端子VB4 に印加されるバイアス電圧の
補正によってバランスをとることができる。
【００４１】図５に示したダブルバランストミキサー回
路は、本発明による変換器回路の第４の実施例を含む。
図４に示した第３の実施例と比較すると、トランジスタ
101と103 のバイアスのためのパッシブ電流源即ち図４
のインピーダンス113 は、図５においては、トランジス
タ105 とインピーダンス115 からなるアクティブ電流源
に置き換えられている。このアクティブ電流源からのバ
イアス電流は、インピーダンス115 の値と端子VB5 に印
加されるバイアス電圧によって決まる。端子VB5 に印加
されるバイアス電圧は、インピーダンス145 を経てトラ
ンジスタ105 のベースに印加される。そのベースはコン
デンサ155 を経て接地と減結合され、これによって、端
子VB5 に印加されるバイアス電圧に含まれることのある
特にアクティブ電流源の寄生的な変調に基づく寄生的な
高周波成分を防ぐ。
路は、本発明による変換器回路の第４の実施例を含む。
図４に示した第３の実施例と比較すると、トランジスタ
101と103 のバイアスのためのパッシブ電流源即ち図４
のインピーダンス113 は、図５においては、トランジス
タ105 とインピーダンス115 からなるアクティブ電流源
に置き換えられている。このアクティブ電流源からのバ
イアス電流は、インピーダンス115 の値と端子VB5 に印
加されるバイアス電圧によって決まる。端子VB5 に印加
されるバイアス電圧は、インピーダンス145 を経てトラ
ンジスタ105 のベースに印加される。そのベースはコン
デンサ155 を経て接地と減結合され、これによって、端
子VB5 に印加されるバイアス電圧に含まれることのある
特にアクティブ電流源の寄生的な変調に基づく寄生的な
高周波成分を防ぐ。
【００４２】図５の実施例では、トランジスタ105 のコ
レクタインピーダンスが高いことによる利点として、端
子AIの入力信号電流の大部分がトランジスタ103 のエミ
ッタに流れる。従って図５の変換器回路のゲインは、特
に回路が低い供給電圧で動作するときは図４のものより
大きい。低電圧での動作を可能にするには、インピーダ
ンス113 の両端での電圧降下を制限するためにその直流
抵抗の値を小さくする必要がある。入力信号の周波数に
おけるインピーダンス113 の大きさ（図４）は、インダ
クタを用いて広げることができる。しかし、チップ上に
集積化できるのは小さいインダクタンスに限られる。従
って、図５のトランジスタ115 のコレクタインピーダン
スの値は、通常図４のインピーダンス113 のそれより大
きくなる。
レクタインピーダンスが高いことによる利点として、端
子AIの入力信号電流の大部分がトランジスタ103 のエミ
ッタに流れる。従って図５の変換器回路のゲインは、特
に回路が低い供給電圧で動作するときは図４のものより
大きい。低電圧での動作を可能にするには、インピーダ
ンス113 の両端での電圧降下を制限するためにその直流
抵抗の値を小さくする必要がある。入力信号の周波数に
おけるインピーダンス113 の大きさ（図４）は、インダ
クタを用いて広げることができる。しかし、チップ上に
集積化できるのは小さいインダクタンスに限られる。従
って、図５のトランジスタ115 のコレクタインピーダン
スの値は、通常図４のインピーダンス113 のそれより大
きくなる。
【００４３】図６に示したダブルバランストミキサー回
路は、本発明による変換器回路の第５の実施例を含む。
この実施例では、図５の入力トランジスタ103 とこれに
対応する素子（インピーダンス143 、コンデンサ153 及
び端子VB3 ）が除かれている。従って、非対称入力端子
AIはパッシブ素子のみを経てノードNCに接続されてい
る。これは、端子AIとノードNCとの間に入力トランジス
タが存在しない図２の実施例と似ている。
路は、本発明による変換器回路の第５の実施例を含む。
この実施例では、図５の入力トランジスタ103 とこれに
対応する素子（インピーダンス143 、コンデンサ153 及
び端子VB3 ）が除かれている。従って、非対称入力端子
AIはパッシブ素子のみを経てノードNCに接続されてい
る。これは、端子AIとノードNCとの間に入力トランジス
タが存在しない図２の実施例と似ている。
【００４４】入力トランジスタ103 を除外することは、
回路が比較的低い供給電圧で動作する場合に可能であ
る。しかし、これは、端子AIとノードNCとの間で電圧ゲ
インが無いので、比較的低い周波数でのノイズ特性に悪
影響を与える。図５の実施例と比較して同等の電流消費
で同等のゲインを得るためには、図６の実施例のインピ
ーダンス111 及び112 も除外（図示していない）する必
要がある。
回路が比較的低い供給電圧で動作する場合に可能であ
る。しかし、これは、端子AIとノードNCとの間で電圧ゲ
インが無いので、比較的低い周波数でのノイズ特性に悪
影響を与える。図５の実施例と比較して同等の電流消費
で同等のゲインを得るためには、図６の実施例のインピ
ーダンス111 及び112 も除外（図示していない）する必
要がある。
【００４５】図７に示した本発明によるダブルバランス
トミキサー回路は、比較的低い供給電圧で動作するのに
極めて適したものである。図３と比較すると、トランジ
スタ101 とこれに対応する素子（インピーダンス141 、
コンデンサ151 及び端子VB1）が除かれている。図７の
回路の要点は、ミキサートランジスタT1及びT2がトラン
ジスタ101 の機能を肩代わりしていることである。実際
には、端子１及び２がオッシレータ信号源に接続され、
オッシレータ信号源のインピーダンスは比較的低く、ミ
キサートランジスタT1及びT2がベース接地構成に配置さ
れている。図３のトランジスタ103 と図７のトランジス
タ103 とが同一の電流でバイアスされていると仮定すれ
ば、共通のエミッタ端子３におけるインピーダンスは、
図３のトランジスタ101 のエミッタインピーダンスに実
際的に等しい。従って、信号源10からの信号電流は実質
的にトランジスタ103 を経て共通エミッタ端子３に流
れ、ノードNCに信号電圧を生じる。この信号電圧は、ト
ランジスタ102 を駆動するために使用され、トランジス
タ102 のコレクタ電流と共通エミッタ端子３に流れる電
流は実質的に対称である。
トミキサー回路は、比較的低い供給電圧で動作するのに
極めて適したものである。図３と比較すると、トランジ
スタ101 とこれに対応する素子（インピーダンス141 、
コンデンサ151 及び端子VB1）が除かれている。図７の
回路の要点は、ミキサートランジスタT1及びT2がトラン
ジスタ101 の機能を肩代わりしていることである。実際
には、端子１及び２がオッシレータ信号源に接続され、
オッシレータ信号源のインピーダンスは比較的低く、ミ
キサートランジスタT1及びT2がベース接地構成に配置さ
れている。図３のトランジスタ103 と図７のトランジス
タ103 とが同一の電流でバイアスされていると仮定すれ
ば、共通のエミッタ端子３におけるインピーダンスは、
図３のトランジスタ101 のエミッタインピーダンスに実
際的に等しい。従って、信号源10からの信号電流は実質
的にトランジスタ103 を経て共通エミッタ端子３に流
れ、ノードNCに信号電圧を生じる。この信号電圧は、ト
ランジスタ102 を駆動するために使用され、トランジス
タ102 のコレクタ電流と共通エミッタ端子３に流れる電
流は実質的に対称である。
【００４６】図７に示したダブルバランストミキサー回
路が図３乃至６に示した回路より低い供給電圧で動作す
るとはいえ、非対称入力端子AIとインピーダンス５及び
６のそれぞれの両端のミキサー出力電圧に、高いレベル
の擬似信号を出すこともある。この擬似信号は端子１及
び２に印加されたオッシレータ信号から生じ、実質的に
オッシレータ信号の第２次高調波からなる残留信号を共
通エミッタ端子３及び４に生成する。図３乃至６に示し
た回路において、トランジスタ101 は共通エミッタ端子
３とノードNCとの間に配置されている。トランジスタ10
1 は、広い範囲にわたって、共通エミッタ端子３の残留
信号のノードNCへのクロストークを防ぐ。しかし、図７
に示した回路は、ノードNCへの残留信号のクロストーク
減衰は殆どない。ノードNCにおけるこのような不要の残
留信号は、非対称入力端子AIにも漏れ出す。更に、トラ
ンジスタ102 のコレクタ電流を変調し、その結果ミキサ
ー出力電圧に寄生成分を生じる。
路が図３乃至６に示した回路より低い供給電圧で動作す
るとはいえ、非対称入力端子AIとインピーダンス５及び
６のそれぞれの両端のミキサー出力電圧に、高いレベル
の擬似信号を出すこともある。この擬似信号は端子１及
び２に印加されたオッシレータ信号から生じ、実質的に
オッシレータ信号の第２次高調波からなる残留信号を共
通エミッタ端子３及び４に生成する。図３乃至６に示し
た回路において、トランジスタ101 は共通エミッタ端子
３とノードNCとの間に配置されている。トランジスタ10
1 は、広い範囲にわたって、共通エミッタ端子３の残留
信号のノードNCへのクロストークを防ぐ。しかし、図７
に示した回路は、ノードNCへの残留信号のクロストーク
減衰は殆どない。ノードNCにおけるこのような不要の残
留信号は、非対称入力端子AIにも漏れ出す。更に、トラ
ンジスタ102 のコレクタ電流を変調し、その結果ミキサ
ー出力電圧に寄生成分を生じる。
【００４７】６つの実施例を示して本発明を詳しく説明
したので、当業者ならば、変換器回路或いはダブルバラ
ンストミキサー回路について本発明の範囲を逸脱せずに
他の多くの実施形態を考えることができる。第１及び第
２のトランジスタをバイアスするための回路を前記の実
施例と異なったものとすることができる。パッシブ電流
源例えばインピーダンス113 或いはアクティブ電流源例
えばトランジスタ105とインピーダンス115 は、代替し
て用いることができる。カスコードトランジスタは、第
１のトランジスタのコレクタと第１の対称出力端子との
間に配置してもよいし、第２のトランジスタのコレクタ
と第２の対称出力端子との間にカスコードトランジスタ
を付け加えてもよい。代替の入力段を非対称入力端子AI
とノードNCとの間に配置してもよい。
したので、当業者ならば、変換器回路或いはダブルバラ
ンストミキサー回路について本発明の範囲を逸脱せずに
他の多くの実施形態を考えることができる。第１及び第
２のトランジスタをバイアスするための回路を前記の実
施例と異なったものとすることができる。パッシブ電流
源例えばインピーダンス113 或いはアクティブ電流源例
えばトランジスタ105とインピーダンス115 は、代替し
て用いることができる。カスコードトランジスタは、第
１のトランジスタのコレクタと第１の対称出力端子との
間に配置してもよいし、第２のトランジスタのコレクタ
と第２の対称出力端子との間にカスコードトランジスタ
を付け加えてもよい。代替の入力段を非対称入力端子AI
とノードNCとの間に配置してもよい。
【００４８】全般的に“インピーダンス”の語で用いた
回路素子は、抵抗性及び／又は誘導性の素子を意味す
る。例えば図２乃至７に示したインピーダンス111 及び
112 は、集積化されたインダクタからなるものでもよい
し、こうすれば回路の高周波ノイズ特性を改善できる。
図３、４及び７のインピーダンス113 はインダクタでも
よいし、これを集積化された変換器回路の入力ピンと信
号接地との間に外付け部品として配置してもよい。この
場合、コンデンサ131 も外付け部品としてもよい。この
ように、変換器回路はチップ上に集積化するのに極めて
適しているが、全ての素子を集積化する必要はないこと
も明らかである。
回路素子は、抵抗性及び／又は誘導性の素子を意味す
る。例えば図２乃至７に示したインピーダンス111 及び
112 は、集積化されたインダクタからなるものでもよい
し、こうすれば回路の高周波ノイズ特性を改善できる。
図３、４及び７のインピーダンス113 はインダクタでも
よいし、これを集積化された変換器回路の入力ピンと信
号接地との間に外付け部品として配置してもよい。この
場合、コンデンサ131 も外付け部品としてもよい。この
ように、変換器回路はチップ上に集積化するのに極めて
適しているが、全ての素子を集積化する必要はないこと
も明らかである。
【００４９】更に、本発明の知識により、本発明の効果
は実施例に示したＮＰＮバイポーラトランジスタの使用
に限られないことも明らかである。代替として、電界効
果トランジスタを使用することもでき、この場合には、
この出願におけるエミッタ、コレクタ及びベースは、ソ
ース、ドレイン及びゲートと読み変えられるべきであ
る。更に、トランジスタの極性は限定されるものではな
く、バイポーラＮＰＮ或いはＮチャネル電界効果トラン
ジスタの代わりにＰＮＰ或いはＰチャネル電界効果トラ
ンジスタを用いてもよい。
は実施例に示したＮＰＮバイポーラトランジスタの使用
に限られないことも明らかである。代替として、電界効
果トランジスタを使用することもでき、この場合には、
この出願におけるエミッタ、コレクタ及びベースは、ソ
ース、ドレイン及びゲートと読み変えられるべきであ
る。更に、トランジスタの極性は限定されるものではな
く、バイポーラＮＰＮ或いはＮチャネル電界効果トラン
ジスタの代わりにＰＮＰ或いはＰチャネル電界効果トラ
ンジスタを用いてもよい。
【００５０】ダブルバランストミキサー回路において
は、変換器回路（SO1 、SO2 ）の対称出力端子は、差動
ミキサートランジスタ対の共通エミッタ端子（３、４）
に直接接続する必要はない。例えば、直流遮断コンデン
サを対称出力端子と共通エミッタ端子との間に配置し、
変換器回路と独立に差動ミキサートランジスタ対をバイ
アスしてもよい。
は、変換器回路（SO1 、SO2 ）の対称出力端子は、差動
ミキサートランジスタ対の共通エミッタ端子（３、４）
に直接接続する必要はない。例えば、直流遮断コンデン
サを対称出力端子と共通エミッタ端子との間に配置し、
変換器回路と独立に差動ミキサートランジスタ対をバイ
アスしてもよい。
【００５１】本発明による変換器回路の応用は、ダブル
バランストミキサー回路に限られることはない。これ
は、非対称信号を一対の対称信号に変換することを要す
る回路ならばどのような回路にも応用される。例えば、
平衡電圧制御電流アッテネータのような２つの差動対を
有する自動利得制御（ＡＧＣ）増幅器に応用できる。
バランストミキサー回路に限られることはない。これ
は、非対称信号を一対の対称信号に変換することを要す
る回路ならばどのような回路にも応用される。例えば、
平衡電圧制御電流アッテネータのような２つの差動対を
有する自動利得制御（ＡＧＣ）増幅器に応用できる。
【図１】図１は、従来の変換器回路を入力段として用い
たダブルバランストミキサー回路の回路図である。
たダブルバランストミキサー回路の回路図である。
【図２】図２は、本発明による変換器回路の第１の実施
例の回路図である。
例の回路図である。
【図３】図３は、本発明による変換器回路の第２の実施
例を用いたダブルバランストミキサー回路の回路図であ
る。
例を用いたダブルバランストミキサー回路の回路図であ
る。
【図４】図４は、本発明による変換器回路の第３の実施
例を用いたダブルバランストミキサー回路の回路図であ
る。
例を用いたダブルバランストミキサー回路の回路図であ
る。
【図５】図５は、本発明による変換器回路の第４の実施
例を用いたダブルバランストミキサー回路の回路図であ
る。
例を用いたダブルバランストミキサー回路の回路図であ
る。
【図６】図６は、本発明による変換器回路の第５の実施
例を用いたダブルバランストミキサー回路の回路図であ
る。
例を用いたダブルバランストミキサー回路の回路図であ
る。
【図７】図７は、本発明によるダブルバランストミキサ
ー回路の実施例の回路図である。
ー回路の実施例の回路図である。
１、２ オッシレータ信号入力端子 ３、４ 共通エミッタ端子 ５、６、１１、１１１、１１２、１１３、１１５、１２
０、１４１、１４２、１４３、１４４、１４５、２１
１、２１２、２４４ インピーダンス ７ 出力端子 １０ 信号源 １００ 入力段 １０１、１０２、１０３、１０４、２０１、２０２、２
２１、２２２、２３１、２３２、２３３、２４０、Ｔ
１、Ｔ２、Ｔ３、Ｔ４ トランジスタ １３０、１３１、１５１、１５３、１５４、１５５ コ
ンデンサ ２４１、２４２、２４３ ダイオード ＡＩ 非対称入力端子 ＮＣ ノード Ｖｃ 制御電圧 ＳＯ１、ＳＯ２ 対称出力端子 ＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４ バイアス端子
０、１４１、１４２、１４３、１４４、１４５、２１
１、２１２、２４４ インピーダンス ７ 出力端子 １０ 信号源 １００ 入力段 １０１、１０２、１０３、１０４、２０１、２０２、２
２１、２２２、２３１、２３２、２３３、２４０、Ｔ
１、Ｔ２、Ｔ３、Ｔ４ トランジスタ １３０、１３１、１５１、１５３、１５４、１５５ コ
ンデンサ ２４１、２４２、２４３ ダイオード ＡＩ 非対称入力端子 ＮＣ ノード Ｖｃ 制御電圧 ＳＯ１、ＳＯ２ 対称出力端子 ＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４ バイアス端子
フロントページの続き (72)発明者 エデュアルド フェルディナンド スティ ックフォールト オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ１
Claims (9)
- 【請求項１】 非対称入力信号を実質的に対称な出力信
号電流に変換するための変換器回路であって、第１及び
第２のトランジスタを具え、第１のトランジスタのエミ
ッタが非対称入力端子に接続され、第１のトランジスタ
のコレクタと第２のトランジスタのコレクタが第１及び
第２の対称出力端子にそれぞれ接続された変換器回路に
おいて、非対称入力端子が第１のトランジスタのエミッ
タと第２のトランジスタのベースとに共通に接続された
ノードに接続され、第１及び第２のトランジスタがそれ
ぞれベース接地構成及びエミッタ接地構成に配置された
ことを特徴とする変換器回路。 - 【請求項２】 第１のインピーダンスが第１のトランジ
スタのエミッタとノードとの間に配置され、第２のイン
ピーダンスが第２のトランジスタのエミッタと信号接地
との間に配置されたことを特徴とする請求項１に記載の
変換器回路。 - 【請求項３】 入力段が非対称入力端子とノードとの間
に配置されたことを特徴とする請求項２に記載の変換器
回路。 - 【請求項４】 ベース接地構成のカスコードトランジス
タが第２のトランジスタのコレクタと第２の対称出力端
子との間に配置されたことを特徴とする請求項１乃至３
のいずれか１項に記載の変換器回路。 - 【請求項５】 直流遮断コンデンサがノードと第２のト
ランジスタのベースとの間に配置されたことを特徴とす
る請求項１乃至４のいずれか１項に記載の変換器回路。 - 【請求項６】 第１のトランジスタに接続された第１の
電流検知回路、第２のトランジスタに接続された第２の
電流検知回路、第１及び第２の電流検知回路の出力端子
にそれぞれ接続された第１及び第２の入力端子を有する
差分検出回路、並びに、少なくとも１つのループコンデ
ンサを経て第１のトランジスタのベースに接続された差
分検出回路の出力端子を具えたバイアス制御ループを具
備することを特徴とする請求項１乃至４のいずれか１項
に記載の変換器回路。 - 【請求項７】 差分検出回路の出力端子と第１のトラン
ジスタのベースとの間にループトランジスタが挿入さ
れ、該ループトランジスタのベース−エミッタ接合が前
記ループコンデンサを構成することを特徴とする請求項
６に記載の変換器回路。 - 【請求項８】 第１の差動対であるそれぞれのエミッタ
が共通の第１のエミッタ端子に接続された第１及び第２
のミキサートランジスタ、並びに第２の差動対であるそ
れぞれのエミッタが共通の第２のエミッタ端子に接続さ
れた第３及び第４のミキサートランジスタを具え、第１
と第４のトランジスタのベース及び第２と第３のトラン
ジスタのベースがそれぞれ共通の第１ベース端子及び共
通の第２ベース端子に接続され、それらのベース端子の
間に混合される信号が印加されるダブルバランストミキ
サー回路において、第１の共通エミッタ端子及び第２の
共通エミッタ端子が、それぞれ、請求項１乃至７に記載
された変換器回路の第１の対称出力端子及び第２の対称
出力端子に接続されたことを特徴とするダブルバランス
トミキサー回路。 - 【請求項９】 第１の差動対であるそれぞれのエミッタ
が共通の第１のエミッタ端子に接続された第１及び第２
のミキサートランジスタ、並びに第２の差動対であるそ
れぞれのエミッタが共通の第２のエミッタ端子に接続さ
れた第３及び第４のミキサートランジスタを具え、第１
と第４のトランジスタのベース及び第２と第３のトラン
ジスタのベースがそれぞれ共通の第１ベース端子及び共
通の第２ベース端子に接続され、それらのベース端子の
間に混合される信号が印加されるダブルバランストミキ
サー回路において、非対称入力端子が、第１の共通エミ
ッタ端子と、エミッタ接地構成に配置され且つそのコレ
クタが第２の共通エミッタ端子に接続されたトランジス
タのベースとに、共通に接続されているノードに接続さ
れたことを特徴とするダブルバランストミキサー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9210280A FR2695272B1 (fr) | 1992-08-26 | 1992-08-26 | Circuit mélangeur pour des signaux de radio ou de télévision. |
| FR9210280 | 1992-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177655A true JPH06177655A (ja) | 1994-06-24 |
| JP3390057B2 JP3390057B2 (ja) | 2003-03-24 |
Family
ID=9433023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20784593A Expired - Fee Related JP3390057B2 (ja) | 1992-08-26 | 1993-08-23 | 変換器回路及びこれを用いたダブルバランストミキサー回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5825231A (ja) |
| EP (1) | EP0584870B1 (ja) |
| JP (1) | JP3390057B2 (ja) |
| KR (1) | KR100281154B1 (ja) |
| CN (1) | CN1035092C (ja) |
| DE (1) | DE69321902T2 (ja) |
| FR (1) | FR2695272B1 (ja) |
| HK (1) | HK1012792A1 (ja) |
| SG (1) | SG48305A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014036A (ja) * | 1997-11-14 | 2007-01-18 | Zarlink Semiconductor Ltd | 低電圧増幅器 |
| JP2009206890A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Ltd | アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497123A (en) * | 1994-12-23 | 1996-03-05 | Motorola, Inc. | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
| GB2321149B (en) | 1997-01-11 | 2001-04-04 | Plessey Semiconductors Ltd | Low voltage double balanced mixer |
| GB9724136D0 (en) * | 1997-11-14 | 1998-01-14 | Plessey Semiconductors Ltd | Low-voltage amplifier |
| CN1088103C (zh) * | 1997-12-30 | 2002-07-24 | 张长进 | 一种含蜂胶的药皂 |
| US5945878A (en) * | 1998-02-17 | 1999-08-31 | Motorola, Inc. | Single-ended to differential converter |
| US6393260B1 (en) * | 1998-04-17 | 2002-05-21 | Nokia Mobile Phones Limited | Method for attenuating spurious signals and receiver |
| JPH11308054A (ja) * | 1998-04-22 | 1999-11-05 | Fujitsu Ltd | 二重平衡変調器及び直交変調器 |
| US6133793A (en) * | 1998-07-27 | 2000-10-17 | Motorola, Inc. | Circuit and method of amplifying a signal for a receiver |
| US6157822A (en) * | 1999-07-08 | 2000-12-05 | Motorola, Inc. | Tuned low power/low noise mixer |
| DE60006158T2 (de) * | 1999-11-23 | 2004-08-19 | Micro Linear Corp., San Jose | Aktives polyphasenfilter mit transkonduktorkreuzkopplung von filtersektionen |
| US6445257B1 (en) | 1999-11-23 | 2002-09-03 | Micro Linear Corporation | Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator |
| US6987816B1 (en) | 1999-11-23 | 2006-01-17 | Micro Linear Corporation | Iris data recovery algorithms |
| GB2366103B (en) * | 2000-08-10 | 2004-05-26 | Sgs Thomson Microelectronics | Mixer circuitry |
| WO2002084859A1 (en) * | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
| US7319851B2 (en) * | 2003-06-10 | 2008-01-15 | Nxp B.V. | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal |
| US7853233B2 (en) * | 2004-09-16 | 2010-12-14 | Qualcomm Incorporated | Zero if down converter with even order harmonic suppression |
| DE102005020615B4 (de) * | 2005-05-03 | 2010-03-11 | Infineon Technologies Austria Ag | Signalübertragungsanordnung mit einem Transformator und einer Empfängerschaltung |
| KR101284943B1 (ko) * | 2006-06-30 | 2013-07-10 | 엘지디스플레이 주식회사 | 몰드의 제조방법 |
| CN101154922B (zh) * | 2006-09-29 | 2010-05-12 | 锐迪科微电子（上海）有限公司 | 下变频混频器 |
| EP2263308B1 (en) * | 2008-03-25 | 2011-09-28 | Telefonaktiebolaget L M Ericsson (PUBL) | A combined mixer and balun design |
| RU2452010C1 (ru) * | 2011-06-08 | 2012-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Смеситель сигналов |
| US8912785B2 (en) * | 2011-09-29 | 2014-12-16 | Silicon Laboratories Inc. | Low-power RF peak detector |
| CN103427775A (zh) * | 2013-08-30 | 2013-12-04 | 昆山奥德鲁自动化技术有限公司 | 一种差分放大电路 |
| JP6467924B2 (ja) * | 2015-01-06 | 2019-02-13 | 富士通株式会社 | 増幅回路 |
| CN106656100B (zh) * | 2016-12-29 | 2019-03-15 | 福建利利普光电科技有限公司 | 一种单端转双端差分的模拟电路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3005956A (en) * | 1958-06-26 | 1961-10-24 | Statham Instrument Inc | Current amplifier for low impedance outputs |
| US3474345A (en) * | 1966-10-03 | 1969-10-21 | Honeywell Inc | Push-pull amplifier apparatus |
| GB1265157A (ja) * | 1968-09-27 | 1972-03-01 | ||
| US3590285A (en) * | 1969-03-06 | 1971-06-29 | Bendix Corp | Voltage controlled phase shift network |
| US3671773A (en) * | 1971-05-18 | 1972-06-20 | Us Air Force | D.c. converter having control transistor in blocking oscillator feedback |
| US3986048A (en) * | 1973-08-10 | 1976-10-12 | Sony Corporation | Non-linear amplifier |
| US4109214A (en) * | 1977-05-31 | 1978-08-22 | Motorola, Inc. | Unbalanced-to-balanced signal converter circuit |
| JPS5441611A (en) * | 1977-09-09 | 1979-04-03 | Hitachi Ltd | Integrated circuit for frequency conversion |
| NL8302438A (nl) * | 1983-07-08 | 1985-02-01 | Philips Nv | Dubbel-gebalanceerde mengschakeling. |
| JPS60194810A (ja) * | 1984-03-16 | 1985-10-03 | Matsushita Electric Ind Co Ltd | 周波数混合回路 |
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
| EP0341531A3 (de) * | 1988-05-11 | 1991-05-15 | Licentia Patent-Verwaltungs-GmbH | Regelbarer Breitbandverstärker |
| DE3824556C2 (de) * | 1988-07-20 | 1994-01-27 | Telefunken Microelectron | Symmetrische Eingangsschaltung für Hochfrequenzverstärker |
| DE68910428T2 (de) * | 1988-08-19 | 1994-05-11 | Philips Nv | Spannungs-/Stromwandler. |
-
1992
- 1992-08-26 FR FR9210280A patent/FR2695272B1/fr not_active Expired - Fee Related
-
1993
- 1993-08-18 EP EP93202434A patent/EP0584870B1/en not_active Expired - Lifetime
- 1993-08-18 SG SG1996008788A patent/SG48305A1/en unknown
- 1993-08-18 DE DE69321902T patent/DE69321902T2/de not_active Expired - Lifetime
- 1993-08-20 US US08/110,038 patent/US5825231A/en not_active Expired - Lifetime
- 1993-08-23 JP JP20784593A patent/JP3390057B2/ja not_active Expired - Fee Related
- 1993-08-23 CN CN93118327A patent/CN1035092C/zh not_active Expired - Lifetime
- 1993-08-25 KR KR1019930016514A patent/KR100281154B1/ko not_active IP Right Cessation
-
1998
- 1998-12-19 HK HK98114092A patent/HK1012792A1/xx not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014036A (ja) * | 1997-11-14 | 2007-01-18 | Zarlink Semiconductor Ltd | 低電圧増幅器 |
| JP2009206890A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Ltd | アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 |
| JP4559498B2 (ja) * | 2008-02-28 | 2010-10-06 | 株式会社日立製作所 | アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末 |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1012792A1 (en) | 1999-08-06 |
| FR2695272A1 (fr) | 1994-03-04 |
| EP0584870B1 (en) | 1998-11-04 |
| KR940004925A (ko) | 1994-03-16 |
| EP0584870A1 (en) | 1994-03-02 |
| SG48305A1 (en) | 1998-04-17 |
| JP3390057B2 (ja) | 2003-03-24 |
| KR100281154B1 (ko) | 2001-02-01 |
| CN1086357A (zh) | 1994-05-04 |
| DE69321902D1 (de) | 1998-12-10 |
| CN1035092C (zh) | 1997-06-04 |
| FR2695272B1 (fr) | 1994-12-09 |
| US5825231A (en) | 1998-10-20 |
| DE69321902T2 (de) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| US5929710A (en) | Cascode single-ended to differential converter | |
| US7917120B1 (en) | RF mixer with inductive degeneration | |
| JP4308925B2 (ja) | 電流モード入力を備えた送信ミキサ | |
| KR970000155B1 (ko) | 평형 전압-전류 콘버터 및 이중-평형 믹서 회로 | |
| US5877643A (en) | Phase shift amplifier and its applications to a recombining circuit | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| KR910008545B1 (ko) | 전압-전류변환회로 | |
| US7027792B1 (en) | Topology for a single ended input dual balanced mixer | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| US4513209A (en) | Level detector | |
| KR100371876B1 (ko) | 주파수 변환회로 | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| RU2053592C1 (ru) | Усилитель | |
| EP1154567B1 (en) | Radio frequency amplifier and tuner | |
| JPH04208702A (ja) | 周波数変換回路 | |
| JP4282820B2 (ja) | 周波数変換回路 | |
| JPH0239881B2 (ja) | ||
| EP0993115A2 (en) | Impedance circuit and phase shifter | |
| JP3300321B2 (ja) | 低域通過フィルタ回路 | |
| JPS62176308A (ja) | 周波数二逓倍回路 | |
| JP4271330B2 (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |