JP4271330B2 - ミキサ回路 - Google Patents

ミキサ回路 Download PDF

Info

Publication number
JP4271330B2
JP4271330B2 JP2000033793A JP2000033793A JP4271330B2 JP 4271330 B2 JP4271330 B2 JP 4271330B2 JP 2000033793 A JP2000033793 A JP 2000033793A JP 2000033793 A JP2000033793 A JP 2000033793A JP 4271330 B2 JP4271330 B2 JP 4271330B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
current
resonance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000033793A
Other languages
English (en)
Other versions
JP2001223533A (ja
Inventor
拓生 日野
善久 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000033793A priority Critical patent/JP4271330B2/ja
Publication of JP2001223533A publication Critical patent/JP2001223533A/ja
Application granted granted Critical
Publication of JP4271330B2 publication Critical patent/JP4271330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、BSチューナ、ディジタルTVチューナ、携帯電話を初めとする各種通信機器の高周波部において用いられるミキサ回路に関するものである。
【0002】
【従来の技術】
図8に従来の差動構成のミキサ回路の一例の回路図を示す。このミキサ回路は、差動増幅器を2段重ねた構成であり、入力信号としては、2つの電圧信号VIN1 ,VIN2 が入力され、出力信号として、2つの電圧信号のVIN1 ,VIN2 の各周波数の和に対応した周波数の信号と、差に対応した周波数の信号とが出力されるものである。
【0003】
すなわち、このミキサ回路は、電源電圧VCCが印加される電源端子に負荷となる抵抗R1 ,R2 の各一端が接続され、抵抗R1 ,R2 (R1 =R2 )の各他端に掛算回路MPの一方および他方の電流出力端子i(+),i(−)が接続されている。掛算回路MPには、第1の電圧信号(例えば高周波受信信号)VIN1 が入力される電圧入力端子RF(+),RF(−)と第2の電圧信号(例えば局部発振信号)VIN2 が入力される電圧入力端子Lo(+),Lo(−)が設けられている。
【0004】
掛算回路MPは、具体的には、抵抗R1 の他端にバイポーラトランジスタ(以下、単にトランジスタと略す)TM12 ,TM22 のコレクタが共通接続され、抵抗R2 の他端にトランジスタTM13 ,TM23 のコレクタが共通接続されている。
【0005】
また、トランジスタTM12 ,TM13 のエミッタが共通接続され、その接続点がトランジスタTM11 のコレクタに接続されている。また、トランジスタTM22 ,TM23 のエミッタが共通接続され、その接続点がトランジスタTM21 のコレクタに接続されている。
【0006】
トランジスタTM11 のエミッタは抵抗RIN1 を介して電流源I1 の一端に接続され、トランジスタTM21 のエミッタは抵抗RIN2 を介して電流源I1 の一端に接続され、電流源I1 の他端は接地されている。
【0007】
そして、トランジスタTM13 ,TM22 のベースが共通接続され、この接続点に電圧入力端子Lo(+)が設けられている。また、トランジスタTM12 ,TM23 のベースが共通接続され、この接続点に電圧入力端子Lo(−)が設けられている。さらに、トランジスタTM11 のベースには電圧入力端子RF(+)が設けられ、トランジスタTM21 のベースには電圧入力端子RF(−)が設けられている。
【0008】
そして、抵抗R1 とトランジスタTM12 ,TM22 の接続点、つまり電流出力端子i(+)は、エミッタフォロワ回路を構成するトランジスタQP1のベースに接続されている。トランジスタQP1のコレクタは電源端子に接続され、エミッタは電流源IP1を介して接地されるとともに、エミッタフォロワ回路を構成するトランジスタQP2のベースに接続されている。トランジスタQP2のコレクタは電源端子に接続され、エミッタは電流源IP2を介して接地され、トランジスタQP2のエミッタから一方の混合出力VOUT (+)が得られる。
【0009】
また、抵抗R2 とトランジスタTM13 ,TM23 の接続点、つまり電流出力端子i(−)は、エミッタフォロワ回路を構成するトランジスタQN1のベースに接続されている。トランジスタQN1のコレクタは電源端子に接続され、エミッタは電流源IN1を介して接地されるとともに、エミッタフォロワ回路を構成するトランジスタQN2のベースに接続されている。トランジスタQN2のコレクタは電源端子に接続され、エミッタは電流源IN2を介して接地され、トランジスタQN2のエミッタから他方の混合出力VOUT (−)が得られる。
【0010】
以上のような構成のミキサ回路では、掛算回路MPに第1の電圧信号VIN1 と第2の電圧信号VIN2 が入力されると、これら2つの電圧信号VIN1 ,VIN2 の掛算結果に比例した差動の電流信号が電流出力端子i(+),i(−)から抵抗R1 ,R2 に流れ、これによって2つの電圧信号VIN1 ,VIN2 の掛算結果に比例した電圧が抵抗R1 ,R2 の他端より得られることになる。そして、その電圧がエミッタフォロワ回路を介し、混合出力VOUT (+),VOUT (−)として得られることになる。
【0011】
【発明が解決しようとする課題】
上記した従来のミキサ回路では、出力信号の振幅レベル(コンバージョンゲイン)は抵抗R1 (もしくはR2 )と抵抗RIN1 と抵抗RIN2 とから決定される。理想状態での出力レベルVOUT (+)は
OUT (+)=(2/π)・{R1 /(RIN1 +RIN2 )}・VIN1
である。
【0012】
しかし、入力信号の周波数がGHzオーダーへと高くなるに従い、回路の寄生容量等で出力レベルが減衰してしまい十分なコンバージョンゲインが得られないという問題がある。
【0013】
また、BSチューナなどで必要とする入力信号の周波数範囲を満足させるためには、広い周波数帯でフラットなコンバージョンゲインが必要である。従来のミキサ回路の構成であると、入力信号の周波数が高くなるに従い、振幅レベルが落ちるため、振幅レベルを一定にするためにミキサ回路の後にAGCアンプ等を入れる必要がある。
【0014】
したがって、本発明の目的は、入力信号の周波数が高いGHzオーダーのように極めて高い値であっても、十分なコンバージョンゲインを得ることができるミキサ回路を提供することである。
【0015】
また、本発明の他の目的は、広い周波数帯でフラットなコンバージョンゲインを得ることができるミキサ回路を提供することである。
【0016】
【課題を解決するための手段】
本発明のミキサ回路は、従来例において回路の出力振幅を決める負荷として、抵抗に代えてLC共振回路を用い、さらにLC共振回路に対してQ調整用電圧電流変換回路を付加することによって、LC共振回路のQファクタを変化させるようにし、これによってコンバージョンゲインの調整を行うようにしたことを特徴とする。
【0017】
このミキサ回路は、Qファクタを変化させることができるので、入力信号の周波数に応じてコンバージョンゲインを自由に設定することができ、かつ出力信号は必要とする信号の周波数を中心とするバンドパスフィルタの特性を併せ持っている。チューナのように、複数の周波数が入力されるような場合、従来のミキサ回路であれば、出力信号も入力周波数に応じた信号が複数出力され、選択した周波数以外の信号は妨害波として出力されてしまう。しかし、本発明のように、希望波を中心とするバンドパスフィルタの特性をミキサ回路に持たせることにより、希望波以外の信号やノイズレベルを抑えることができる。
【0018】
また、LC共振回路の共振周波数を可変とし、LC共振回路の共振周波数の調整とQファクタの調整とを併用することで、一層的確なコンバージョンゲインの調整を行うことができる。この場合、共振周波数で出力信号レベルが最大となり、その他の周波数帯はレベルが共振周波数の場合より減衰している。その減衰量は、バンドパスフィルタのフィルタ特性のQに依存する。
【0019】
また、共振周波数を可変とすることで、バンド切り替え等により、希望波の周波数が切り替わる場合にも、それに容易に対応することができる。
【0020】
本発明の請求項1記載のミキサ回路は、外部から与えられた信号を掛算した信号を互いに逆相の信号として出力端子対から出力する掛算回路と、インダクタンス素子、キャパシタンス素子及び、キャパシタンス素子と直列に設けられた電流検出抵抗を備えた2個の共振回路の各一端を掛算回路の出力端子対にそれぞれ接続し、他端を共通接続した第1、第2LC共振回路と、掛算回路の出力端子対の一方の出力端子と第1のLC共振回路の一端との接続点と、掛算回路の出力端子対の他方の出力端子と第2のLC共振回路の一端との接続点との間に生じる電圧を電流変換して増幅し、第1、第2LC共振回路の各一端に個々に電流帰還させた第1電圧電流変換回路と、エミッタが共通接続されると共に第1直流電流源がこの共通接続部に接続された第1差動トランジスタ対及び、エミッタが共通接続されると共に第2直流電流源がこの共通接続部に接続されると共に各ベースが第1差動トランジスタ対の各コレクタに個々に接続された第2差動トランジスタ対、第1差動トランジスタ対の各コレクタに各々一端が接続され、他端が共通接続されて電圧が印加されたダイオード対を備えた第2電圧電流変換回路とを備えている。
そして、第1LC共振回路の第1キャパシタンス素子および第1電流検出用抵抗の接続点と、第2LC共振回路の第2キャパシタンス素子および第2電流検出用抵抗の接続点との間に生じる電圧を第1差動トランジスタ対のベース間に与え、第2差動トランジスタ対のコレクタ電流を第1、第2LC共振回路の一端に個々に与えている。
【0021】
この構成によれば、第1電圧電流変換回路によりLC共振回路のQファクタを変化させることにより、コンバージョンゲインを任意に調整することができる。その結果、入力信号の周波数がGHZ オーダーのように極めて高い値であっても、十分なコンバージョンゲインを得ることができる。また、広い周波数帯でフラットなコンバージョンゲインを得ることができる。
【0023】
また、LC共振回路の共振周波数の調整とQファクタの調整との併用により、一層的確なコンバージョンゲインの調整を行うことができる。また、LC共振回路の共振周波数を可変とすることで、バンド切り替え等により、希望波の周波数が切り替わる場合にも、それに容易に対応することができる。
【0025】
また、第2の電圧電流変換回路によってLC共振回路の共振周波数を変化させるので、共振周波数の可変範囲が例えばキャパシタンス素子の容量値の可変範囲に制限されるというようなことはなく、広い周波数範囲でLC共振回路の共振周波数を変化させることが可能で、したがってバンドパスフィルタの中心周波数を広い周波数範囲にわたって変化させることが可能である。さらに、第1の電圧電流変換回路によるQ調整と相まって広い周波数範囲にわたって安定したコンバージョンゲインを得ることが可能となる。
本発明の請求項記載のミキサ回路は、請求項1記載のミキサ回路において、第1電圧電流変換回路が、エミッタが共通接続されると共に第3直流電流源がこの共通接続部に接続された第3、第4トランジスタ及び、エミッタが共通接続されると共に第4直流電流源がこの共通接続部に接続された第5、第6トランジスタを備え、第3トランジスタのコレクタ・ベースと第5トランジスタのベースとを接続し、第4トランジスタのコレクタ・ベースと第6トランジスタのベースとを接続し、第3トランジスタのコレクタ・ベースと第1LC共振回路の一端とを第1抵抗を介して接続し、第4トランジスタのコレクタ・ベースと第2LC共振回路の一端とを第2抵抗を介して接続し、第5トランジスタのコレクタと第2LC共振回路の一端とを接続し、第6トランジスタのコレクタと第1LC共振回路の一端とを接続している。
本発明の請求項3記載のミキサ回路は、請求項2記載のミキサ回路において、第1電圧電流変換回路の第3、第4直流電流源の電流値を互いに異ならせている。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態のミキサ回路について、図面を参照しながら説明する。
【0027】
〔第1の実施の形態〕
図1に本発明の第1の実施の形態の差動構成のミキサ回路のブロック図を示す。このミキサ回路は、図1に示すように、電源電圧VCCが印加される電源端子に、インダクタンス素子L1 (直列抵抗成分RL1を含む)およびキャパシタンス素子C1 からなるLC共振主回路RC11の一端が接続され、またインダクタンス素子L2 (直列抵抗成分RL2を含む)およびキャパシタンス素子C2 からなるLC共振主回路RC12の一端が接続されている。
【0028】
LC共振主回路RC11の他端には、掛算回路MPの一方の電流出力端子i(+)が接続されている。また、LC共振主回路RC12の他端には、掛算回路MPの他方の電流出力端子i(−)が接続されている。掛算回路MPには、第1の電圧信号(例えば高周波受信信号)VIN1 が入力される電圧入力端子RF(+),RF(−)と第2の電圧信号(例えば局部発振信号)VIN2 が入力される電圧入力端子Lo(+),Lo(−)が設けられている。
【0029】
また、キャパシタンス素子C1 に流れる電流を検出するための電流検出用抵抗Rs1 が、キャパシタンス素子C1 と直列に設けられている。この電流検出用抵抗Rs1 の両端には、キャパシタンス素子C1 に流れる電流に比例した電圧が現れる。
【0030】
同様に、キャパシタンス素子C2 に流れる電流を検出するための電流検出用抵抗Rs2 が、キャパシタンス素子C2 と直列に設けられている。この電流検出用抵抗Rs2 の両端には、キャパシタンス素子C2 に流れる電流に比例した電圧が現れる。
【0031】
そして、電流検出用抵抗Rs1 ,Rs2 の両端に生じる電圧を検出し、検出した電圧に応じた電流をLC共振主回路RC11,RC12に帰還する周波数調整用電圧電流変換回路GMF が設けられている。
【0032】
上記したLC共振主回路RC11,RC12と電流検出用抵抗Rs1 ,Rs2 と周波数調整用電圧電流変換回路GMF とでLC共振回路RC1 が構成される。
【0033】
上述の周波数調整用電圧電流変換回路GMF は、具体的には、キャパシタンス素子C1 および電流検出用抵抗Rs1 の接続点に非反転電圧入力端子が接続され、キャパシタンス素子C2 および電流検出用抵抗Rs2 の接続点に反転電圧入力端子が接続され、LC共振主回路RC11の他端に一方の電流出力端子が接続され、LC共振主回路RC12の他端に他方の電流出力端子が接続されている。
【0034】
そして、キャパシタンス素子C1 および電流検出用抵抗Rs1 の接続点と、キャパシタンス素子C2 および電流検出用抵抗Rs2 の接続点との間に生じる電圧を電流に変換して、LC共振主回路RC11の他端とLC共振主回路RC12の他端との間に帰還し、これよってLC共振回路RC1 の共振周波数を変化させる。
【0035】
そして、LC共振主回路RC11の他端から一方の発振出力VOUT (+)が得られ、LC共振主回路RC12の他端から他方の発振出力VOUT (−)が得られる。この図1では、従来例で示したようなエミッタフォロワ回路の図示は省略している。
【0036】
なお、周波数の変化方向を逆にする必要がある場合には、周波数調整用電圧電流変換回路GMF の非反転電圧入力端子をキャパシタンス素子C2 と電流検出用抵抗Rs2 の接続点に接続し、反転電圧入力端子をキャパシタンス素子C1 と電流検出用抵抗Rs1 の接続点に接続すればよい。また、周波数の変化方向を両方向にしたい場合には、周波数調整用電圧電流変換回路GMF の非反転電圧入力端子および反転電圧入力端子の接続関係がちょうど反対になった上記したような二種の周波数調整用電圧電流変換回路を併設すればよい。
【0037】
また、このミキサ回路には、LC共振回路RC1 の両端に生じる電圧を検出し、検出した電圧に応じた電流をLC共振回路RC1 に帰還することにより、LC共振回路RC1 のQファクタを変化させるQ調整用電圧電流変換回路GMQ が設けられている。
【0038】
このQ調整用電圧電流変換回路GMQ は、具体的には、LC共振主回路RC11の他端に非反転電圧入力端子が接続され、LC共振主回路RC12の他端に反転電圧入力端子が接続され、LC共振主回路RC11の他端に一方の電流出力端子が接続され、LC共振主回路RC12の他端に他方の電流出力端子が接続されている。
【0039】
そして、LC共振主回路RC11の他端とLC共振主回路RC12の他端との間に生じる電圧を電流に変換して、LC共振主回路RC11の他端とLC共振主回路RC12の他端との間に帰還し、これよってLC共振回路RC1 のQファクタを変化させる。これによって、ミキサ回路のコンバージョンゲインを調整することが可能であり、例えば入力信号の周波数の変化に係わらずコンバージョンゲインが一定となるようにすることが可能である。
【0040】
ここで、周波数調整用電圧電流変換回路GMF によってLC共振回路の共振周波数を変化させる動作、ならびにQ調整用電圧電流変換回路GMQ によってLC共振回路のQファクタを変化させる動作について、以下図7を参照しながら原理的に説明する。
【0041】
図7(a)にはインダクタンス素子Lとキャパシタンス素子CからなるLC共振回路が示されている。ここで、RL はインダクタンス素子Lに含まれている直列抵抗である。
【0042】
図7(a)に示したLC共振回路の共振周波数ωCOとQファクタQO は、一般的に、以下のように表される。
【0043】
【数1】
ωCO=1/√(LC)
【0044】
【数2】
O =ωCOL/RL =(1/RL )√(L/C)
図7(b)には、図7(a)の直列抵抗RL の代わりに、並列のコンダクタンスGが設けられたLC共振回路が示されている。図7(a)のLC共振回路と図7(b)のLC共振回路が等価であるとすると、コンダクタンスGは、以下のように表される。
【0045】
【数3】
G=1/(QO 2 +1)RL
ただし、RL 2 ≪(ωCOL)2 である。
【0046】
ここで、図7(b)のように等価変形したLC共振回路において、図7(c)に示すように、コンダクタンスGを打ち消すように、コンダクタンス−GQ をLC共振回路と並列に入れる。
【0047】
このように、コンダクタンス−GQ を用いると、LC共振回路の共振周波数ωcおよびQファクタは以下のように表すことができる。
【0048】
【数4】
ωC =ωCO√(1−GQ L
【0049】
【数5】
Q=QO √(1−GQ L )/(1−QO 2 Q L
≒QO /{1−GQ L/(RL C)}
数4および数5から分かるように、コンダクタンス−GQ を用いると共振周波数ωC やQファクタを変化させることができる。
【0050】
つぎに、図7(d)は電流源を使ったインピーダンス変換回路を示すものである。この回路は、電流IZ が流れるインピーダンスZ0 に、電流IZ のAI 倍の電流を流す電流源AI Z が並列に接続されている状態を示している。この回路は、図7(e)に示すインピーダンスZと等価と見なすことができる。ただし、インピーダンスZは、以下のように表される。
【0051】
【数6】
Z=Z0 /(AI +1)
つまり、電流を変化させることができる電流源をあるインピーダンスと並列にいれたときに、その電流値を変化させることにより、インピーダンスを見かけ上変化させることができるということになる。
【0052】
上記した第1の実施の形態では、LC共振周波数を変化させるために、LC共振回路RC1 のキャパシタンス素子C1 ,C2 に流れる電流を、電流検出用抵抗Rs1 ,Rs2 で電圧に変換し、その信号を周波数調整用電圧電流変換回路GMF を用いて電流に変換し、LC共振回路RC1 、つまり発振出力にフィードバックしている。この動作は、図7(d),(e)で説明したインピーダンス変換の概念を使用しており、LC共振回路のインピーダンスを変えることにより、共振周波数を変化させている。なお、電流検出用抵抗Rs1 ,Rs2 の電圧を取り込む際の極性が互いに逆になった二つの周波数調整用電圧電流変換回路が設けられておれば、インダクタンス素子L1 およびキャパシタンス素子C1 の本来の共振周波数ωCOから増加方向、減少方向のどちらにでも共振周波数を変化させることができる。二つの周波数調整用電圧電流変換回路が実現するコンダクタンスの差で共振周波数が決まる。
【0053】
また、上記第1の実施の形態では、バンドパス特性のQファクタを変化させるために、インダクタンス素子L1 ,L2 にそれぞれ直列に入っている抵抗RL1,RL2を見かけ上変化させることにより、Qファクタを変化させている。これは、図7(a)〜(c)で説明した概念を使用している。例えは図7(c)において、−GQ =Gになるように、コンダクタンス−GQ を設定すれば、LC共振回路のQファクタは理論上無限大になる。
【0054】
以上のように、共振周波数とQファクタを可変できるLC共振回路をミキサ回路に負荷として使用することにより、バンドパスフィルタの中心周波数を可変することができ、また同時にQファクタも調整することにより広範囲な周波数可変範囲で安定した混合動作を実現することができる。
【0055】
図1に示したミキサ回路における共振周波数ωC およびQファクタは、以下のように表される。
【0056】
【数7】
ωC =ωCO・√(1−gmQ L )/√{1+(gmF −gmQ )Rs}
【0057】
【数8】
Q=QO √(1−gmQ L )・√{1+(gmF −gmQ )Rs}
/{1−gmQ (L/CRL +Rs)+Rs/RL +gmF Rs}
ただし、Rs=Rs1 =Rs2
L =RL 1 =RL 2
L=L1 =L2
C=C1 =C2
としている。
【0058】
ここで、
gmQ L ≪1
gmQ Rs≪1+gmF Rs
が成り立つ場合は、共振周波数ωC は、次式のように近似できる。
【0059】
【数9】
ωC =ωCO/√(1+gmF Rs)
数9より、共振周波数ωC は、周波数調整用電圧電流変換回路GMF の相互コンダクタンスを変化させることでコントロールできることがわかる。
【0060】
また、ミキサ回路のゲインは、つぎのように表される。
【0061】
【数10】
O =(2/π)・gmIN(Q/QO )・(ωC /ωCO) ・√(L/C)
×√[{(ωCO/ωC 2 − Rs/RL 2 +(QO +ωCOCRs)2
/√(1−gmQ L
ここで、
GmQ L ≪1
ωCO/ωC ≪1
Rs/RL ≪1
が成り立つ場合、つぎのように近似することができる。ただし、gmINは掛算器のコンダクタンスである。
【0062】
【数11】
O =(2/π)・gmIN・(ωC /ωC O )Q√(L/C)
つぎに、図1のミキサ回路をトランジスタレベルで具体化した回路図を図2に示す。このミキサ回路では、図2に示すように、掛算回路MPが従来例と同様に、トランジスタTM11 ,TM12 ,TM13 ,TM21 ,TM22 ,TM23 と、抵抗RIN1 ,RIN2 と、電流源IINとで構成されている。また、従来例と同様のトランジスタQP1,QP2,QN1,QN2および電流源IP1,IP2,IN1,IN2からなるエミッタフォロワ回路を付加したものが示されている。
【0063】
周波数調整用電圧電流変換回路GMF は、トランジスタTF1,TF2および電流源IF からなる。トランジスタTF1は、非反転入力端子として機能するベースがキャパシタンス素子C1 および電流検出用抵抗Rs1 の接続点、つまり(c)点に接続され、一方の電流出力端子として機能するコレクタが(a)点に接続され、エミッタが電流源IF の一端に接続されている。また、トランジスタTF2は、反転入力端子として機能するベースがキャパシタンス素子C2 および電流検出用抵抗Rs2 の接続点、つまり(d)点に接続され、他方の電流出力端子として機能するコレクタが(b)点に接続され、エミッタが電流源IF の一端に接続されている。電流源IF の他端は接地されている。
【0064】
上記した周波数調整用電圧電流変換回路GMF のコンダクタンスgmF は、以下のように表される。
【0065】
【数12】
gmF =IF /4VT
ここで、IF は電流源IF に流れる電流である。VT はトランジスタのベース・エミッタ間に発生する障壁電圧であり、
T =kT/q
で与えられ、室温でほぼ26mVである。ただし、kはボルツマン定数、Tは絶対温度、qは電子1個の電荷量である。
【0066】
Q調整用電圧電流変換回路GMQ は、トランジスタTQ11 ,TQ12 ,TQ21 ,TQ22 と抵抗RQ1,RQ2と電流源IQ1 ,IQ2とで構成されている。トランジスタTQ11 のコレクタが(a)点に接続され、トランジスタTQ12 のコレクタが(b)点に接続され、トランジスタTQ22 のコレクタが抵抗RQ1を介して(a)点に接続され、トランジスタTQ21 のコレクタが抵抗RQ2を介して(b)点に接続されている。
【0067】
また、トランジスタTQ11 のベースがトランジスタTQ21 のベースおよびコレクタに接続され、トランジスタTQ12 のベースがトランジスタTQ22 のベースおよびコレクタに接続されている。
【0068】
さらに、トランジスタTQ11 のエミッタとトランジスタTQ12 のエミッタが共通接続されて電流源IQ1の一端に接続され、電流源IQ1の他端は接地されている。また、トランジスタTQ21 のエミッタとトランジスタTQ22 のエミッタが共通接続されて電流源IQ2の一端に接続され、電流源IQ2の他端は接地されている。
【0069】
また、上記したQ調整用電圧電流変換回路GMQ のコンダクタンスgmQ は、図4に示すように、(a)点と(b)点との間に加わる電圧をVとし、(a)点と(b)点との間に流れる電流をIとしたときに、
gmQ =I/V
であるので、以下のように表される。
【0070】
【数13】
gmQ =(gmQ1−gmQ2)/(1+gmQ2Q
ただし、gmQ1=IQ1/4VT
gmQ2=IQ2/4VT
ここで、VT はトランジスタのベース・エミッタ間に発生する障壁電圧である。また、IQ1,IQ2は電流源IQ1,IQ2に流れる電流であり、両電流源IQ1,IQ2に流れる電流の比を変えることにより電圧電流変換比(コンダクタンス)を変えることができる。
【0071】
この実施の形態によれば、Q調整用電圧電流変換回路GMQ によりLC共振回路RC1 のQファクタを変化させることにより、コンバージョンゲインを任意に調整することができる。その結果、入力信号の周波数がGHzオーダーのように極めて高い値であっても、十分なコンバージョンゲインを得ることができる。また、広い周波数帯でフラットなコンバージョンゲインを得ることができる。
【0072】
また、LC共振回路RC1 の共振周波数の調整とQファクタの調整との併用で、コンバージョンゲインの調整を行うことで、一層的確なコンバージョンゲインの調整を行うことができる。また、LC共振回路RC1 の共振周波数を可変とすることで、バンド切り替え等により、希望波の周波数が切り替わる場合にも、それに容易に対応することができる。
【0073】
さらに、周波数調整用電圧電流変換回路によってLC共振回路RC1 の共振周波数を変化させるので、共振周波数の可変範囲が例えばキャパシタンス素子の容量値の可変範囲に制限されるというようなことはなく、広い周波数範囲でLC共振回路の共振周波数を変化させることが可能で、したがってバンドパスフィルタの中心周波数を広い周波数範囲にわたって変化させることが可能である。さらに、Q調整用電圧電流変換回路GMQ によるQ調整と相まって広い周波数範囲にわたって安定したコンバージョンゲインを得ることが可能となる。
【0074】
なお、上記の実施の形態では、周波数調整用電圧電流変換回路を用いてLC 共振回路の共振周波数を変化させたが、例えばバラクタダイオードなどの可変キャパシタンス素子を有するLC共振回路によって共振周波数を変えてもよい。
【0075】
〔第2の実施の形態〕
図3に本発明の第2の実施の形態の差動構成の発振回路のブロック図を示す。
この実施の形態は、LC共振回路の共振周波数の調整する回路を省いたもので、それ以外の構成は第1の実施の形態と同様である。つまり、この実施の形態では、LC共振主回路RC21,RC22からなるLC共振回路RC2 を用いている。
【0076】
この実施の形態では、共振周波数の調整ができない点を除き第1の実施の形態と同様に動作し、共振周波数の調整による効果が得られない以外は第1の実施の形態と同様である。
【0077】
〔第3の実施の形態〕
図5に本発明の第3の実施の形態の発振回路における周波数調整用電圧電流変換回路の回路図を示す。この実施の形態は、LC共振回路の共振周波数の本来のLC共振周波数に対して増加方向および減少方向の両方向に変化させることができるようにしたものである。具体的には、図2の回路の(a)点にトランジスタTF11 ,TF22 のコレクタを接続し、同じく(b)点にトランジスタTF12 ,TF21 のコレクタを接続し、同じく(c)点にトランジスタTF11 ,TF21 のベースを接続し、同じく(d)点にトランジスタTF12 ,TF22 のベースを接続している。そして、トランジスタTF11 ,TF12 のエミッタを共通接続し、電流源IF1を介して接地し、トランジスタTF21 ,TF22 のエミッタを共通接続し、電流源IF2を介して接地している。
【0078】
この回路では、電流源IF1,IF2の電流比によって周波数を変化させることができる。
【0079】
この実施の形態では、LC共振回路の共振周波数のインダクタンス素子L1 ,L2 およびキャパシタンス素子C1 ,C2 による本来のLC共振周波数に対して、増減の両方向にLC共振周波数を変化させることができ、周波数調整範囲を広くすることができる。その他の効果は、第1の実施の形態と同様である。
【0080】
〔第4の実施の形態〕
図6に本発明の第4の実施の形態の発振回路における周波数調整用電圧電流変換回路の回路図を示す。この実施の形態は、トランジスタを2段に接続したもので、電圧電流変換比(コンダクタンス)の可変範囲を広くすることができるものである。具体的には、トランジスタTF31 のコレクタがダイオードD1 を介して基準電圧REFに接続され、トランジスタTF32 のコレクタがダイオードD2 を介して基準電圧REFに接続されている。トランジスタTF31 ,TF32 のエミッタが共通接続され、電流源IF11 を介して接地されている。トランジスタTF31 のベースが図2の回路の(c)点に接続され、トランジスタTF32 のベースが図2の回路の(d)点に接続されている。また、トランジスタTF31 のコレクタがトランジスタTF41 のベースに接続され、トランジスタTF32 のコレクタがトランジスタTF42 のベースに接続されている。トランジスタTF41 ,TF42 のエミッタが共通接続され、電流源IF12 を介して接地されている。トランジスタTF41 のコレクタが図2の回路の(a)点に接続され、トランジスタTF42 のコレクタが同じく(b)点に接続されている。
【0081】
この実施の形態の発振回路によれば、周波数調整範囲を広くすることができる。その他の効果は、第1の実施の形態と同様である。
【0082】
【発明の効果】
本発明の請求項1記載のミキサ回路によれば、第1の電圧電流変換回路によりLC共振回路のQファクタを変化させることにより、コンバージョンゲインを任意に調整することができる。その結果、入力信号の周波数が高いGHZ オーダーのように極めて高い値であっても、十分なコンバージョンゲインを得ることができる。また、広い周波数帯でフラットなコンバージョンゲインを得ることができる。
【0083】
また、LC共振回路の共振周波数の調整とQファクタの調整との併用により、一層的確なコンバージョンゲインの調整を行うことができる。また、LC共振回路の共振周波数を可変とすることで、バンド切り替え等により、希望波の周波数が切り替わる場合にも、それに容易に対応することができる。
【0084】
また、第2の電圧電流変換回路によってLC共振回路の共振周波数を変化させるので、共振周波数の可変範囲が例えばキャパシタンス素子の容量値の可変範囲に制限されるというようなことはなく、広い周波数範囲でLC共振回路の共振周波数を変化させることが可能で、したがってバンドパスフィルタの中心周波数を広い周波数範囲にわたって変化させることが可能である。さらに、第1の電圧電流変換回路によるQ調整と相まって広い周波数範囲にわたって安定したコンバージョンゲインを得ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の発振回路を構成を示すブロック図である。
【図2】本発明の第1の実施の形態の発振回路の具体的な構成を示すブロック図である。
【図3】本発明の第2の実施の形態の発振回路の具体的な構成を示すブロック図である。
【図4】Q調整用電圧電流変換回路のコンダクタンスを説明するための回路図である。
【図5】本発明の第3の実施の形態の発振回路における周波数調整用電圧電流変換回路の構成を示すブロック図である。
【図6】本発明の第4の実施の形態の発振回路における周波数調整用電圧電流変換回路の構成を示すブロック図である。
【図7】本発明の発振回路における動作原理を説明する回路図である。
【図8】従来の発振回路の構成を示す回路図である。
【符号の説明】
RC1 LC共振回路
RC11 LC共振主回路
RC12 LC共振主回路
MP 掛算回路
1 ,L2 インダクタンス素子
1 ,C2 キャパシタンス素子
Rs1 ,Rs2 電流検出用抵抗
GMF 周波数調整用電圧電流変換回路
GMQ Q調整用電圧電流変換回路
M11 ,TM12 ,TM13 トランジスタ
M21 ,TM22 ,TM23 トランジスタ
IN1 ,RIN2 抵抗
IN 電流源
RC2 LC共振回路
RC21 LC共振主回路
RC22 LC共振主回路

Claims (3)

  1. 外部から与えられた信号を掛算した信号を互いに逆相の信号として出力端子対から出力する掛算回路と、
    インダクタンス素子、キャパシタンス素子及び、前記キャパシタンス素子と直列に設けられた電流検出抵抗を備えた2個の共振回路の各一端を前記掛算回路の出力端子対にそれぞれ接続し、他端を共通接続した第1、第2LC共振回路と、
    前記掛算回路の出力端子対の一方の出力端子と前記第1のLC共振回路の一端との接続点と、前記掛算回路の出力端子対の他方の出力端子と前記第2のLC共振回路の一端との接続点との間に生じる電圧を電流変換して増幅し、前記第1、第2LC共振回路の前記各一端に個々に電流帰還させた第1電圧電流変換回路と、
    エミッタが共通接続されると共に第1直流電流源がこの共通接続部に接続された第1差動トランジスタ対及び、エミッタが共通接続されると共に第2直流電流源がこの共通接続部に接続されると共に各ベースが前記第1差動トランジスタ対の各コレクタに個々に接続された第2差動トランジスタ対、前記第1差動トランジスタ対の各コレクタに各々一端が接続され、他端が共通接続されて電圧が印加されたダイオード対を備えた第2電圧電流変換回路とを備え、
    前記第1LC共振回路の第1キャパシタンス素子および第1電流検出用抵抗の接続点と、前記第2LC共振回路の第2キャパシタンス素子および第2電流検出用抵抗の接続点との間に生じる電圧を前記第1差動トランジスタ対のベース間に与え、前記第2差動トランジスタ対のコレクタ電流を前記第1、第2LC共振回路の前記一端に個々に与えたことを特徴とするミキサ回路。
  2. 前記第1電圧電流変換回路が、エミッタが共通接続されると共に第3直流電流源がこの共通接続部に接続された第3、第4トランジスタ及び、エミッタが共通接続されると共に第4直流電流源がこの共通接続部に接続された第5、第6トランジスタを備え、前記第3トランジスタのコレクタ・ベースと前記第5トランジスタのベースとを接続し、前記第4トランジスタのコレクタ・ベースと前記第6トランジスタのベースとを接続し、前記第3トランジスタのコレクタ・ベースと前記第1LC共振回路の前記一端とを第1抵抗を介して接続し、前記第4トランジスタのコレクタ・ベースと前記第2LC共振回路の前記一端とを第2抵抗を介して接続し、前記第5トランジスタのコレクタと前記第2LC共振回路の前記一端とを接続し、前記第6トランジスタのコレクタと前記第1LC共振回路の前記一端とを接続したことを特徴とする請求項1記載のミキサ回路。
  3. 前記第1電圧電流変換回路の前記第3、第4直流電流源の電流値を互いに異ならせたことを特徴とする請求項2記載のミキサ回路。
JP2000033793A 2000-02-10 2000-02-10 ミキサ回路 Expired - Fee Related JP4271330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000033793A JP4271330B2 (ja) 2000-02-10 2000-02-10 ミキサ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000033793A JP4271330B2 (ja) 2000-02-10 2000-02-10 ミキサ回路

Publications (2)

Publication Number Publication Date
JP2001223533A JP2001223533A (ja) 2001-08-17
JP4271330B2 true JP4271330B2 (ja) 2009-06-03

Family

ID=18558225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000033793A Expired - Fee Related JP4271330B2 (ja) 2000-02-10 2000-02-10 ミキサ回路

Country Status (1)

Country Link
JP (1) JP4271330B2 (ja)

Also Published As

Publication number Publication date
JP2001223533A (ja) 2001-08-17

Similar Documents

Publication Publication Date Title
US6704560B1 (en) Low-voltage transconductance amplifier/filters
JP3390057B2 (ja) 変換器回路及びこれを用いたダブルバランストミキサー回路
JP3575898B2 (ja) 増幅器回路
US7081796B2 (en) Radio frequency low noise amplifier with automatic gain control
US5929710A (en) Cascode single-ended to differential converter
JPH01160107A (ja) 平衡電圧−電流変換器
JP3361021B2 (ja) フィルタ回路
US7417486B2 (en) Voltage-current conversion circuit, amplifier, mixer circuit, and mobile appliance using the circuit
JP3382397B2 (ja) 位相シフト増幅器及びその再結合回路への応用
KR100427878B1 (ko) 증폭회로
CN103326682A (zh) 具有高线性度的可调运算跨导放大器
US5414383A (en) Four quadrant multiplier circuit and a receiver including such a circuit
JP2011250084A (ja) ジャイレータ回路、広帯域増幅器及び無線通信装置
JP5065280B2 (ja) トランスコンダクタンス段の構成
EP1130767A2 (en) Oscillation circuit
EP1160717A1 (en) Analog multiplying circuit and variable gain amplifying circuit
US20070159240A1 (en) Lowpass biquad VGA filter
JP4271330B2 (ja) ミキサ回路
US7501891B2 (en) Variable gain amplifier and differential amplifier
JP2000134046A (ja) 電流増幅器
KR100399166B1 (ko) 제어회로를구비한조정가능한저항장치
JP4567831B2 (ja) 電圧電流変換器
JPH02156714A (ja) トランジスタ回路
JPH09503369A (ja) ゼロif受信機における又はこれに関する改良
JP2001298324A (ja) 発振回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060831

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees