JPH02156714A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH02156714A JPH02156714A JP1276190A JP27619089A JPH02156714A JP H02156714 A JPH02156714 A JP H02156714A JP 1276190 A JP1276190 A JP 1276190A JP 27619089 A JP27619089 A JP 27619089A JP H02156714 A JPH02156714 A JP H02156714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- coupled
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/08—Frequency selective two-port networks using gyrators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、第１及び第２トランジスタを具えたエミッタ
結合トランジスタ対と、該トランジスタ対の一方、のト
ランジスタのコレクタ−エミッタ通路と直列に配置され
たコレクタ−エミッタ通路を有し前記第１トランジスタ
のベース電流を補償する第３トランジスタとを具えたト
ランジスタ回路に関するものである。
結合トランジスタ対と、該トランジスタ対の一方、のト
ランジスタのコレクタ−エミッタ通路と直列に配置され
たコレクタ−エミッタ通路を有し前記第１トランジスタ
のベース電流を補償する第３トランジスタとを具えたト
ランジスタ回路に関するものである。
（従来の技術）
斯るトランジスタ回路は米国特許第３，７１４，６００
号明細書に開示されている。この従来のトランジスタ回
路はエミッタ結合トランジスタ対を具え、その第１トラ
ンジスタのベース電流を第１トランジスタのコレクタ線
内に配置されたコレクタ−エミッタ通路を有する第３ト
ランジスタのベース電流によって補償している。このベ
ース電流補償は補１賞される第１トランジスタのベース
におけるインピーダンスを増大させるため、このベース
に結合される信号源の負荷が相当減少する。第２トラン
ジスタのベース電流も同様にして補償することができる
。
号明細書に開示されている。この従来のトランジスタ回
路はエミッタ結合トランジスタ対を具え、その第１トラ
ンジスタのベース電流を第１トランジスタのコレクタ線
内に配置されたコレクタ−エミッタ通路を有する第３ト
ランジスタのベース電流によって補償している。このベ
ース電流補償は補１賞される第１トランジスタのベース
におけるインピーダンスを増大させるため、このベース
に結合される信号源の負荷が相当減少する。第２トラン
ジスタのベース電流も同様にして補償することができる
。
’ ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉｄ−３
ｔａｔｅ Ｃ１ｒｃｕｉｔｓＶｏ１．５Ｃ−１７，Ｎｏ
、 ４ Ｊ １９８２年８月、ｐｐ ７１３〜７２２の
’Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ａｎａｌｏｇ Ｆｉ
ｌｔｅｒｓ ｉｎ ＢｉｐｏｔａｒＰｒｏｃｅｓｓ Ｊ
に開示されているジャイレータ−キャパシタフィルタに
おいては、エミッタ結合トランジスタ対が重要な素子で
あり、この素子はしばしばトランスコンダクタンス回路
又はトランスコンダクタと称され、１対のトランジスタ
のベース間の電圧差を２つの平衡出力電流に変換する。
ｔａｔｅ Ｃ１ｒｃｕｉｔｓＶｏ１．５Ｃ−１７，Ｎｏ
、 ４ Ｊ １９８２年８月、ｐｐ ７１３〜７２２の
’Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ａｎａｌｏｇ Ｆｉ
ｌｔｅｒｓ ｉｎ ＢｉｐｏｔａｒＰｒｏｃｅｓｓ Ｊ
に開示されているジャイレータ−キャパシタフィルタに
おいては、エミッタ結合トランジスタ対が重要な素子で
あり、この素子はしばしばトランスコンダクタンス回路
又はトランスコンダクタと称され、１対のトランジスタ
のベース間の電圧差を２つの平衡出力電流に変換する。
２つのエミッタ結合トランジスタ対を結合することによ
りジャイレータを形成することができる。ジャイレータ
−キャパシタフィルタの品質及び精度はジャイレータが
キャパシタ、抵抗及び他のジャイレータのような他のフ
ィルタ素子に負荷する態様に依存する。理想的な場合に
は、ジャイレータはそれぞれ無限大の入力インピーダン
スを有する２つのトランスコンダクタを具え、この場合
にはこれらのトランスコンダクタは互に負荷しないと共
にジャイレータに結合されたフィルタ素子にも負荷しな
い。
りジャイレータを形成することができる。ジャイレータ
−キャパシタフィルタの品質及び精度はジャイレータが
キャパシタ、抵抗及び他のジャイレータのような他のフ
ィルタ素子に負荷する態様に依存する。理想的な場合に
は、ジャイレータはそれぞれ無限大の入力インピーダン
スを有する２つのトランスコンダクタを具え、この場合
にはこれらのトランスコンダクタは互に負荷しないと共
にジャイレータに結合されたフィルタ素子にも負荷しな
い。
（発明が解決しようとする課題）
高人力インピーダンスは、従来のトランジスタ回路に用
いられているようなベース電流補償により得られる。し
かし、従来のトランジスタ回路はこのベース電流補償の
ために電流ミラー回路を必要とする。この電流ミラー回
路のトランジスタはエミッタ結合トランジスタ対のトラ
ンジスタと反対導電型である。集積回路においてはこの
ようなトランジスタ対はそれらの優れた信号増幅特性の
ためにＮＰＮ ）ランジスタで形成される。このこと
は電流ミラー回路のためにはＰＮＰ ）ランジスタが必
要とされることを意味する。ＰＮＰ電流ミラー回路の電
流は補償すべきＮＰＮ ）ランジスタのベース電流の
最も忠実な複製である必要がある。しかし、ＰＮＰ
）ランジスタはＰＮＰ ）ランジスタと比較して電流
利得及び高周波特性が低い。これがため、ＰＮＰ ）
ランジスタを具える電流ミラー回路は高周波数での使用
に対し正確でなく、適当でない。
いられているようなベース電流補償により得られる。し
かし、従来のトランジスタ回路はこのベース電流補償の
ために電流ミラー回路を必要とする。この電流ミラー回
路のトランジスタはエミッタ結合トランジスタ対のトラ
ンジスタと反対導電型である。集積回路においてはこの
ようなトランジスタ対はそれらの優れた信号増幅特性の
ためにＮＰＮ ）ランジスタで形成される。このこと
は電流ミラー回路のためにはＰＮＰ ）ランジスタが必
要とされることを意味する。ＰＮＰ電流ミラー回路の電
流は補償すべきＮＰＮ ）ランジスタのベース電流の
最も忠実な複製である必要がある。しかし、ＰＮＰ
）ランジスタはＰＮＰ ）ランジスタと比較して電流
利得及び高周波特性が低い。これがため、ＰＮＰ ）
ランジスタを具える電流ミラー回路は高周波数での使用
に対し正確でなく、適当でない。
本発明の目的は電流ミラー回路を用いないベース電流補
償手段を具えたエミッタ結合トランジスタ対を提供する
ことにある。
償手段を具えたエミッタ結合トランジスタ対を提供する
ことにある。
（課題を解決するための手段）
本発明は頭書に記載したタイプのトランジスタ回路にお
いて、前記第３トランジスタのコレクタ−エミッタ通路
を前記第２トランジスタのコレクタ−エミッタ通路と直
列に配置し、この第３トランジスタのベースを前記第１
トランジスタのベースに結合したことを特徴とする。
いて、前記第３トランジスタのコレクタ−エミッタ通路
を前記第２トランジスタのコレクタ−エミッタ通路と直
列に配置し、この第３トランジスタのベースを前記第１
トランジスタのベースに結合したことを特徴とする。
エミッタ結合トランジスタ対においては、第１及び第２
トランジスタのベース電流の交流成分は大きさが等しく
反対位相である。直流成分は大きさが等しく同相である
。第３トランジスタのコレクタ−エミッタ通路を第２ト
ランジスタのコレクタ−エミッタ通路と直列に配置する
ことにより第２トランジスタのベース電流と同相の電流
が得られる。この電流を第１トランジスタのベースに結
合することにより第１トランジスタのベース電流の交流
成分が補償され、このとき直流成分が２倍になるが信号
利得に影響はない。これがため、第１トランジスタのベ
ースにおける交流インピーダンスを直流成分が２倍にな
るのを犠牲にして高くすることができる。しかし、ジャ
イレータ−キャパシタフィルタ回路においては補償され
るトランジスタのこの直流ベース電流の２倍化はジャイ
レータバイアス回路の設計において簡単に許容すること
ができる。このベース電流補償方法はＰＮＰ トラン
ジスタを具える電流ミラーの使用を必要としないため、
斯る電流ミラーの不所望な効果を回避することができる
。
トランジスタのベース電流の交流成分は大きさが等しく
反対位相である。直流成分は大きさが等しく同相である
。第３トランジスタのコレクタ−エミッタ通路を第２ト
ランジスタのコレクタ−エミッタ通路と直列に配置する
ことにより第２トランジスタのベース電流と同相の電流
が得られる。この電流を第１トランジスタのベースに結
合することにより第１トランジスタのベース電流の交流
成分が補償され、このとき直流成分が２倍になるが信号
利得に影響はない。これがため、第１トランジスタのベ
ースにおける交流インピーダンスを直流成分が２倍にな
るのを犠牲にして高くすることができる。しかし、ジャ
イレータ−キャパシタフィルタ回路においては補償され
るトランジスタのこの直流ベース電流の２倍化はジャイ
レータバイアス回路の設計において簡単に許容すること
ができる。このベース電流補償方法はＰＮＰ トラン
ジスタを具える電流ミラーの使用を必要としないため、
斯る電流ミラーの不所望な効果を回避することができる
。
必要に応じ、エミッタ結合トランジスタ対の第１及び第
２トランジスタの双方のベース電流を本発明の方法によ
り補償することができる。ジャイレータフィルタ回路に
おいてはジャイレータ及びこれに結合されたフィルタ構
成素子を一般にフローティングにしないでそれらの一端
を基準電位点に結合する。この場合には基準電位点に結
合されたエミッタ結合トランジスタ対のベースに対しベ
ース電流補償を行なう必要はない。これは、それらの交
流電流は他のジャイレータ又はフィルタ構成素子に負荷
せず、従ってジャイレータ−キャパシタフィルタの品質
及び精度に影響を与えないためである。
２トランジスタの双方のベース電流を本発明の方法によ
り補償することができる。ジャイレータフィルタ回路に
おいてはジャイレータ及びこれに結合されたフィルタ構
成素子を一般にフローティングにしないでそれらの一端
を基準電位点に結合する。この場合には基準電位点に結
合されたエミッタ結合トランジスタ対のベースに対しベ
ース電流補償を行なう必要はない。これは、それらの交
流電流は他のジャイレータ又はフィルタ構成素子に負荷
せず、従ってジャイレータ−キャパシタフィルタの品質
及び精度に影響を与えないためである。
本発明トランジスタ回路の第１の実施例においては、ジ
ャイレータ−キャパシタフィルタ用のベース電流補償手
段付きジャイレータを得るために、前記トランジスタ回
路は、更に、 ・第４及び第５トランジスタを具えるエミッタ結合トラ
ンジスタ対と、 ・コレクタ−エミッタ通路が前記第５トランジスタのコ
レクタ−エミッタ通路と直列に配置され、ベースが前記
第４トランジスタのベースに結合された第６トランジス
タとを具え、 ・前記第２トランジスタのベースを第４トランジスタの
コレクタに結合し、前記第１トランジスタのベースを前
記第６トランジスタのコレクタに結合し、前記第４トラ
ンジスタのベースを前記第１トランジスタのコレクタに
結合し、前記第５トランジスタのベースを前記第３トラ
ンジスタのコレクタに結合した構成にする。
ャイレータ−キャパシタフィルタ用のベース電流補償手
段付きジャイレータを得るために、前記トランジスタ回
路は、更に、 ・第４及び第５トランジスタを具えるエミッタ結合トラ
ンジスタ対と、 ・コレクタ−エミッタ通路が前記第５トランジスタのコ
レクタ−エミッタ通路と直列に配置され、ベースが前記
第４トランジスタのベースに結合された第６トランジス
タとを具え、 ・前記第２トランジスタのベースを第４トランジスタの
コレクタに結合し、前記第１トランジスタのベースを前
記第６トランジスタのコレクタに結合し、前記第４トラ
ンジスタのベースを前記第１トランジスタのコレクタに
結合し、前記第５トランジスタのベースを前記第３トラ
ンジスタのコレクタに結合した構成にする。
このジャイレータにおいては、２つのエミッタ結合トラ
ンジスタ対の第１及び第４トランジスタのベース電流の
みが補償される。両トランジスタ対の他の２つのトラン
ジスタのベースは基準電圧に結合することができ、従っ
て補償を必要としない。ジャイレータ−キャパシタフィ
ルタは第１及び第２トランジスタのベース間及び第４及
び第５トランジスタのベース間に適当なインピーダンス
を配置することにより得られる。例えば、これらのイン
ピーダンスとしてキャパシタを選択すると、ＬＣ共振器
が得られ、その選択度は第１及び第４トランジスタのベ
ース電流の補償の結果として極めて高くなる。
ンジスタ対の第１及び第４トランジスタのベース電流の
みが補償される。両トランジスタ対の他の２つのトラン
ジスタのベースは基準電圧に結合することができ、従っ
て補償を必要としない。ジャイレータ−キャパシタフィ
ルタは第１及び第２トランジスタのベース間及び第４及
び第５トランジスタのベース間に適当なインピーダンス
を配置することにより得られる。例えば、これらのイン
ピーダンスとしてキャパシタを選択すると、ＬＣ共振器
が得られ、その選択度は第１及び第４トランジスタのベ
ース電流の補償の結果として極めて高くなる。
例えば第６トランジスタのコレクタ及び第１トランジス
タのベースのような動作電位が大きく相違する信号点は
レベルシフト回路を経て結合する。
タのベースのような動作電位が大きく相違する信号点は
レベルシフト回路を経て結合する。
本発明トランジスタ回路の第２の実施例においては２つ
のエミッタ結合トランジスタ対をジャイレータを構成す
るように結合すると共にベース電流補償とレベルシフト
が簡単に得られるようにする。この目的のために、本発
明の第２の実施例においては、前記トランジスタ回路は ・そのコレクタ−エミッタ通路が前記第３トランジスタ
のコレクタ−エミッタ通路と直列に配置された第４トラ
ンジスタと、 ・第５及び第６トランジスタを具えるエミッタ結合トラ
ンジスタ対と、 ・コレクタ−エミッタ通路が前記第６トランジスタのコ
レクタ−エミッタ通路と直列に配置されたダイオード接
続の第７及び第８トランジスタとを具え、 ・前記第３及び第７トランジスタのベースを互に結合す
ると共に前記第４及び第８トランジスタのベースを互に
結合し、 ・前記第１トランジスタのベースを前記第６トランジス
タのコレクタに結合すると共に、前記第５トランジスタ
のベースを前記第１トランジスタのコレクタに結合し、
且つ ・前記第２及び第６トランジスタのベース並びに前記第
４及び第５トランジスタのコレクタを基準電圧端子に結
合した構成にする。
のエミッタ結合トランジスタ対をジャイレータを構成す
るように結合すると共にベース電流補償とレベルシフト
が簡単に得られるようにする。この目的のために、本発
明の第２の実施例においては、前記トランジスタ回路は ・そのコレクタ−エミッタ通路が前記第３トランジスタ
のコレクタ−エミッタ通路と直列に配置された第４トラ
ンジスタと、 ・第５及び第６トランジスタを具えるエミッタ結合トラ
ンジスタ対と、 ・コレクタ−エミッタ通路が前記第６トランジスタのコ
レクタ−エミッタ通路と直列に配置されたダイオード接
続の第７及び第８トランジスタとを具え、 ・前記第３及び第７トランジスタのベースを互に結合す
ると共に前記第４及び第８トランジスタのベースを互に
結合し、 ・前記第１トランジスタのベースを前記第６トランジス
タのコレクタに結合すると共に、前記第５トランジスタ
のベースを前記第１トランジスタのコレクタに結合し、
且つ ・前記第２及び第６トランジスタのベース並びに前記第
４及び第５トランジスタのコレクタを基準電圧端子に結
合した構成にする。
第２及び第６トランジスタのベースを適当な基準電圧に
結合することにより、ベース電流補償手段は第１及び第
５トランジスタに対してのみ設ければよい。第７トラン
ジスタのベース−エミッタ接合は第３トランジスタのベ
ース電流に対するレベルシフトとして機能する。第４ト
ランジスタのコレクタ−エミッタ通路は第３トランジス
タと直列に配置され、そのバイアス電流がレベルシフト
として作用する第８トランジスタのベース−エミッタ接
合及び第７トランジスタを経て第１トランジスタのベー
スに伝達される。このようにして第１トランジスタのベ
ース電流が２回補償される。
結合することにより、ベース電流補償手段は第１及び第
５トランジスタに対してのみ設ければよい。第７トラン
ジスタのベース−エミッタ接合は第３トランジスタのベ
ース電流に対するレベルシフトとして機能する。第４ト
ランジスタのコレクタ−エミッタ通路は第３トランジス
タと直列に配置され、そのバイアス電流がレベルシフト
として作用する第８トランジスタのベース−エミッタ接
合及び第７トランジスタを経て第１トランジスタのベー
スに伝達される。このようにして第１トランジスタのベ
ース電流が２回補償される。
しかし、第５トランジスタのベース電流は補償されない
。このジャイレータをジャイレータ−キャパシタフィル
タに用いるときは、第１及び第２インピーダンスをそれ
ぞれ第１及び第５トランジスタのベースに結合する。第
１トランジスタのベース電流に対する余分の補償電流が
第１インピーダンスに流れ、第５トランジスタに対する
不足の補償電流が第２インピーダンスから取り出される
。
。このジャイレータをジャイレータ−キャパシタフィル
タに用いるときは、第１及び第２インピーダンスをそれ
ぞれ第１及び第５トランジスタのベースに結合する。第
１トランジスタのベース電流に対する余分の補償電流が
第１インピーダンスに流れ、第５トランジスタに対する
不足の補償電流が第２インピーダンスから取り出される
。
このようにして余分の補償電流と不足の補償電流が完全
にもしくは少くとも部分的に互に補償し合う。このジャ
イレータはフィルタ構成素子に負荷せず、その負荷程度
はベース電流補償手段を具えない同様のトランジスタ対
を具えるジャイレータよりも遥かに小さい。
にもしくは少くとも部分的に互に補償し合う。このジャ
イレータはフィルタ構成素子に負荷せず、その負荷程度
はベース電流補償手段を具えない同様のトランジスタ対
を具えるジャイレータよりも遥かに小さい。
（実施例）
本発明を図面を参照して実施例につき説明する。
第１ａ図は本発明によるエミッタ結合トランジスタ対Ｔ
ｌ、 Ｔ２を示す。トランジスタＴ１及びＴ２のエミッ
タはバイアス電流源に結合され、この電流源の電流はト
ランジスタＴ１及びＴ２に等しく分れるため、零入力電
流１ｃが両トランジスタＴ１及びＴ２のコレクタを流れ
る。トランジスタＴ１のベースは端子１に結合され、ト
ランジスタＴ２のベースは端子２に結合される。端子１
及び２間に電圧差が供給されると、この電圧差がトラン
ジスタＴｌ及びＴ２にベース電流を流れさせる。トラン
ジスタ対Ｔ１． Ｔ２の対称配置の結果としてそれらの
ベース電流の交流成分ｉｂは反対位相である。逆に、直
流成分１ｂは同相である。従って電流１ｂ＋ｉｂがトラ
ンジスタＴ１のベースに流れ、電流１ｂ−ｉｂがトラン
ジスタＴ２のベースに流れる。トランジスタＴ１及びＴ
２において、交流成分ｉｂ及び−ｉｂが所定の電流利得
で増幅され、平衡コレクタ電流ｉｃ及び−ｉｃをそれぞ
れ生ずる。コレクタ電流ｉｃはトランジスタＴＩのコレ
クタに結合された端子３に得られる。トランジスタＴ３
のコレクタ−エミッタ通路をトランジスタＴ２のコレク
タ−エミッタ通路と直列に配置する。即ち、トランジス
タＴ３のエミッタをトランジスタＴ２のコレクタに結合
し、トランジスタＴ３のコレクタを端子４に結合する。
ｌ、 Ｔ２を示す。トランジスタＴ１及びＴ２のエミッ
タはバイアス電流源に結合され、この電流源の電流はト
ランジスタＴ１及びＴ２に等しく分れるため、零入力電
流１ｃが両トランジスタＴ１及びＴ２のコレクタを流れ
る。トランジスタＴ１のベースは端子１に結合され、ト
ランジスタＴ２のベースは端子２に結合される。端子１
及び２間に電圧差が供給されると、この電圧差がトラン
ジスタＴｌ及びＴ２にベース電流を流れさせる。トラン
ジスタ対Ｔ１． Ｔ２の対称配置の結果としてそれらの
ベース電流の交流成分ｉｂは反対位相である。逆に、直
流成分１ｂは同相である。従って電流１ｂ＋ｉｂがトラ
ンジスタＴ１のベースに流れ、電流１ｂ−ｉｂがトラン
ジスタＴ２のベースに流れる。トランジスタＴ１及びＴ
２において、交流成分ｉｂ及び−ｉｂが所定の電流利得
で増幅され、平衡コレクタ電流ｉｃ及び−ｉｃをそれぞ
れ生ずる。コレクタ電流ｉｃはトランジスタＴＩのコレ
クタに結合された端子３に得られる。トランジスタＴ３
のコレクタ−エミッタ通路をトランジスタＴ２のコレク
タ−エミッタ通路と直列に配置する。即ち、トランジス
タＴ３のエミッタをトランジスタＴ２のコレクタに結合
し、トランジスタＴ３のコレクタを端子４に結合する。
トランジスタＴ２のコレクタ電流−ｉｃはトランジスタ
Ｔ３を経て流れ、端子４に得られる。
Ｔ３を経て流れ、端子４に得られる。
トランジスタＴ３のベース電流の交流成分はトランジス
タＴ２のベース電流の交流成分に略々等しい。
タＴ２のベース電流の交流成分に略々等しい。
同じことがトランジスタＴ３のベース電流の直流成分に
ついても言える。従って、トランジスタＴ３のベースの
総合電流はＩｂ−１ｂに略々等しい。トランジスタＴ３
のベースをトランジスタＴ１のベースに結合する。この
結合の結果としてトランジスタＴ１のベース電流の交流
成分＋ｉｂがトランジスタＴ３のベース電流の交流成分
−ｉｂにより補償される。これがため、直流成分２Ｉｂ
のみが端子１を流れる。この交流成分の補償の結果とし
て端子ｌから見た交流インピーダンスは高い。必要に応
じ、トランジスタＴ２のベース電流の交流成分を第１ｂ
図に示すようにトランジスタＴ１のコレクタ線内にトラ
ンジスタを配置することによって同様に補償することが
できる。この補償方法により両端子１及び２に高い交流
インピーダンスを有するエミッタ結合トランジスタ対が
得られる。
ついても言える。従って、トランジスタＴ３のベースの
総合電流はＩｂ−１ｂに略々等しい。トランジスタＴ３
のベースをトランジスタＴ１のベースに結合する。この
結合の結果としてトランジスタＴ１のベース電流の交流
成分＋ｉｂがトランジスタＴ３のベース電流の交流成分
−ｉｂにより補償される。これがため、直流成分２Ｉｂ
のみが端子１を流れる。この交流成分の補償の結果とし
て端子ｌから見た交流インピーダンスは高い。必要に応
じ、トランジスタＴ２のベース電流の交流成分を第１ｂ
図に示すようにトランジスタＴ１のコレクタ線内にトラ
ンジスタを配置することによって同様に補償することが
できる。この補償方法により両端子１及び２に高い交流
インピーダンスを有するエミッタ結合トランジスタ対が
得られる。
第１０及び１４図はベース電流補償手段を具えたエミッ
タ結合トランジスタ対の変形例を示す。これらの図にお
いて対応する符号は第１ａ図と同二の部分を示す。第１
ｃ図に示すトランジスタ対ではそれらのエミッタを抵抗
に結合する。第１ｄ図の例では２つのエミッタ結合トラ
ンジスタ対のベースとベース及びコレクタとコレクタを
相互接続する。これらトランジスタの相対エミッタ面積
を（）内に示しである。斯る構成は第１ａ図のトランジ
スタ対よりも一層リニアな電圧−電流変換特性を与える
。本発明のベース電流補償手段は第１図に示すようなエ
ミッタ結合トランジスタ対に制限されないこと明らかで
ある。
タ結合トランジスタ対の変形例を示す。これらの図にお
いて対応する符号は第１ａ図と同二の部分を示す。第１
ｃ図に示すトランジスタ対ではそれらのエミッタを抵抗
に結合する。第１ｄ図の例では２つのエミッタ結合トラ
ンジスタ対のベースとベース及びコレクタとコレクタを
相互接続する。これらトランジスタの相対エミッタ面積
を（）内に示しである。斯る構成は第１ａ図のトランジ
スタ対よりも一層リニアな電圧−電流変換特性を与える
。本発明のベース電流補償手段は第１図に示すようなエ
ミッタ結合トランジスタ対に制限されないこと明らかで
ある。
ジャイレータは２つの相互結合された電圧−電流変換器
（トランスコンダクタとも称されている）を具えている
。その電圧−電流変換器はエミッタ結合トランジスタ対
で構成され、このトランジスタ対のベース間の電圧差を
平衡コレクタ電流に変換している。斯る電圧−電流変換
器は無損失ジャイレータを得るためには高い入力インピ
ーダンスを必要とする。無損失でないジャイレータも特
定のジャイレータフィルタを実現するのに使用できるが
、このジャイレータはジャイレータに接続されるフィル
タ構成素子に負荷する。この場合、ジャイレータフィル
タは一般に、予想される精度より悪い精度で動作する。
（トランスコンダクタとも称されている）を具えている
。その電圧−電流変換器はエミッタ結合トランジスタ対
で構成され、このトランジスタ対のベース間の電圧差を
平衡コレクタ電流に変換している。斯る電圧−電流変換
器は無損失ジャイレータを得るためには高い入力インピ
ーダンスを必要とする。無損失でないジャイレータも特
定のジャイレータフィルタを実現するのに使用できるが
、このジャイレータはジャイレータに接続されるフィル
タ構成素子に負荷する。この場合、ジャイレータフィル
タは一般に、予想される精度より悪い精度で動作する。
特に、極めて選択度の高いジャイレータフィルタが必要
とされる場合には、ジャイレータがフィルタ構成素子に
負荷しないようにする必要がある。これがため、第１図
に示すエミッタ結合トランジスタ対は入力インピーダン
スが高いためジャイレータフィルタ回路の電圧−電流変
換器として極めて好適である。
とされる場合には、ジャイレータがフィルタ構成素子に
負荷しないようにする必要がある。これがため、第１図
に示すエミッタ結合トランジスタ対は入力インピーダン
スが高いためジャイレータフィルタ回路の電圧−電流変
換器として極めて好適である。
第２ａ図は第１ａ図の変形例として構成された２つの同
一のベース電流補償手段付きエミッタ結合トランジスタ
対Ａ及びＢを具えたジャイレータの交流回路図を示す。
一のベース電流補償手段付きエミッタ結合トランジスタ
対Ａ及びＢを具えたジャイレータの交流回路図を示す。
第２ａ図において第１ａ図と対応する部分には第１ａ図
と同一の符号を用い、更に２つのトランジスタ対Ａ及び
Ｂ間の区別のためにＡ及びＢの対応する部分の符号には
それぞれＡ及びＢを付しである。端子３ＡとＩＢ、Ｉ八
と４８．２Ａと３Ｂ、及び４＾と２Ｂを互に結合してト
ランジスタ対Ａ及びＢをジャイレータとして作用するよ
うにする。インピーダンスＺ１を端子ＩＡ及び２＾間に
接続し、インピーダンスＺ２を端子３Ａ及び４＾間に接
続する。Ｚｌ及びＺ２がキャパシタである場合、ジャイ
レータ回路は端子１＾及び２＾間においてＬＣ並列共振
回路として作動する。第２ａ図はインピーダンスＺｌ及
びｚ２の一端を適切な基準電圧、例えばアースに接続し
得ることを示している。この状態では第２ａ図の回路は
第２ｂ図に示すようになり、この回路図はジャイレータ
回路のどの端子が基準電圧に結合されるかよくわかるよ
うにしたものである。トランジスタＴ１＾及びＴＩＢが
フィルタ構成素子ｚ１及びｚ２に負荷するため、ベース
電流補償はトランジスタＴ１＾及びＴＩＢに対してのみ
設けるだけでよい。トランジスタ７３Ａ及び７３Ｂのベ
ースをトランジスタＴ１＾及びＴＩＢのベースにそれぞ
れ結合する結合路及び端子４Ｂを端子ＩＡに結合する結
合路にはレベルシフタＬＳ１． ＬＳ２及びＬＳ３ 、
例えばダイオード接続トランジスタの使用を必要とする
。これは結合すべき信号点が異なる動作電位にあるため
である。
と同一の符号を用い、更に２つのトランジスタ対Ａ及び
Ｂ間の区別のためにＡ及びＢの対応する部分の符号には
それぞれＡ及びＢを付しである。端子３ＡとＩＢ、Ｉ八
と４８．２Ａと３Ｂ、及び４＾と２Ｂを互に結合してト
ランジスタ対Ａ及びＢをジャイレータとして作用するよ
うにする。インピーダンスＺ１を端子ＩＡ及び２＾間に
接続し、インピーダンスＺ２を端子３Ａ及び４＾間に接
続する。Ｚｌ及びＺ２がキャパシタである場合、ジャイ
レータ回路は端子１＾及び２＾間においてＬＣ並列共振
回路として作動する。第２ａ図はインピーダンスＺｌ及
びｚ２の一端を適切な基準電圧、例えばアースに接続し
得ることを示している。この状態では第２ａ図の回路は
第２ｂ図に示すようになり、この回路図はジャイレータ
回路のどの端子が基準電圧に結合されるかよくわかるよ
うにしたものである。トランジスタＴ１＾及びＴＩＢが
フィルタ構成素子ｚ１及びｚ２に負荷するため、ベース
電流補償はトランジスタＴ１＾及びＴＩＢに対してのみ
設けるだけでよい。トランジスタ７３Ａ及び７３Ｂのベ
ースをトランジスタＴ１＾及びＴＩＢのベースにそれぞ
れ結合する結合路及び端子４Ｂを端子ＩＡに結合する結
合路にはレベルシフタＬＳ１． ＬＳ２及びＬＳ３ 、
例えばダイオード接続トランジスタの使用を必要とする
。これは結合すべき信号点が異なる動作電位にあるため
である。
第３図はベース電流補償手段と第２ｂ図に示すレベルシ
フタとを組み合わせた本発明トランジスタ回路の交流回
路図を示す。ジャイレータはトランジスタＴＩ及びＴ２
を具えるエミッタ結合トランジスタ対ＤＰＩ と、トラ
ンジスタＴ５及びＴ６を具えるエミッタ結合トランジス
タ対ＤＰ２を具える。トランジスタＴ１のベースをトラ
ンジスタＴ６のコレクタに結合し、トランジスタＴ５の
ベースをトランジスタＴ１のコレクタに結合する。トラ
ンジスタＴ１及びＴ５のベースはそれぞれインピーダン
スＺ１及びＺ２を経て適当な基準電圧に結合する。トラ
ンジスタＴ２及びＴ６のベース及びトランジスタＴ２及
びＴ５のコレクタも基準電圧に結合する。この回路は第
２図に示す回路と基本的に同一の動作を有するジャイレ
ータフィルタ回路を構成する。トランジスタＴ３及びＴ
４のコレクタ−エミッタ通路をトランジスタＴ２のコレ
クタ線内に配置する。２個のダイオード接続トランジス
タＴ７及びＴ８をトランジスタＴ６のコレクタ線内に配
置し、それらのベースをトランジスタＴ３及びＴ４のベ
ースに結合する。第１ａ図に示す回路におけるベース電
流補償手段の説明において述べた原理に従って、トラン
ジスタＴ３のベースがトランジスタＴｌのベースにトラ
ンジスタＴ７を経て結合され、補償電流が供給されると
共にレベルシフトがトランジスタＴ７により与えられる
。しかし、トランジスタＴ４により別の補償電流も発生
され、この電流もレベルシフタとして作用するトランジ
スタＴ８及びトランジスタＴ７を経てトランジスタＴＩ
のベースに供給される。従って、トランジスタＴ１のベ
ース電流の交流電流＋ｉｂＡはトランジスタＴ７のエミ
ッタラインでは交流電流２ ｉｂＡになり、この電流が
トランジスタＴＩのベース電流ｉｂＡとインピーダンス
ｚ１に流れる電流ｉｂＡとにわかれる。実際上、これは
トランジスタＴ１のベース電流の過補償を与える。しか
し、トランジスタＴ５のベース電流ｉｂＢを、トランジ
スタＴ３に対応するトランジスタＴ６のコレクタ線内の
トランジスタにより補償しない結果、電流ｉｂＢがイン
ピーダンスｚ２から引き出される。インピーダンスｚ１
への電流ｉｂＡの供給及びインピーダンスＺ２からの電
流ｉｂＢの引き出しは電流ｉｂＡ及びｉｂＢが略々等し
ければフィルタ構成素子Ｚ１及びＺ２がジャイレータに
より殆んど負荷されない結果となる。しかし、電流ｉｂ
Ａ及びｉｂＢが等しくない場合でもベース電流補償のな
い同様のジャイレータフィルタと比較して負荷の低減が
達成される。
フタとを組み合わせた本発明トランジスタ回路の交流回
路図を示す。ジャイレータはトランジスタＴＩ及びＴ２
を具えるエミッタ結合トランジスタ対ＤＰＩ と、トラ
ンジスタＴ５及びＴ６を具えるエミッタ結合トランジス
タ対ＤＰ２を具える。トランジスタＴ１のベースをトラ
ンジスタＴ６のコレクタに結合し、トランジスタＴ５の
ベースをトランジスタＴ１のコレクタに結合する。トラ
ンジスタＴ１及びＴ５のベースはそれぞれインピーダン
スＺ１及びＺ２を経て適当な基準電圧に結合する。トラ
ンジスタＴ２及びＴ６のベース及びトランジスタＴ２及
びＴ５のコレクタも基準電圧に結合する。この回路は第
２図に示す回路と基本的に同一の動作を有するジャイレ
ータフィルタ回路を構成する。トランジスタＴ３及びＴ
４のコレクタ−エミッタ通路をトランジスタＴ２のコレ
クタ線内に配置する。２個のダイオード接続トランジス
タＴ７及びＴ８をトランジスタＴ６のコレクタ線内に配
置し、それらのベースをトランジスタＴ３及びＴ４のベ
ースに結合する。第１ａ図に示す回路におけるベース電
流補償手段の説明において述べた原理に従って、トラン
ジスタＴ３のベースがトランジスタＴｌのベースにトラ
ンジスタＴ７を経て結合され、補償電流が供給されると
共にレベルシフトがトランジスタＴ７により与えられる
。しかし、トランジスタＴ４により別の補償電流も発生
され、この電流もレベルシフタとして作用するトランジ
スタＴ８及びトランジスタＴ７を経てトランジスタＴＩ
のベースに供給される。従って、トランジスタＴ１のベ
ース電流の交流電流＋ｉｂＡはトランジスタＴ７のエミ
ッタラインでは交流電流２ ｉｂＡになり、この電流が
トランジスタＴＩのベース電流ｉｂＡとインピーダンス
ｚ１に流れる電流ｉｂＡとにわかれる。実際上、これは
トランジスタＴ１のベース電流の過補償を与える。しか
し、トランジスタＴ５のベース電流ｉｂＢを、トランジ
スタＴ３に対応するトランジスタＴ６のコレクタ線内の
トランジスタにより補償しない結果、電流ｉｂＢがイン
ピーダンスｚ２から引き出される。インピーダンスｚ１
への電流ｉｂＡの供給及びインピーダンスＺ２からの電
流ｉｂＢの引き出しは電流ｉｂＡ及びｉｂＢが略々等し
ければフィルタ構成素子Ｚ１及びＺ２がジャイレータに
より殆んど負荷されない結果となる。しかし、電流ｉｂ
Ａ及びｉｂＢが等しくない場合でもベース電流補償のな
い同様のジャイレータフィルタと比較して負荷の低減が
達成される。
補償ループＴＩ、 Ｔ２． Ｔ３． Ｔ４． Ｔ８及び
Ｔ７においては、例えばインピーダンスｚ１における位
相シフトのために不安定が生じ得る。この不安定はトラ
ンジスタＴ１のベースの信号電圧を増大せしめる。この
信号電圧はトランジスタＴ１のコレクタに、増幅された
反対位相の信号として現われる。この増幅された信号電
圧はトランジスタ対Ｔ５． Ｔ６により位相シフトを生
ずることな（再び増幅される。これがため、反転増幅さ
れた信号電圧がトランジスタＴ６のコレクタに現われ、
これがトランジスタＴ１のベースの信号電圧の増大を抑
える。トランジスタＴＩのベースからトランジスタＴ６
のコレクタに至る反転ループ利得は補償ループの非反転
ループ利得よりも数倍大きい。このようにして発振が有
効に抑制される。
Ｔ７においては、例えばインピーダンスｚ１における位
相シフトのために不安定が生じ得る。この不安定はトラ
ンジスタＴ１のベースの信号電圧を増大せしめる。この
信号電圧はトランジスタＴ１のコレクタに、増幅された
反対位相の信号として現われる。この増幅された信号電
圧はトランジスタ対Ｔ５． Ｔ６により位相シフトを生
ずることな（再び増幅される。これがため、反転増幅さ
れた信号電圧がトランジスタＴ６のコレクタに現われ、
これがトランジスタＴ１のベースの信号電圧の増大を抑
える。トランジスタＴＩのベースからトランジスタＴ６
のコレクタに至る反転ループ利得は補償ループの非反転
ループ利得よりも数倍大きい。このようにして発振が有
効に抑制される。
第４図は第３図に示すジャイレータフィルタ回路の一実
施例の回路図を示し、この回路図にはバイアス手段も示
しである。この図において、対応する符号は第３図と同
一の素子を示す。トランジスタＴｌ−７８は第３図に示
す回路と同様に結合され、本例では第３図に示す回路の
インピーダンスｚ１及びＺ２としてキャパシタＣＩ及び
Ｃ２を選択しである。
施例の回路図を示し、この回路図にはバイアス手段も示
しである。この図において、対応する符号は第３図と同
一の素子を示す。トランジスタＴｌ−７８は第３図に示
す回路と同様に結合され、本例では第３図に示す回路の
インピーダンスｚ１及びＺ２としてキャパシタＣＩ及び
Ｃ２を選択しである。
トランジスタＴ１２． Ｔ１１． Ｔ１５及びＴ１６の
ベース−コレクタ接合をそれぞれトランジスタＴ２．
ＴＩ、 Ｔ５及びＴ６のベース−コレクタ接合と並列に
配置する。
ベース−コレクタ接合をそれぞれトランジスタＴ２．
ＴＩ、 Ｔ５及びＴ６のベース−コレクタ接合と並列に
配置する。
トランジスタ対Ｔｌ−Ｔ２、Ｔｌ１−Ｔ１２ 、Ｔ５−
Ｔ６及びＴ１５−Ｔ１６のエミッタをそれぞれＮＰＮ電
流源トランジスタＴ２０． Ｔ２１． Ｔ２２及びＴ２
３と、これらトランジスタのエミッタ線内に配置された
抵抗とを経て負電源端子１に接続する。トランジスタＴ
１２゜Ｔ２． Ｔ１． Ｔｉｔのエミッタ面積並びにト
ランジスタＴ１５． Ｔ５． Ｔ６． ＴＩ６のエミッ
タ面積を４：ｌ：４：１にする。これによりエミッタ結
合トランジスタ対ＤＰＩ及びＤＰ２に一層リニアな電圧
−電流変換特性が得られる。トランジスタＴ１２． Ｔ
２． Ｔ６及びＴ１６のベースを適当な基準電圧ＶＲが
供給される基準電圧端子３に結合する。キャパシタＣＩ
及びＣ２もその一端をこの基準電圧端子に接続する。ト
ランジスタＴ４． Ｔｌ及びＴ８のコレクタをそれぞれ
ＰＮＰ電流源トランジスタＴ３０． Ｔ３２及びＴ３３
と、これらトランジスタのエミッタ線内に配置された抵
抗とを経て正電源端子５に接続する。トランジスタＴＩ
及ヒＴ５のベースの信号電圧は、ベースがトランジスタ
ＴＩ及びＴ５のベースにそれぞれ接続され、コレクタが
基準電圧端子３に接続され、且つエミッタがそれぞれＮ
ＰＮ電流源トランジスタＴ２４及びＴ２５及びそれらの
エミッタ線内の抵抗を経て負電源端子１に接続されたト
ランジスタＴ２７及び７２８のエミッタにバッファされ
た形で現われる。トランジスタＴ５． Ｔ１５． Ｔ２
７及びＴ２８のコレクタを基準電圧端子３に接続する。
Ｔ６及びＴ１５−Ｔ１６のエミッタをそれぞれＮＰＮ電
流源トランジスタＴ２０． Ｔ２１． Ｔ２２及びＴ２
３と、これらトランジスタのエミッタ線内に配置された
抵抗とを経て負電源端子１に接続する。トランジスタＴ
１２゜Ｔ２． Ｔ１． Ｔｉｔのエミッタ面積並びにト
ランジスタＴ１５． Ｔ５． Ｔ６． ＴＩ６のエミッ
タ面積を４：ｌ：４：１にする。これによりエミッタ結
合トランジスタ対ＤＰＩ及びＤＰ２に一層リニアな電圧
−電流変換特性が得られる。トランジスタＴ１２． Ｔ
２． Ｔ６及びＴ１６のベースを適当な基準電圧ＶＲが
供給される基準電圧端子３に結合する。キャパシタＣＩ
及びＣ２もその一端をこの基準電圧端子に接続する。ト
ランジスタＴ４． Ｔｌ及びＴ８のコレクタをそれぞれ
ＰＮＰ電流源トランジスタＴ３０． Ｔ３２及びＴ３３
と、これらトランジスタのエミッタ線内に配置された抵
抗とを経て正電源端子５に接続する。トランジスタＴＩ
及ヒＴ５のベースの信号電圧は、ベースがトランジスタ
ＴＩ及びＴ５のベースにそれぞれ接続され、コレクタが
基準電圧端子３に接続され、且つエミッタがそれぞれＮ
ＰＮ電流源トランジスタＴ２４及びＴ２５及びそれらの
エミッタ線内の抵抗を経て負電源端子１に接続されたト
ランジスタＴ２７及び７２８のエミッタにバッファされ
た形で現われる。トランジスタＴ５． Ｔ１５． Ｔ２
７及びＴ２８のコレクタを基準電圧端子３に接続する。
トランジスタＴ５及びＴ１５のバイアス電流はエミッタ
が抵抗を経て正電源端子に接続されたＰＮＰ電流源トラ
ンジスタＴ３１により基準電圧端子に供給される。この
トランジスタＴ３１のコレクタをトランジスタＴ４のコ
レクタに接続すると共に２個のダイオード接続トランジ
スタＴ１３及び１４を経て基準電圧端子３に接続する。
が抵抗を経て正電源端子に接続されたＰＮＰ電流源トラ
ンジスタＴ３１により基準電圧端子に供給される。この
トランジスタＴ３１のコレクタをトランジスタＴ４のコ
レクタに接続すると共に２個のダイオード接続トランジ
スタＴ１３及び１４を経て基準電圧端子３に接続する。
ＰＮＰ及びＮＰＮ電流源トランジスタのベースをそれぞ
れ適当なバイアス電圧ＶＰＮＰ及びＶＮＰＮが供給され
る端子４及び２に接続する。トランジスタＴ２及びＴ１
２の交流成分はトランジスタＴ３． Ｔ４． Ｔ１４及
びＴ１３を経て基準電圧端子３へ流れる。トランジスタ
Ｔ１及びＴｌｌの交流成分はキャパシタＣ１を経て基準
電圧端子３へ流れる。これらの両交流成分は反対位相で
あるから、基準電圧端子３に接続された電圧源はこれら
の交流電流により負荷されない。この回路図には、これ
らの電流の回路を破線で示しである。トランジスタＴ６
． Ｔ１６の交流成分はキャパシタＣ２を経て基準電圧
端子３へ流れる。しかし、同様にトランジスタＴ５．
Ｔ１５０反対位相交流成分が基準電圧端子３に反対方向
に負荷する。この交流成分の回路も破線で示すようにな
る。キャパシタＣ１及びＣ２の存在のためにこのジャイ
レータ−フィルタ回路はＬＣ並列共振器として作動し、
バンドパスフィルタとして用いることができる。この目
的のために、トランジスタＴ６のベースを入力端子６に
抵抗Ｒ１１を経て接続すると共に、基準電圧端子３に抵
抗１０を経て接続する。ろ波すべき信号ＶＩＮを入力端
子６に供給する。出力信号ＶＯＵＴはバッファトランジ
スタＴ２７のエミッタに接続された出力端子７に得られ
る。バッファトランジスタＴ２７及びＴ２８のベースの
入力インピーダンスは本質的に極めて高いため、これら
トランジスタＴ２７． Ｔ２Ｏのベース電流を補償する
必要はない。原則として、トランジスタＴ２７及び７２
Ｂのコレクタ電流は平衡しない。それにもか−わらずこ
れらの電流により基準電圧端子３に与えられる合成負荷
は小さい。
れ適当なバイアス電圧ＶＰＮＰ及びＶＮＰＮが供給され
る端子４及び２に接続する。トランジスタＴ２及びＴ１
２の交流成分はトランジスタＴ３． Ｔ４． Ｔ１４及
びＴ１３を経て基準電圧端子３へ流れる。トランジスタ
Ｔ１及びＴｌｌの交流成分はキャパシタＣ１を経て基準
電圧端子３へ流れる。これらの両交流成分は反対位相で
あるから、基準電圧端子３に接続された電圧源はこれら
の交流電流により負荷されない。この回路図には、これ
らの電流の回路を破線で示しである。トランジスタＴ６
． Ｔ１６の交流成分はキャパシタＣ２を経て基準電圧
端子３へ流れる。しかし、同様にトランジスタＴ５．
Ｔ１５０反対位相交流成分が基準電圧端子３に反対方向
に負荷する。この交流成分の回路も破線で示すようにな
る。キャパシタＣ１及びＣ２の存在のためにこのジャイ
レータ−フィルタ回路はＬＣ並列共振器として作動し、
バンドパスフィルタとして用いることができる。この目
的のために、トランジスタＴ６のベースを入力端子６に
抵抗Ｒ１１を経て接続すると共に、基準電圧端子３に抵
抗１０を経て接続する。ろ波すべき信号ＶＩＮを入力端
子６に供給する。出力信号ＶＯＵＴはバッファトランジ
スタＴ２７のエミッタに接続された出力端子７に得られ
る。バッファトランジスタＴ２７及びＴ２８のベースの
入力インピーダンスは本質的に極めて高いため、これら
トランジスタＴ２７． Ｔ２Ｏのベース電流を補償する
必要はない。原則として、トランジスタＴ２７及び７２
Ｂのコレクタ電流は平衡しない。それにもか−わらずこ
れらの電流により基準電圧端子３に与えられる合成負荷
は小さい。
従って、回路全体は基準電圧端子３の極めて小さな交流
負荷になる。これがため基準電圧ＶＲを妨害から簡単に
保護することができる。
負荷になる。これがため基準電圧ＶＲを妨害から簡単に
保護することができる。
本発明は図示した実施例に限定されず、またジャイレー
タ及び斯るジャイレータを用いて形成されるジャイレー
タフィルタ回路に使用するものに限定されない。本発明
はエミッタ結合トランジスタ対のベース電流補償が有用
である種々の回路に容易に適用することができる。
タ及び斯るジャイレータを用いて形成されるジャイレー
タフィルタ回路に使用するものに限定されない。本発明
はエミッタ結合トランジスタ対のベース電流補償が有用
である種々の回路に容易に適用することができる。
第１図は本発明トランジスタ回路の４つの実施例を示す
回路図、 第２図は本発明トランジスタ回路の第５実施例の２つの
回路図、 第３及び４図は本発明トランジスタ回路の第６実施例の
回路図である。 ＴＩ、 Ｔ２・・・エミッタ結合トランジスタ対Ｔ３・
・・ベース電流補償トランジスタＡ （ＴＩＡ、 Ｔ２
Δ） 、 ［１（ＴＩＢ、 Ｔ２Ｏ） ・・・エミッタ
結合トランジスタ対 Ｔ３Ａ、 ７３Ｂ・・・ベース電流補償トランジスタＺ
１． Ｚ２・・・インピーダンス ＬＳＩ、 ＬＳ２． ＬＳ３・・・レベルシフタＤＰＩ
（Ｔｌ、 Ｔ２） 、 ＤＰ２ （Ｔ５． Ｔ、６）
・・・エミッタ結合トランジスタ対
回路図、 第２図は本発明トランジスタ回路の第５実施例の２つの
回路図、 第３及び４図は本発明トランジスタ回路の第６実施例の
回路図である。 ＴＩ、 Ｔ２・・・エミッタ結合トランジスタ対Ｔ３・
・・ベース電流補償トランジスタＡ （ＴＩＡ、 Ｔ２
Δ） 、 ［１（ＴＩＢ、 Ｔ２Ｏ） ・・・エミッタ
結合トランジスタ対 Ｔ３Ａ、 ７３Ｂ・・・ベース電流補償トランジスタＺ
１． Ｚ２・・・インピーダンス ＬＳＩ、 ＬＳ２． ＬＳ３・・・レベルシフタＤＰＩ
（Ｔｌ、 Ｔ２） 、 ＤＰ２ （Ｔ５． Ｔ、６）
・・・エミッタ結合トランジスタ対
Claims (1)
- 【特許請求の範囲】 １、第１及び第２トランジスタを具えたエミッタ結合ト
ランジスタ対と、該トランジスタ対の一方のトランジス
タのコレクタ−エミッタ通路と直列に配置されたコレク
タ−エミッタ通路を有し前記第１トランジスタのベース
電流を補償する第３トランジスタとを具えたトランジス
タ回路において、前記第３トランジスタのコレクタ−エ
ミッタ通路を前記第２トランジスタのコレクタ−エミッ
タ通路と直列に配置し、この第３トランジスタのベース
を前記第１トランジスタのベースに結合したことを特徴
とするトランジスタ回路。 ２、前記トランジスタ回路は、更に、 ・第４及び第５トランジスタを具えるエミッタ結合トラ
ンジスタ対と、 ・コレクタ−エミッタ通路が前記第５トランジスタのコ
レクタ−エミッタ通路と直列に配置され、ベースが前記
第４トランジスタのベースに結合された第６トランジス
タとを具え、・前記第２トランジスタのベースを第４ト
ランジスタのコレクタに結合し、前記第１トランジスタ
のベースを前記第６トランジスタのコレクタに結合し、
前記第４トランジスタのベースを前記第１トランジスタ
のコレクタに結合し、前記第５トランジスタのベースを
前記第３トランジスタのコレクタに結合してあることを
特徴とする請求項１記載のトランジスタ回路。 ３、前記トランジスタ回路は ・そのコレクタ−エミッタ通路が前記第３トランジスタ
のコレクタ−エミッタ通路と直列に配置された第４トラ
ンジスタと、 ・第５及び第６トランジスタを具えるエミッタ結合トラ
ンジスタ対と、 ・コレクタ−エミッタ通路が前記第６トランジスタのコ
レクタ−エミッタ通路と直列に配置されたダイオード接
続の第７及び第８トランジスタとを具え、 ・前記第３及び第７トランジスタのベースを互に結合す
ると共に前記第４及び第８トランジスタのベースを互に
結合し、 ・前記第１トランジスタのベースを前記第６トランジス
タのコレクタに結合すると共に、前記第５トランジスタ
のベースを前記第１トランジスタのコレクタに結合し、
且つ ・前記第２及び第６トランジスタのベース並びに前記第
４及び第５トランジスタのコレクタを基準電圧端子に結
合してあることを特徴とする請求項１記載のトランジス
タ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8802632 | 1988-10-26 | ||
| NL8802632 | 1988-10-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156714A true JPH02156714A (ja) | 1990-06-15 |
Family
ID=19853117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1276190A Pending JPH02156714A (ja) | 1988-10-26 | 1989-10-25 | トランジスタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4998074A (ja) |
| EP (1) | EP0368379B1 (ja) |
| JP (1) | JPH02156714A (ja) |
| DE (1) | DE68917422T2 (ja) |
| HK (1) | HK62296A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115204A (en) * | 1991-02-21 | 1992-05-19 | Pioneer Electronic Corporation | Differential amplifier |
| JP2776709B2 (ja) * | 1992-12-01 | 1998-07-16 | 日本電気アイシーマイコンシステム株式会社 | 電流切換回路 |
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| FR2793859B1 (fr) | 1999-05-17 | 2001-08-03 | Hutchinson | Support antivibratoire hydraulique actif, et systeme antivibratoire actif comportant un tel support |
| US7893628B2 (en) * | 2006-11-22 | 2011-02-22 | Minebea Co., Ltd. | Electronic circuit for operating a plurality of gas discharge lamps at a common voltage source |
| DE102008005792B4 (de) * | 2008-01-23 | 2010-04-08 | Minebea Co., Ltd. | Elektronische Schaltung sowie Verfahren zum Betrieb mehrerer Gasentladungslampen an einer gemeinsamen Spannungsquelle |
| JP5633367B2 (ja) * | 2010-12-28 | 2014-12-03 | 富士通株式会社 | 増幅装置及び増幅方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6330013A (ja) * | 1986-07-24 | 1988-02-08 | Toshiba Corp | 増幅回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1234759A (en) * | 1967-12-13 | 1971-06-09 | Pressac Ltd | Contact bearing devices for securing to a board or the like having printed or like circuitry |
| US3551832A (en) * | 1969-08-01 | 1970-12-29 | Burr Brown Res Corp | Transistor base current compensation system |
| US4755770A (en) * | 1986-08-13 | 1988-07-05 | Harris Corporation | Low noise current spectral density input bias current cancellation scheme |
-
1989
- 1989-10-03 US US07/416,575 patent/US4998074A/en not_active Expired - Fee Related
- 1989-10-20 EP EP89202657A patent/EP0368379B1/en not_active Expired - Lifetime
- 1989-10-20 DE DE68917422T patent/DE68917422T2/de not_active Expired - Fee Related
- 1989-10-25 JP JP1276190A patent/JPH02156714A/ja active Pending
-
1996
- 1996-04-11 HK HK62296A patent/HK62296A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6330013A (ja) * | 1986-07-24 | 1988-02-08 | Toshiba Corp | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0368379A1 (en) | 1990-05-16 |
| EP0368379B1 (en) | 1994-08-10 |
| HK62296A (en) | 1996-04-19 |
| DE68917422D1 (de) | 1994-09-15 |
| US4998074A (en) | 1991-03-05 |
| DE68917422T2 (de) | 1995-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182477A (en) | Bipolar tunable transconductance element | |
| US4723110A (en) | Transconductance amplifier | |
| JP2603968B2 (ja) | 線形差動増幅回路 | |
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| Koyama et al. | A 2.5-V active low-pass filter using all-npn Gilbert cells with a 1-V/sub pp/range | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US4240040A (en) | Operational amplifier | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| JPH02156714A (ja) | トランジスタ回路 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| EP1110322B1 (en) | Electronic circuit | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| US5859566A (en) | Electronic circuit comprising complementary transconductors for filters and oscillators | |
| JP3211169B2 (ja) | 電圧を電流に変換する回路 | |
| JPS6315766B2 (ja) | ||
| KR19990030039A (ko) | 대칭 신호를 비대칭 신호로 변환하는 장치 | |
| JP2607678B2 (ja) | 差動増幅回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JP2000031787A (ja) | 積分回路 | |
| JPH04304012A (ja) | フイルタ回路 |