CN106911306B - 一种混频器优化电路 - Google Patents

一种混频器优化电路 Download PDF

Info

Publication number
CN106911306B
CN106911306B CN201511033934.6A CN201511033934A CN106911306B CN 106911306 B CN106911306 B CN 106911306B CN 201511033934 A CN201511033934 A CN 201511033934A CN 106911306 B CN106911306 B CN 106911306B
Authority
CN
China
Prior art keywords
mos
circuit
tube
mos transistor
active mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511033934.6A
Other languages
English (en)
Other versions
CN106911306A (zh
Inventor
孙志刚
李罗生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huada Beidou Technology Co.,Ltd.
Original Assignee
Allystar Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allystar Technology Shenzhen Co Ltd filed Critical Allystar Technology Shenzhen Co Ltd
Priority to CN201511033934.6A priority Critical patent/CN106911306B/zh
Publication of CN106911306A publication Critical patent/CN106911306A/zh
Application granted granted Critical
Publication of CN106911306B publication Critical patent/CN106911306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种混频器优化电路，包括：有源混频器电路和偏置优化电路；所述有源混频器电路完成输入信号与本振信号LO在电流域的相乘，通过所述有源混频器的负载将变频后的电流转换为电压；所述偏置优化电路从有源混频器电路的尾电流上实现镜像，镜像电流随着有源混频器电路尾电流的大小成比例的变化；所述偏置优化电路中包括一个和有源混频器电路LO输入管匹配的金属氧化物半导体MOS管(M8)，所述MOS管(M8)在检测到有源混频器中MOS管阈值电压Vth发生变化时，所述MOS管(M8)的栅极电压随Vth的变化而变化，以保证所述有源混频器的LO输入管的直流电压偏置处在最优值。

Description

一种混频器优化电路
技术领域
本发明涉及无线通信中的射频技术领域，尤其涉及一种混频器优化电路。
背景技术
WIFI、蓝牙、导航等等无线通信技术与人们的生活联系越来越紧密，人们对于无线产品的需求也日益强烈，近几年无线通信取得了迅猛的发展。作为无线通信中的射频信号与数字信号的接口部分，射频电路也在向着低噪声、高灵敏度等特点的方向发展。
混频器是射频前端电路的重要组成部分，在发射机中作为上变频器，在接收机中作为下变频器，输入与输出信号频差是本振(LO，Local Oscillator)信号的频率。常用的收发机结构中，混频器所处的位置如图1中阴影覆盖位置所示。
混频器的输入输出频率并不相同，所以它是一个典型的非线性电路。在实现变频的过程中，较多的谐波分量使得变频以后有用信号附近的噪声较大，所以能够优化混频器的噪声对于收发机都有一定的好处。
收发机中常用的混频器可以分为有缘混频器和无源混频器两种。双平衡混频器(Gilbert)是有源混频器的典型结构。相比于无源混频器，Gilbert等有源混频器具有在混频器级提供增益、放大有用信号、抑制带外噪声、降低后级级联模块的抗噪压力等优点，所以有源混频器的应用较为广泛。
有源混频器在电源VDD到地GND之间需要叠加4层的器件，如图2所示。第1层是决定混频器功耗的尾电流源；第2层是信号输入对管；第3层是LO信号输入管；第4层是混频器的负载。适当设置混频器各器件的直流偏置将会使得混频器处于正常工作状态，电路的线性度和噪声性能会处于一个较好的状态。
Gilibert单元的四层器件中，每一层器件都会对混频器贡献噪声，但是从各部分所占的比例和实现难度上来说，LO所加的开关管上(即图2中的第3层)的处理对于噪声的改善要简单而且明显。
根据开关管M3-M6源极电压VB_S、栅极直流电压VB_G和金属氧化物半导体(MOS，Metal Oxid Semiconductor)管阈值电压Vth的关系，可以将其工作状态分成如下两种：
第一种工作状态如图3所示，由于开关管的W/L(宽长比)较小，每路开关管要流过IB/4(其中，IB为混频器尾电流源电流大小)的直流电流，所以VB_G＞VB_S+Vth，此时在一个本振信号LO的周期内，相反相位本振信号LO+和LO-控制的开关管在一小段时间内同时打开，如图3中阴影所覆盖的三角部分所示，这种工作状态称之为ON OVERLAP(打开交叠区)。这种情况出现时，差分输入信号会在一段时间内同时输出到下一级(即图2中的第4层)，如图4所示，造成了差分信号之间的抵消，信噪比下降。
第二种工作状态如图5所示，此时开关管的W/L较大，每路开关管流过IB/4的直流电流时，基本没有过驱动电压，所以VB_G≈VB_S+Vth，此时在一个本振信号LO的周期内，相反相位本振信号LO+和LO-控制的开关管基本不会同时打开，这种工作状态称之为NOOVERLAP。这种情况出现时，差分输入信号会交替输出到下一级，减少了差分信号之间的抵消，信噪比比第一种状态要好。但是较大的W/L比，使得驱动开关管的LO驱动器需要消耗很大的电流来驱动开关管。
因此，怎样综合考虑上述功耗和噪声的因素，使混频器尽量在功耗和噪声平衡方面达到最优，是亟待解决的技术问题。
发明内容
为解决现有存在的技术问题，本发明实施例期望提供一种混频器优化电路。
为实现上述发明目的，本发明实施例采用以下方式来实现：
本发明实施例提供了一种混频器优化电路，包括：有源混频器电路和偏置优化电路；
所述有源混频器电路完成输入信号与本振信号LO在电流域的相乘，通过所述有源混频器的负载将变频后的电流转换为电压；
所述偏置优化电路从有源混频器电路的尾电流上实现镜像，镜像电流随着有源混频器电路尾电流的大小成比例的变化；所述偏置优化电路中包括一个和有源混频器电路LO输入管匹配的金属氧化物半导体MOS管(M8)，所述MOS管(M8)在检测到有源混频器中MOS管阈值电压Vth发生变化时，所述MOS管(M8)的栅极电压随Vth的变化而变化，以保证所述有源混频器的LO输入管的直流电压偏置处在最优值。
上述方案中，所述偏置优化电路包括电流镜单元，所述电流镜单元包括MOS管(M0)、(M7)、(M10)、(M11)；其中，MOS管(M0)的源极接地GND，漏极接MOS管(M1)和MOS管(M2)的源极，为有源混频器提供尾电流，栅极接所述有源混频器的VB；MOS管(M7)的源极接地，漏极接MOS管(M10)的漏极，栅极接所述有源混频器的VB；MOS管(M10)的源极接所述有源混频器的VDD，栅极接MOS管(M11)的栅极；MOS管(M11)的源极接所述有源混频器的VDD，漏极接MOS管(M8)的漏极。
上述方案中，所述有源混频器的负载为以下任意串并联的组合：负载电阻RL、负载电容CL和负载电感L。
上述方案中，所述有源混频器电路中LO信号输入MOS管的栅极直流电位由电阻(R1)和电容(C1)进行偏置。
上述方案中，所述有源混频器电路的信号输入管(M1)和(M2)漏极的两个电阻(R2)大小相等。
上述方案中，M10与M11是尺寸任意的电流镜结构。
上述方案中，所述偏置优化电路中MOS管(M8)流过电流为有源混频器尾电流的k倍，k为大于0的实数。
上述方案中，MOS管(M8)的尺寸为所述有源混频器电路中MOS管(M3)、MOS管(M4)、MOS管(M5)、MOS管(M6)的4k倍。
上述方案中，所述偏置优化电路中的比较器OP是一个运放，所述OP使得MOS管(M8)的源极电位与MOS管(M3)、MOS管(M4)、MOS管(M5)、MOS管(M6)的源极电位相等。
本发明实施例提供的一种混频器优化电路，在需要完成射频域与中频域信号转化的射频收发机系统中，通过监测关键器件的工艺角特性和基准电流的变化，自动优化混频器的器件的偏置电压，使得混频器处在一个噪声性能最好的工作状态。
本发明实施例的混频器优化电路包括有源混频器电路和偏置优化电路，有源混频器完成输入信号与本振信号(LO)在电流域的相乘，通过负载将变频后的电流转换为电压。偏置优化电路从有源混频器的尾电流上实现镜像，该镜像电流会随着有源混频器尾电流的大小成比例的变化，优化偏置电路中存在一个和有源混频器电路LO输入管匹配的MOS管，该MOS管能够跟踪有源混频器中LO输入管器件工艺角特性，当有源混频器尾电流发生变化时，偏置优化电路检测到该电流的变化，按比例镜像的电流流过与有源混频器LO输入管匹配的MOS管，该MOS管栅极的电压将会进行调整，保证有源混频器的LO输入管的直流电压偏置在一个最优点。
本发明实施例的电路结构用于无线通信射频前端电路设计中，本发明实施例的电路结构可以自动识别器件的工艺角特性和偏置电流的变化，从而自动调节混频器的噪声性能；噪声性能优化后的有源混频器将会一定程度提高射频前端电路噪声性能。
附图说明
图1为混频器在收发机中的位置示意图；
图2为有源混频器电源到地分层结构示意图；
图3为ON OVERLAP发生状态示意图；
图4为有源混频器中LO+和LO-控制开关同时导通时有用信号抵消示意图；
图5为有源混频器中LO+和LO-控制开关基本无同时状态示意图；
图6为本发明实施例一种混频器优化电路的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。
在分析M3-M6源极电压VB_S、栅极直流电压VB_G和MOS管阈值电压Vth的关系时，综合功耗和噪声的考虑，MOS管栅极电压VB_G的选择在满足功耗要求下，需尽量与VB_S+Vth相接近；而此时MOS管的W/L较大，开关管同时导通时有用信号的抵消作用减小，对于该机制的导致的噪声是有好处的。
同时，当M3-M6的W/L过大时，由工作在饱和区MOS管的沟道电流热噪声可知：
Figure BSA0000125605630000041
其中，k和γ是工艺常数，T为绝对温度，IB为混频器尾电流源电流大小。
当VB_G≈VB_S+Vth时，开关管的沟道电流热噪声将会很大，占据噪声贡献的主要部分，所以VB_G的选择要在开关管同时导通的噪声和沟道电流热噪声之间进行折中，找到一个最优值。
在某一工艺角下找到了最优的VB_G以后，由于CMOS工艺的特点，不同芯片之间IB电流会存在着偏差，不同芯片的开关MOS管的Vth也不相同，这些都有可能导致VB_G偏离了最优值。为此，本发明实施例提出一种能够使得混频器开关管的栅极偏置电压VB_G随着IB和Vth的变化而变化，从而保证其偏置始终处在最优值的电路结构。
本发明实施例在传统的有源混频器电路旁边引入一个偏置优化电路，如图6所示。电路中的M8管为有源混频器中的M3-M6管提供直流偏置。
当有源混频器中的尾电流源IB的电流大小发生变化时，由M0、M7、M10和M11管构成的电流镜会随之发生变化，M11支路将该变化放大k倍，电流大小为K*IB。M8的W/L是M3-M6的W/L的4*k倍。当IB由于工艺偏差而发生变化时，M8会自动调整栅极的电压，使得M3-M6管栅极的直流偏置保持在优化值。
当有源混频器中M3-M6的Vth变化时，M8作为其匹配管，能够检测到Vth的变化，在电流IB不变的情况下，M8的栅极电压将会自动跟随Vth上升或者下降，保证了相反相位LO信号同时导通的角度不变，同时也能保证开关管提供的沟道电流热噪声不变，这样开关管贡献的噪声性能依然处在最优的值上。
下面进一步详细说明。
首先在某一个工艺角下，调整图6中混频器电路和偏置优化电路的尺寸和偏压，使得混频器的输出噪声中，由于LO所加开关管所贡献的有用信号抵消和漏端电流热噪声的总和最小，处于一个噪声的优化值上。
由于开关管对于混频器的噪声贡献主要是取决于开关管栅极电压(VB_G)和源极电压与阈值电压和(VB_S+Vth)的关系，也就是过驱动电压Vov＝VB_G-VB_S-Vth的取值，所以为了保证开关管贡献的两部分噪声和处于最优值，需要将开关管过驱动电压根据不同的功耗值(取决于IB)和MOS管的Vth进行调整。
M0、M7、M10和M11构成了电流镜结构，它将Gilbert中尾电流的大小IB放大k倍后流过MOS管M8，这部分电流镜结构用于跟踪IB的变化。M8的宽长比与M3-M6的宽长比为4k倍，这样M8与M3-M6单位宽长比W/L流过的电流是相同的。当IB由于工艺偏差变大时，M8流过的电流也将增大，M8管的栅极电压将会自动上升，从而由M8控制M3-M6栅极偏置上升，使得M3一M6管的过驱动电压动态的进行了调整。当IB减小的时候，M8管栅极电压降级，从而由M8控制M3-M6栅极偏置下降，M3-M6管的过驱动电压被自动降低。
M8和M3-M6在设计中要注意匹配，当工艺出现偏差时，MOS管的Vth的分布比较离散。当IB一定的时候，如果M8和M3-M6的Vth增加，那么M8的栅极电压将会自动提高，从而保证M3-M6的过驱动电压保持不变；如果M8和M3-M6的Vth降低，那么M8的栅极电压将会自动下降，从而也能保证M3-M6的过驱动电压保持不变。
偏置优化电路中的运算放大器(OP)是差分输入单端输出的结构。它的差分输入其中之一来自于混频器开关管的源极，两个大小相等的电阻跨在M1和M2的漏极之间，电阻中间取直流电压值送入OP的一个输入端；OP的另一个输入端口来自于M8的源极；OP的输出加在M9的栅极上。这样的结构能够准确保证M8的源极电位和M3-M6相同，这样M8和M3-M6的匹配度将会非常高，更加准确的控制M3-M6贡献的噪声处于优值。
综上所述，本发明实施例提供的一种混频器优化电路，在需要完成射频域与中频域信号转化的射频收发机系统中，通过监测关键器件的工艺角特性和基准电流的变化，自动优化混频器的器件的偏置电压，使得混频器处在一个噪声性能最好的工作状态。
本发明实施例的混频器优化电路包括有源混频器电路和偏置优化电路，有源混频器完成输入信号与本振信号(LO)在电流域的相乘，通过负载将变频后的电流转换为电压。偏置优化电路从有源混频器的尾电流上实现镜像，该镜像电流会随着有源混频器尾电流的大小成比例的变化，优化偏置电路中存在一个和有源混频器电路LO输入管匹配的MOS管，该MOS管能够跟踪有源混频器中LO输入管器件工艺角特性，当有源混频器尾电流发生变化时，偏置优化电路检测到该电流的变化，按比例镜像的电流流过与有源混频器LO输入管匹配的MOS管，该MOS管栅极的电压将会进行调整，保证有源混频器的LO输入管的直流电压偏置在一个最优点。
本发明实施例的电路结构用于无线通信射频前端电路设计中，本发明实施例的电路结构可以自动识别器件的工艺角特性和偏置电流的变化，从而自动调节混频器的噪声性能；噪声性能优化后的有源混频器将会一定程度提高射频前端电路噪声性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种混频器优化电路，其特征在于，包括：有源混频器电路和偏置优化电路；
所述有源混频器电路完成输入信号与本振信号LO在电流域的相乘，通过所述有源混频器的负载将变频后的电流转换为电压；
所述偏置优化电路从有源混频器电路的尾电流上实现镜像，所述偏置优化电路中包括一个和有源混频器电路的LO输入管匹配的MOS管M8，所述MOS管M8在检测到所述有源混频器电路中MOS管阈值电压Vth发生变化时，所述MOS管M8的栅极电压随Vth的变化而变化，以保证所述有源混频器电路的LO输入管的直流电压偏置处在最优值，其中，所述有源混频器电路的LO输入管包括MOS管M3、MOS管M4、MOS管M5和MOS管M6，所述MOS管M8的栅极分别与所述MOS管M3、MOS管M4、MOS管M5和MOS管M6的栅极连接；所述镜像电流随着有源混频器电路尾电流的大小成比例的变化，从而在所述有源混频器电路尾电流变大时MOS管M8流过的所述镜像电流增大，MOS管M8的栅极电压将会自动上升，从而由MOS管M8控制MOS管M3-M6的栅极偏置上升，使得MOS管M3-M6的过驱动电压动态的进行了调整；所述有源混频器电路尾电流减小时MOS管M8流过的所述镜像电流减小，MOS管M8栅极电压降低，从而由MOS管M8控制MOS管M3-M6栅极偏置下降，MOS管M3-M6的过驱动电压被降低。
2.根据权利要求1所述混频器优化电路，其特征在于，所述偏置优化电路包括电流镜单元，所述电流镜单元包括MOS管M0、MOS管M7、MOS管M10、MOS管M11；其中，所述MOS管M0的源极接地GND，漏极接MOS管M1和MOS管M2的源极，为所述有源混频器电路提供尾电流，栅极接所述电流镜单元中所述MOS管M7的栅极；所述MOS管M7的源极接地，漏极接所述MOS管M10的漏极，栅极接所述有源混频器电路中所述MOS管M0的栅极；所述MOS管M10的源极接所述有源混频器电路的电源VDD，栅极接所述MOS管M11的栅极；所述MOS管M11的源极接所述有源混频器电路的电源VDD，漏极接所述MOS管M8的漏极。
3.根据权利要求1或2所述混频器优化电路，其特征在于，所述有源混频器电路的负载为以下任意串并联的组合：负载电阻RL、负载电容CL和负载电感L。
4.根据权利要求1或2所述混频器优化电路，其特征在于，所述有源混频器电路中LO输入管的栅极直流电位由电阻R1和电容C1进行偏置。
5.根据权利要求1或2所述混频器优化电路，其特征在于，所述有源混频器电路的信号输入管M1的漏极和信号输入管M2的漏极的电阻R2大小相等。
6.根据权利要求2所述混频器优化电路，其特征在于，所述MOS管M10与所述MOS管M11是尺寸任意的电流镜结构。
7.根据权利要求1或2所述混频器优化电路，其特征在于，所述偏置优化电路中所述MOS管M8流过电流为所述有源混频器电路的尾电流的k倍，k为大于0的实数。
8.根据权利要求1或2所述混频器优化电路，其特征在于，所述MOS管M8的尺寸为所述有源混频器电路中所述MOS管M3、MOS管M4、MOS管M5、MOS管M6的4k倍。
9.根据权利要求1或2所述混频器优化电路，其特征在于，所述偏置优化电路中的比较器OP是一个运放，所述比较器OP使得所述MOS管M8的源极电位与所述MOS管M3、MOS管M4、MOS管M5、MOS管M6的源极电位相等。
CN201511033934.6A 2015-12-23 2015-12-23 一种混频器优化电路 Active CN106911306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511033934.6A CN106911306B (zh) 2015-12-23 2015-12-23 一种混频器优化电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511033934.6A CN106911306B (zh) 2015-12-23 2015-12-23 一种混频器优化电路

Publications (2)

Publication Number Publication Date
CN106911306A CN106911306A (zh) 2017-06-30
CN106911306B true CN106911306B (zh) 2020-09-08

Family

ID=59207418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511033934.6A Active CN106911306B (zh) 2015-12-23 2015-12-23 一种混频器优化电路

Country Status (1)

Country Link
CN (1) CN106911306B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436857B (zh) * 2020-07-21 2022-03-29 珠海市杰理科技股份有限公司 检测电路及检测方法、无线射频收发器、电器设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394566A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有自动最优偏置和谐波控制的吉尔伯特混频器
CN103684268A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种低功耗高线性度的增益可控有缘正交混频器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2366103B (en) * 2000-08-10 2004-05-26 Sgs Thomson Microelectronics Mixer circuitry
US8816750B2 (en) * 2002-07-17 2014-08-26 Broadcom Corporation High frequency mixer with tunable dynamic range

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394566A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有自动最优偏置和谐波控制的吉尔伯特混频器
CN103684268A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种低功耗高线性度的增益可控有缘正交混频器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Design of Gilbert Cell mixer in 0.18 μm CMOS technology and IF filter for FM receiver";Soo Chuan Tang等;《2009 IEEE Student Conference on Research and Development (SCOReD)》;20100405;第289-290页、图5 *

Also Published As

Publication number Publication date
CN106911306A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
US8779860B2 (en) Power amplifier
US9692473B2 (en) Offset compensation in a receiver
US20120001696A1 (en) Semiconductor integrated circuit device
US8761300B2 (en) Peak detector with extended range
US8929844B2 (en) Variable gain control transformer and RF transmitter utilizing same
US20110133837A1 (en) Variable gain amplifier
US20120326754A1 (en) High Performance Pre-Mixer Buffer in Wireless Communications Systems
US9261543B2 (en) Power detection device and method of driving the same
CN106603014B (zh) 一种电压模式无源混频器
JP4580882B2 (ja) 半導体集積回路
CN106911306B (zh) 一种混频器优化电路
US7696791B2 (en) High-speed amplitude detector with a digital output
US10608592B2 (en) Linear amplifier having higher efficiency for envelope tracking modulator
US9564857B2 (en) Low noise amplifier and chip
US9847758B2 (en) Low noise amplifier
CN104954031A (zh) 一种噪声消除宽带射频接收前端
US20140266439A1 (en) Methods and systems to provide low noise amplification
Raja et al. A 1-V 2.4 GHz low-power cmos lna using gain-boosting and derivative superposition techniques for WSN
Yang et al. Low-power ultra-wideband power detector IC in 130 nm CMOS technology
Khoshroo et al. A low-power current-reuse resistive-feedback LNA in 90nm CMOS
US20130076438A1 (en) Current Efficient Mixer Architecture
US11165365B1 (en) RF power rectifier circuit
US20230128266A1 (en) Rf peak detector circuit
Gibson Design and simulation of CMOS active mixers
CN110971204A (zh) 一种无线通信接收机增益稳定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170721

Address after: 518129, Guangdong Province, Longgang District, Bantian Shenzhen street, 3 developed road, four Intelligent Cloud Park, 5 floor

Applicant after: Shenzhen Huada Beidou Technology Co., Ltd.

Address before: 201203, Shanghai, Pudong New Area, Liang Xiu Road, No. 112, block Y1, Room 305, room three

Applicant before: HUADA SEMICONDUCTOR CO., LTD.

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 room 201-2, Xinghe worldf building, No. 1 Yabao Road, Nankeng community, Bantian street, Longgang District, Shenzhen, Guangdong

Patentee after: Shenzhen Huada Beidou Technology Co.,Ltd.

Address before: 518129 floor 5, building 4, Yunli intelligent park, No. 3, fanfa Road, Bantian street, Longgang District, Shenzhen, Guangdong Province

Patentee before: ALLYSTAR TECHNOLOGY (SHENZHEN) Co.,Ltd.