JPS59134910A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS59134910A JPS59134910A JP58008343A JP834383A JPS59134910A JP S59134910 A JPS59134910 A JP S59134910A JP 58008343 A JP58008343 A JP 58008343A JP 834383 A JP834383 A JP 834383A JP S59134910 A JPS59134910 A JP S59134910A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- voltage
- differential amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば可及的に低電源電圧の単一電源による
駆動を可能とし、入力信号電圧が零ゲルト近傍であって
も動作し得る増幅回路に関する。
駆動を可能とし、入力信号電圧が零ゲルト近傍であって
も動作し得る増幅回路に関する。
近時、携帯用のラジオ受信機およびテープレコーダなど
の小型電子機器の分野では、それらを可及的に小型化す
る目的から、低電源電圧である単一の電源で駆動し得る
種々の電子回路が開発されるようになっている。
の小型電子機器の分野では、それらを可及的に小型化す
る目的から、低電源電圧である単一の電源で駆動し得る
種々の電子回路が開発されるようになっている。
ところで、第１図に示す増幅回路は、大刀トランジスタ
となるトランジスタＱ１がトランジスタＱ！とダーリン
トン接続されるようになっており、このトランジスタＱ
意がトランジスタＱ３と差動増幅回路を構成するように
なっている。この差動増幅回路はトランジスタＱ４ 、
Ｑｓでなるカレントミラー回路を負荷とし出力トラン
ジスタＱ６を駆動するようになっている。
となるトランジスタＱ１がトランジスタＱ！とダーリン
トン接続されるようになっており、このトランジスタＱ
意がトランジスタＱ３と差動増幅回路を構成するように
なっている。この差動増幅回路はトランジスタＱ４ 、
Ｑｓでなるカレントミラー回路を負荷とし出力トラン
ジスタＱ６を駆動するようになっている。
なお、第１図中、１１は入力トランジスタＱｌに信号を
供する信号源であり、１２はトランジスタスタＱ＊、Ｑ
ｓそれぞれにエミッタ電流を供する電流源であり、１３
は出力端子ＯＵＴの無信号時におけるレベルを定める電
流源であり、１４は出力トランジスタＱ６にコレクタｔ
流ヲ供する電流源である。また、Ｒ１＋ ｕ、および
ＣＩは負帰還回路を構成する抵抗およびコンデンサであ
る。
供する信号源であり、１２はトランジスタスタＱ＊、Ｑ
ｓそれぞれにエミッタ電流を供する電流源であり、１３
は出力端子ＯＵＴの無信号時におけるレベルを定める電
流源であり、１４は出力トランジスタＱ６にコレクタｔ
流ヲ供する電流源である。また、Ｒ１＋ ｕ、および
ＣＩは負帰還回路を構成する抵抗およびコンデンサであ
る。
この増幅回路は、各トランジスタＱｌ−Ｑ・がシリコン
トランジスタである場合入力トランジスタＱｒのペース
バイアスを要せず動作可能であるといった特徴を有して
いるが、１．５〜１．６ｖ以下の電源ＶＣＣ電圧では動
作し得ないといった問題点を有していた。
トランジスタである場合入力トランジスタＱｒのペース
バイアスを要せず動作可能であるといった特徴を有して
いるが、１．５〜１．６ｖ以下の電源ＶＣＣ電圧では動
作し得ないといった問題点を有していた。
〔発明の目的〕
この発明は上記の点に鑑みてなされたもので、可及的に
低電源電圧で駆動することができ、且つ入力側トランジ
スタのペースバイアスを要せず動作し得るようにした良
好な増幅回路を提供することを目的とする。
低電源電圧で駆動することができ、且つ入力側トランジ
スタのペースバイアスを要せず動作し得るようにした良
好な増幅回路を提供することを目的とする。
この発明は、電流源を直列的に介挿した一対のトランジ
スタからなり、一方のトランジスタへ入力信号、他方の
トランジスタへ出力からの負帰還信号が供される差動増
幅回路と、との差動増幅回路が平衡状態となるように該
差動増幅回路の負荷へ並列的に電流を供する電流補償手
段と、この電流補償手段から制御電流を抽出し負荷を駆
動する出力トランジスタとを備えた増幅回路において、
上記負帰還信号が供されるトランジスタのペースに一定
のオフセット電圧を与えるオフセット発生手段を具備し
てなることを特徴とするものである。
スタからなり、一方のトランジスタへ入力信号、他方の
トランジスタへ出力からの負帰還信号が供される差動増
幅回路と、との差動増幅回路が平衡状態となるように該
差動増幅回路の負荷へ並列的に電流を供する電流補償手
段と、この電流補償手段から制御電流を抽出し負荷を駆
動する出力トランジスタとを備えた増幅回路において、
上記負帰還信号が供されるトランジスタのペースに一定
のオフセット電圧を与えるオフセット発生手段を具備し
てなることを特徴とするものである。
以下図面を参照してこの発明の一実施例について詳細に
説明する。
説明する。
第２図はこの発明による増幅回路を示す回路図である。
すなわち、例えばラジオ受信機などの検波部などでなる
信号源２１は、一端が接地され、他端がＰＮＰ形のトラ
ンジスタＱ■のペースに接続されている。上記トランジ
スタＱｌｌは、コレクタが抵抗Ｒ１１を介して接地され
、エミ、りがＰＮＰ形のトランジスタＱｓｘのエミ、り
と共通接続され且つ電流源２２を介して電源ｖＣＣに接
続されている。
信号源２１は、一端が接地され、他端がＰＮＰ形のトラ
ンジスタＱ■のペースに接続されている。上記トランジ
スタＱｌｌは、コレクタが抵抗Ｒ１１を介して接地され
、エミ、りがＰＮＰ形のトランジスタＱｓｘのエミ、り
と共通接続され且つ電流源２２を介して電源ｖＣＣに接
続されている。
上記トランジスタＱ１意は、上記トランジスタＱ１ｔの
例えば７倍のエミッタ面積を有したものであり、コレク
タが抵抗Ｒ１鵞を介して接地され、ペースが抵抗Ｒ１ｍ
を介して接地されている。
例えば７倍のエミッタ面積を有したものであり、コレク
タが抵抗Ｒ１鵞を介して接地され、ペースが抵抗Ｒ１ｍ
を介して接地されている。
上記トランジスタＱｌｔのコレクタと抵抗Ｒ１１の接続
中点がＮＰＮ形のトランジスタＱ１ｓのエミッタに接続
され、上記トランジスタＱ１３と抵抗５− Ｒｔｓの接続中点がＮＰＮ形のトランジスタＱ１４の工
ξ、夕に接続されている。上記トランジスタＱ１ｍおよ
びＱ１４は、各コレクタが対応的にＰＮＰ形のトランジ
スタＱ１ｓおよびＱｔｓの各コレクタに対応的に接続さ
れ、各ペースが共通に電流源２３を介して電源ＶＣＣに
接続されている。上記電流源２３と各トランジスタＱｔ
ｓおよびＱｌａの接続中点は、図示極性のダイオードＩ
）ｔｔおよび抵抗Ｒ１４を直列的に介して接地されてい
る。つまり、上記トランジスタＱｘｓ ＋ Ｑ１４、抵
抗Ｒ１倉〜Ｒ１４、ダイオードＤ１１は、変形カレント
ミラー回路を構成するものである。
中点がＮＰＮ形のトランジスタＱ１ｓのエミッタに接続
され、上記トランジスタＱ１３と抵抗５− Ｒｔｓの接続中点がＮＰＮ形のトランジスタＱ１４の工
ξ、夕に接続されている。上記トランジスタＱ１ｍおよ
びＱ１４は、各コレクタが対応的にＰＮＰ形のトランジ
スタＱ１ｓおよびＱｔｓの各コレクタに対応的に接続さ
れ、各ペースが共通に電流源２３を介して電源ＶＣＣに
接続されている。上記電流源２３と各トランジスタＱｔ
ｓおよびＱｌａの接続中点は、図示極性のダイオードＩ
）ｔｔおよび抵抗Ｒ１４を直列的に介して接地されてい
る。つまり、上記トランジスタＱｘｓ ＋ Ｑ１４、抵
抗Ｒ１倉〜Ｒ１４、ダイオードＤ１１は、変形カレント
ミラー回路を構成するものである。
上記トランジスタＱＣｓは、ベースカソノコレクタおよ
び上記トランジスタＱｘ＠のペースに接続されている。
び上記トランジスタＱｘ＠のペースに接続されている。
そして、上記各トランジスタＱ１ｇおよび（ｂｓは、各
エミ、りが共通に電源ＶＣＣに接続されるもので、カレ
ントミラー回路を構成するものである。
エミ、りが共通に電源ＶＣＣに接続されるもので、カレ
ントミラー回路を構成するものである。
上記トランジスタＱ１４ ＊ Ｑｔｓの各コレクタの接
続中点は、出カド２ンジスタと々るＰＮＰ形の６− トランジスタＱ１？のペースに接続されている。
続中点は、出カド２ンジスタと々るＰＮＰ形の６− トランジスタＱ１？のペースに接続されている。
このトランジスタＱｌ？は、エミッタが電源ＶＣＣに接
続され、コレクタが出力端子ＯＵＴに接続されると共に
、電流源２４を介して接地されている。
続され、コレクタが出力端子ＯＵＴに接続されると共に
、電流源２４を介して接地されている。
上記トランジスタＱｌ？のエミッタは、抵抗ＲＩＳを介
しＮＰＮ形のトランジスタＱｘａのペースに接続されて
いる。上記抵抗Ｒ１１１およびトランジスタＱ１ｍの接
続中点は電流源２５を介して電源ＶＣＣに接続されると
共に、抵抗Ｒ１ｓおよびコンデンサー１を介して接地さ
れている。つまり、上記抵抗Ｒ１５＋ Ｒ１＠ 、コン
デンサＣ１ｌは、負帰還回路を構成するものである。
しＮＰＮ形のトランジスタＱｘａのペースに接続されて
いる。上記抵抗Ｒ１１１およびトランジスタＱ１ｍの接
続中点は電流源２５を介して電源ＶＣＣに接続されると
共に、抵抗Ｒ１ｓおよびコンデンサー１を介して接地さ
れている。つまり、上記抵抗Ｒ１５＋ Ｒ１＠ 、コン
デンサＣ１ｌは、負帰還回路を構成するものである。
すなわち、以上のように構成される回路において、トラ
ンジスタＱｌｔ ＊ Ｑｓｘは、直流的に充分な負帰還
がかけられるもので、無信号状態で各コレクタ電流が等
しくなった状態で動作が安定する。また、トランジスタ
Ｑ！意は、エミッタ面積がトランジスタＱｌｌの７倍で
あるので、そのペース電位にけΔｖ＝ｖＴ×ノｎ（７）
中５０ｍＶ彦るオフセット電圧が生ずる（但しｖＴは熱
電圧）。このため、トランジスタＱｌｌおよびＱｘｘを
比較すれば、トランジスタＱ！のペース電位がトランジ
スタＱｌｔのペース電位よりも５０ ｍＶ高く力ること
になる。このため、トランジスタＱｌｔおよびＱｌｍで
なる差動増幅回路は、トランジスタＱｒｔのペースバイ
アスを要せず、信号源２１信号が略零Ｖでもトランジス
タＱ２が飽和するととなく動作するものである。
ンジスタＱｌｔ ＊ Ｑｓｘは、直流的に充分な負帰還
がかけられるもので、無信号状態で各コレクタ電流が等
しくなった状態で動作が安定する。また、トランジスタ
Ｑ！意は、エミッタ面積がトランジスタＱｌｌの７倍で
あるので、そのペース電位にけΔｖ＝ｖＴ×ノｎ（７）
中５０ｍＶ彦るオフセット電圧が生ずる（但しｖＴは熱
電圧）。このため、トランジスタＱｌｌおよびＱｘｘを
比較すれば、トランジスタＱ！のペース電位がトランジ
スタＱｌｔのペース電位よりも５０ ｍＶ高く力ること
になる。このため、トランジスタＱｌｔおよびＱｌｍで
なる差動増幅回路は、トランジスタＱｒｔのペースバイ
アスを要せず、信号源２１信号が略零Ｖでもトランジス
タＱ２が飽和するととなく動作するものである。
そして、トランジスタＱｓｔ＋Ｑｔｔ でなる差動増
幅回路は、トランジスタＱｓｓ ＋ Ｑ１４ 、ダイオ
ードＤ１１、抵抗Ｒ１２−Ｒｌ４で々る変形カレントミ
ラー回路およびトランジスタＱ１ｇ１Ｑ１−でなるカレ
ントミラー回路により、動作が平衡状態となるように、
負荷である抵抗Ｒ１１＊ Ｒ１雪に電流が供される。こ
の結果、出力トランジスタＱｌ？は信号源２１出力に応
じ例えば出力端子ＯＵＴに接続される図示されないスピ
ーカを駆動するようになる。
幅回路は、トランジスタＱｓｓ ＋ Ｑ１４ 、ダイオ
ードＤ１１、抵抗Ｒ１２−Ｒｌ４で々る変形カレントミ
ラー回路およびトランジスタＱ１ｇ１Ｑ１−でなるカレ
ントミラー回路により、動作が平衡状態となるように、
負荷である抵抗Ｒ１１＊ Ｒ１雪に電流が供される。こ
の結果、出力トランジスタＱｌ？は信号源２１出力に応
じ例えば出力端子ＯＵＴに接続される図示されないスピ
ーカを駆動するようになる。
またトランジスタＱ１ｔの出力信号は、抵抗Ｒ１ｉ ＋
Ｒ１１１、コンデンサＣ１ｌで彦る負帰還回路により
定められる定数に従いトランジスタＱ１ｇおよび抵抗Ｒ
１３で々るエミッタホロワ回路を介して、トランジスタ
ＱＩ！のペースに帰還されるように力っている。
Ｒ１１１、コンデンサＣ１ｌで彦る負帰還回路により
定められる定数に従いトランジスタＱ１ｇおよび抵抗Ｒ
１３で々るエミッタホロワ回路を介して、トランジスタ
ＱＩ！のペースに帰還されるように力っている。
したがって、トランジスタＱｔｓのペース−エミッタ間
電圧を■。とすると、トランジスタＱ１８のペース電位
ｖＩＩｌｌｌは、５０ ｍＶ 十Ｖ ＢＥとなる。
電圧を■。とすると、トランジスタＱ１８のペース電位
ｖＩＩｌｌｌは、５０ ｍＶ 十Ｖ ＢＥとなる。
また、電源ＶＣＣの減電圧特性を考慮し、出力端子ＯＵ
Ｔの直流電圧Ｖ。ＵＴを低く設定する場合には電流源２
５電流ＩｔＢを調整することにより可能であり、抵抗Ｒ
ＩＳの抵抗値をその符号で示すものとすれば直流電圧Ｖ
。、Ｊ、Ｖｉ、 ＶＯＬＩＴ ＝ Ｖ ａｔ ＋ ５０ ｍＶ
Ｒｓ ａ ” ■ｍｓで示すことができる。
Ｔの直流電圧Ｖ。ＵＴを低く設定する場合には電流源２
５電流ＩｔＢを調整することにより可能であり、抵抗Ｒ
ＩＳの抵抗値をその符号で示すものとすれば直流電圧Ｖ
。、Ｊ、Ｖｉ、 ＶＯＬＩＴ ＝ Ｖ ａｔ ＋ ５０ ｍＶ
Ｒｓ ａ ” ■ｍｓで示すことができる。
また、第２図からもわかるように、電源ＶＣＣおよび接
地間に各トランジスタＱ１１〜Ｑｌｓのペースーエミ、
り間電圧ｖＢｌが生じる箇所が連なる部分がない。この
ため、トランジスタＱｌｌ〜Ｑｒｓが例えばシリコント
ランジスタである場合、９− この発明による増幅回路は、０．８〜０．９Ｖといった
きわめて低い電源ＶＣＣ電圧で動作可能である。
地間に各トランジスタＱ１１〜Ｑｌｓのペースーエミ、
り間電圧ｖＢｌが生じる箇所が連なる部分がない。この
ため、トランジスタＱｌｌ〜Ｑｒｓが例えばシリコント
ランジスタである場合、９− この発明による増幅回路は、０．８〜０．９Ｖといった
きわめて低い電源ＶＣＣ電圧で動作可能である。
この発明による増幅回路は、第２図の回路に限定される
ものではなく、例えば第３図に示すように構成すること
もできる。但し、第３図中、第２図と同一部分には同一
符号を付し、その説明を省略するものとする。
ものではなく、例えば第３図に示すように構成すること
もできる。但し、第３図中、第２図と同一部分には同一
符号を付し、その説明を省略するものとする。
すなわち、入力段の差動増幅回路は、同一エミッタ面積
を有するＰＮＰ形のトランジスタＱ２１゜Ｑ２！を用い
、トランジスタ（ｈｔのエミッタ側に介挿される抵抗Ｒ
１１により、トランジスタＱ！意のペースにオフセット
電圧を発生させるようにしてもよい。
を有するＰＮＰ形のトランジスタＱ２１゜Ｑ２！を用い
、トランジスタ（ｈｔのエミッタ側に介挿される抵抗Ｒ
１１により、トランジスタＱ！意のペースにオフセット
電圧を発生させるようにしてもよい。
また、ＮＰＮ形のトランジスタＱ！ｓ＋Ｑ＊＜でなるカ
レントミラー回路と抵抗Ｒ■を用いて、出力電圧Ｖ。Ｕ
Ｔをｖｃｃ／２とすることが容易に可能である。
レントミラー回路と抵抗Ｒ■を用いて、出力電圧Ｖ。Ｕ
Ｔをｖｃｃ／２とすることが容易に可能である。
つまり、出力電圧Ｖ。ＵＴは、電源■ｃｃ電圧および抵
抗Ｒ１１の抵抗値をそれらの符号で示し、トｌＯ− ランジスタＱｓ４のペース−エミッタ間電圧をＶ□とし
、トランジスタＱ２！のオフセット電圧Ｖｏ （つま
りペース−コレクタ間電圧）を５０ｍＶとすると、 となる。ここで、上式にＶ。ＵＴ＝■ｃｃ／２を代入し
て整理すると が得られ、この式に従いｌ１ｌｉを設定すれば、出力電
圧Ｖ。ＴＪＴをｖｃｃ／２とすることができるものであ
る。
抗Ｒ１１の抵抗値をそれらの符号で示し、トｌＯ− ランジスタＱｓ４のペース−エミッタ間電圧をＶ□とし
、トランジスタＱ２！のオフセット電圧Ｖｏ （つま
りペース−コレクタ間電圧）を５０ｍＶとすると、 となる。ここで、上式にＶ。ＵＴ＝■ｃｃ／２を代入し
て整理すると が得られ、この式に従いｌ１ｌｉを設定すれば、出力電
圧Ｖ。ＴＪＴをｖｃｃ／２とすることができるものであ
る。
これに対し、第４図に示す如く、各トランジスタＱｒｔ
〜Ｑｔｓとは逆導電形トランジスタＱ３１〜Ｑｓｓを用
いて同様の増幅回路を構成することができる。但し、第
４図中、第２図と同一部分には同一符号を付してその説
明を省略する。
〜Ｑｔｓとは逆導電形トランジスタＱ３１〜Ｑｓｓを用
いて同様の増幅回路を構成することができる。但し、第
４図中、第２図と同一部分には同一符号を付してその説
明を省略する。
また第５図に示す如く、トランジスタＱ１．を省略して
も良い。但し第５図中第２図と同一部分には同一符号を
付してその説明を省略する。
も良い。但し第５図中第２図と同一部分には同一符号を
付してその説明を省略する。
その他、種々の変形や適用はこの発明の要旨を逸脱しな
い範囲で可能であることは言う迄もない。
い範囲で可能であることは言う迄もない。
以上詳述したようにこの発明によれば、可及的に低電源
電圧で駆動することができ、且つ入力側トランジスタの
ペースバイアスを要せず動作し得るようにした良好な増
幅回路を提供することができる。
電圧で駆動することができ、且つ入力側トランジスタの
ペースバイアスを要せず動作し得るようにした良好な増
幅回路を提供することができる。
第１図は従来の増幅回路を示す回路図、第２図はこの発
明に係る増幅回路の一実施例を示す回路図、第３図乃至
第５図はそれぞれ他の実施例を示す回路図である。 ２１・・・信号源、２２〜２５・・・電流源、Ｑ！１〜
Ｑｌ・・・トランジスタ、Ｒ１１〜Ｒ１１ｌ・・・抵抗
、Ｄｌｌ・・・ダイオード、Ｃ１ｌ・・・コンデンサ。 出願人代理人 弁理・士 鈴 江 武 彦ｇ １ 囚 第２ｒＩ！Ｊ 第３図 第４ 図 ＣＣ １１Ｒ１４ ２１Ｄ＋＋ ４ Ｐａａ ２３ ０３２ Ｒ７ｓ ２ Ｃ１１〒
明に係る増幅回路の一実施例を示す回路図、第３図乃至
第５図はそれぞれ他の実施例を示す回路図である。 ２１・・・信号源、２２〜２５・・・電流源、Ｑ！１〜
Ｑｌ・・・トランジスタ、Ｒ１１〜Ｒ１１ｌ・・・抵抗
、Ｄｌｌ・・・ダイオード、Ｃ１ｌ・・・コンデンサ。 出願人代理人 弁理・士 鈴 江 武 彦ｇ １ 囚 第２ｒＩ！Ｊ 第３図 第４ 図 ＣＣ １１Ｒ１４ ２１Ｄ＋＋ ４ Ｐａａ ２３ ０３２ Ｒ７ｓ ２ Ｃ１１〒
Claims (3)
- （１）電流源を直列的に介挿した一対のトランジスタか
らなり、一方のトランジスタへ入力信号、他方のトラン
ジスタへ出力からの負帰還信号が供される差動増幅回路
と、この差動増幅回路が平衡状態となるように該差動増
幅回路の負荷へ並列的に電流を供する電流補償手段と、
この電流補償手段から制御電流を抽出し負荷を駆動する
出力トランジスタとを備えた増幅回路において、上記負
帰還信号が供される前記差動増幅回路のトランジスタの
ペースに一定のオフセット電圧を与えるオフセット発生
手段を具備してなることを特徴とする増幅回路。 - （２）上記オフセット発生手段は前記差動増幅回路を構
成する各トランジスタに所定のエミツタ面積比をもたせ
てオフセット電圧を発生させることを特徴とする特許 記載の増幅回路。 - （３）上記オフセット発生手段は前記差動増幅回路の入
力信号が供されるトランジスタのエミッタ側に抵抗を介
挿しオフセット電圧を発生させることを特徴とする上記
特許請求の範囲第１項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008343A JPS59134910A (ja) | 1983-01-21 | 1983-01-21 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008343A JPS59134910A (ja) | 1983-01-21 | 1983-01-21 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59134910A true JPS59134910A (ja) | 1984-08-02 |
| JPH0363248B2 JPH0363248B2 (ja) | 1991-09-30 |
Family
ID=11690562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58008343A Granted JPS59134910A (ja) | 1983-01-21 | 1983-01-21 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59134910A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387811A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
| JPS63148711A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | レベルシフト回路 |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232252U (ja) * | 1975-08-28 | 1977-03-07 | ||
| JPS53128961A (en) * | 1977-04-15 | 1978-11-10 | Matsushita Electric Ind Co Ltd | Differential amplifier circuit |
| JPS54104267A (en) * | 1978-02-02 | 1979-08-16 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
| US4295100A (en) * | 1978-11-23 | 1981-10-13 | Siemens Aktiengesellschaft | Microphone amplifier, in particular for telephone systems |
-
1983
- 1983-01-21 JP JP58008343A patent/JPS59134910A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232252U (ja) * | 1975-08-28 | 1977-03-07 | ||
| JPS53128961A (en) * | 1977-04-15 | 1978-11-10 | Matsushita Electric Ind Co Ltd | Differential amplifier circuit |
| JPS54104267A (en) * | 1978-02-02 | 1979-08-16 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
| US4295100A (en) * | 1978-11-23 | 1981-10-13 | Siemens Aktiengesellschaft | Microphone amplifier, in particular for telephone systems |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387811A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
| JPS63148711A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | レベルシフト回路 |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363248B2 (ja) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| US5208558A (en) | Crystal oscillator having plural inverters disabled after start-up | |
| JP3383042B2 (ja) | 差動入力回路 | |
| US5475343A (en) | Class AB complementary output stage | |
| US4560921A (en) | Comparator circuit with built in reference | |
| US3868583A (en) | High-performance solid-state amplifier system | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JP2716869B2 (ja) | 発振回路 | |
| JPS59134910A (ja) | 増幅回路 | |
| JPS60257610A (ja) | 能動負荷回路 | |
| US5440273A (en) | Rail-to-rail gain stage of an amplifier | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH01288101A (ja) | ゲイン切替回路 | |
| JPH0527282B2 (ja) | ||
| CA1137572A (en) | Amplifier with separate ac and dc feedback loops | |
| JPH0746974Y2 (ja) | 温度補償バイアス回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH06188662A (ja) | 非線形増幅回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS6049366B2 (ja) | プッシュプル増幅器 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| GB2126031A (en) | Cascode amplifier | |
| JPS5848515A (ja) | 非線型増幅回路 |