JP2858755B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2858755B2 JP2858755B2 JP63224039A JP22403988A JP2858755B2 JP 2858755 B2 JP2858755 B2 JP 2858755B2 JP 63224039 A JP63224039 A JP 63224039A JP 22403988 A JP22403988 A JP 22403988A JP 2858755 B2 JP2858755 B2 JP 2858755B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- current mirror
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ヘッドホンテープレコーダ等に用いられる
増幅回路に関するもので、特に低電圧で動作するととも
にアイドリング電流が安定な増幅回路に関する。
増幅回路に関するもので、特に低電圧で動作するととも
にアイドリング電流が安定な増幅回路に関する。
（ロ）従来の技術 特開昭59−99808号公報第１図に示される如く、低電
圧で動作するＡ級増幅回路が、従来より知られている。
第２図は、前記Ａ級増幅回路を示す回路図で、エミッタ
が共通に定電流トランジスタ（１）に接続されて差動増
幅動作を行なう第１及び第２トランジスタ（２）及び
（３）と、前記第１トランジスタ（２）のコレクタ電流
を反転して取り出すダイオード（４）と第１出力トラン
ジスタ（５）とから成る電流ミラー回路と、前記第２ト
ランジスタ（３）のコレクタ電流を反転して取り出すダ
イオード（６）と第２出力トランジスタ（７）とから成
る電流ミラー回路と、前記第２出力トランジスタ（７）
のコレクタ電流を反転するダイオード（８）と第３出力
トランジスタ（９）とから成る電流ミラー回路とによっ
て構成されている。
圧で動作するＡ級増幅回路が、従来より知られている。
第２図は、前記Ａ級増幅回路を示す回路図で、エミッタ
が共通に定電流トランジスタ（１）に接続されて差動増
幅動作を行なう第１及び第２トランジスタ（２）及び
（３）と、前記第１トランジスタ（２）のコレクタ電流
を反転して取り出すダイオード（４）と第１出力トラン
ジスタ（５）とから成る電流ミラー回路と、前記第２ト
ランジスタ（３）のコレクタ電流を反転して取り出すダ
イオード（６）と第２出力トランジスタ（７）とから成
る電流ミラー回路と、前記第２出力トランジスタ（７）
のコレクタ電流を反転するダイオード（８）と第３出力
トランジスタ（９）とから成る電流ミラー回路とによっ
て構成されている。
このＡ級増幅回路は、VBE＋2VCE≒0.85V（ただし、V
BEはトランジスタのベース・エミッタ間立上り電圧で0.
65V、VCEはトランジスタのコレクタ・エミッタ間飽和電
圧で0.1V）程度の低電圧で正常動作を行なうことが出来
る。
BEはトランジスタのベース・エミッタ間立上り電圧で0.
65V、VCEはトランジスタのコレクタ・エミッタ間飽和電
圧で0.1V）程度の低電圧で正常動作を行なうことが出来
る。
その為、このＡ級増幅回路は、低電圧電源（例えば、
1.5Vの乾電池）を使用する機器に用いることが出来る。
1.5Vの乾電池）を使用する機器に用いることが出来る。
（ハ）発明が解決しようとする課題 ところで、例えば1.5Vの乾電池を使用する機器の回路
では、その最低動作保証電圧が0.9V程度に設定されてい
るので、第２図の回路を用いれば十分である。しかしな
がら、モータを搭載した機器に第２図の回路を用いる
と、モータの回転に起因するリップルが電源ラインに混
入し、電源電圧の値を0.85V以下までに瞬時的に低下さ
せてしまうので前記回路が不動作になるという問題があ
った。その為、更に低電圧で動作可能な増幅回路が求め
られていた。
では、その最低動作保証電圧が0.9V程度に設定されてい
るので、第２図の回路を用いれば十分である。しかしな
がら、モータを搭載した機器に第２図の回路を用いる
と、モータの回転に起因するリップルが電源ラインに混
入し、電源電圧の値を0.85V以下までに瞬時的に低下さ
せてしまうので前記回路が不動作になるという問題があ
った。その為、更に低電圧で動作可能な増幅回路が求め
られていた。
（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、エミッタ
が共通接続された第１及び第２トランジスタと、 該第１及び第２トランジスタの共通エミッタに出力側
が接続され、前記第１及び第２トランジスタの動作電流
源として動作する第１電流ミラー回路と、 定電流源と、 入力側が前記定電流源に、出力側が前記第１電流ミラ
ー回路の入力側に接続された第２電流ミラー回路と、 該第２電流ミラー回路に流れる電流と等しい電流を前
記第１及び第２トランジスタに供給する第３及び第４ト
ランジスタと、 ベースが前記第１及び第２トランジスタのコレクタに
接続され、エミッタが接地された第１及び第２出力トラ
ンジスタと、 該第１出力トランジスタのコレクタに入力側が接続さ
れた第３電流ミラー回路とから成ることを特徴とする。
が共通接続された第１及び第２トランジスタと、 該第１及び第２トランジスタの共通エミッタに出力側
が接続され、前記第１及び第２トランジスタの動作電流
源として動作する第１電流ミラー回路と、 定電流源と、 入力側が前記定電流源に、出力側が前記第１電流ミラ
ー回路の入力側に接続された第２電流ミラー回路と、 該第２電流ミラー回路に流れる電流と等しい電流を前
記第１及び第２トランジスタに供給する第３及び第４ト
ランジスタと、 ベースが前記第１及び第２トランジスタのコレクタに
接続され、エミッタが接地された第１及び第２出力トラ
ンジスタと、 該第１出力トランジスタのコレクタに入力側が接続さ
れた第３電流ミラー回路とから成ることを特徴とする。
（ホ）作用 本発明に依れば、差動接続された第１及び第２トラン
ジスタのコレクタ電流の和電流と、その共通エミッタに
流れる電流の値を等しく定電流源によって定めるととも
に、前記第１及び第２トランジスタの差電流を増幅する
第１及び第２出力トランジスタのエミッタを接地するよ
うにしているので、低電圧で動作可能であるとともにア
イドリング電流を安定にすることが出来る。
ジスタのコレクタ電流の和電流と、その共通エミッタに
流れる電流の値を等しく定電流源によって定めるととも
に、前記第１及び第２トランジスタの差電流を増幅する
第１及び第２出力トランジスタのエミッタを接地するよ
うにしているので、低電圧で動作可能であるとともにア
イドリング電流を安定にすることが出来る。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（10）
は入力端子、（11）はエミッタが共通接続された第１及
び第２トランジスタ（12）及び（13）からなる差動増幅
回路、（14）はダイオード接続型のトランジスタ（15）
と該トランジスタ（15）と電流ミラー関係に接続された
トランジスタ（16）及び（17）とからなる電流ミラー回
路、（18）は定電流源、（19）はダイオード接続型のト
ランジスタ（20）と該トランジスタ（20）と電流ミラー
関係に接続されたトランジスタ（21）とから成る第２電
流ミラー回路、（22）及び（23）は前記トランジスタ
（20）と電流ミラー関係に接続された第３及び第４トラ
ンジスタ、（24）及び（25）は前記第１及び第２トラン
ジスタ（12）及び（13）のコレクタがそれぞれベースに
接続され、エミッタが接地された第１及び第２出力トラ
ンジスタ、（26）はダイオード接続型のトランジスタ
（27）と該トランジスタ（27）と電流ミラー関係に接続
されたトランジスタ（28）とから成る第３電流ミラー回
路、（29）は出力端子（30）とアースとの間に接続され
た負荷抵抗である。
は入力端子、（11）はエミッタが共通接続された第１及
び第２トランジスタ（12）及び（13）からなる差動増幅
回路、（14）はダイオード接続型のトランジスタ（15）
と該トランジスタ（15）と電流ミラー関係に接続された
トランジスタ（16）及び（17）とからなる電流ミラー回
路、（18）は定電流源、（19）はダイオード接続型のト
ランジスタ（20）と該トランジスタ（20）と電流ミラー
関係に接続されたトランジスタ（21）とから成る第２電
流ミラー回路、（22）及び（23）は前記トランジスタ
（20）と電流ミラー関係に接続された第３及び第４トラ
ンジスタ、（24）及び（25）は前記第１及び第２トラン
ジスタ（12）及び（13）のコレクタがそれぞれベースに
接続され、エミッタが接地された第１及び第２出力トラ
ンジスタ、（26）はダイオード接続型のトランジスタ
（27）と該トランジスタ（27）と電流ミラー関係に接続
されたトランジスタ（28）とから成る第３電流ミラー回
路、（29）は出力端子（30）とアースとの間に接続され
た負荷抵抗である。
第１図の回路において、入力端子（10）に入力信号が
印加されない無信号時における、アイドリング電流を求
める。トランジスタ（21）、第３及び第４トランジスタ
（22）及び（23）に流れる電流をICP、トランジスタ（1
5），（16）及び（17）のベース電流をIB、コレクタ電
流をＩ′CN、第１トランジスタ（12）のベース電流をI
BIN1、コレクタ電流をICN1、第２トランジスタ（13）の
ベース電流をIBIN2、コレクタ電流をICN2とすると、前
記コレクタ電流Ｉ′CNは Ｉ′CN＝ICP−3IB ……（１） となり、第１及び第２トランジスタ（12）及び（13）の
共通エミッタに流れる電流2I′CNは 2I′CN＝IBIN1＋ICN1＋IBIN2＋ICN2 ……（２） となる。差動増幅回路（11）がバランス状態でトランジ
スタの電流増幅率βが等しいとすると、第（２）式は となり、第（３）式より、電流ICNは ICN＝Ｉ′CN−IBIN ……（４） となる。第（４）式に第（１）式を代入すると ICN＝ICP−3IB−IBIN ……（５） となる。ここで、第１及び第２出力トランジスタ（24）
及び（25）のベース電流をＩ′Ｂとすると、 Ｉ′Ｂ＝ICP−ICN ……（６） となるので、第（６）式に第（５）式を代入するとベー
ス電流Ｉ′Ｂは Ｉ′Ｂ＝ICP−（ICP−3IB−IBIN） ＝3IB−IBIN ……（７） となる。その為、第１及び第２出力トランジスタ（24）
及び（25）のコレクタ電流をIOとすれば、IOは IO＝β（Ｉ′Ｂ）＝β（3IB−IBIN） ……（８） となる。ここで、βIB＝Ｉ′CN,βIBIN＝ICNであるから
第（８）式は IO＝3I′CN＋ICN ……（９） となる。そこで第（９）式に第（１）式及び第（５）式
を代入すると IO＝4ICP−12IB−IBIN ……（10） となる。
印加されない無信号時における、アイドリング電流を求
める。トランジスタ（21）、第３及び第４トランジスタ
（22）及び（23）に流れる電流をICP、トランジスタ（1
5），（16）及び（17）のベース電流をIB、コレクタ電
流をＩ′CN、第１トランジスタ（12）のベース電流をI
BIN1、コレクタ電流をICN1、第２トランジスタ（13）の
ベース電流をIBIN2、コレクタ電流をICN2とすると、前
記コレクタ電流Ｉ′CNは Ｉ′CN＝ICP−3IB ……（１） となり、第１及び第２トランジスタ（12）及び（13）の
共通エミッタに流れる電流2I′CNは 2I′CN＝IBIN1＋ICN1＋IBIN2＋ICN2 ……（２） となる。差動増幅回路（11）がバランス状態でトランジ
スタの電流増幅率βが等しいとすると、第（２）式は となり、第（３）式より、電流ICNは ICN＝Ｉ′CN−IBIN ……（４） となる。第（４）式に第（１）式を代入すると ICN＝ICP−3IB−IBIN ……（５） となる。ここで、第１及び第２出力トランジスタ（24）
及び（25）のベース電流をＩ′Ｂとすると、 Ｉ′Ｂ＝ICP−ICN ……（６） となるので、第（６）式に第（５）式を代入するとベー
ス電流Ｉ′Ｂは Ｉ′Ｂ＝ICP−（ICP−3IB−IBIN） ＝3IB−IBIN ……（７） となる。その為、第１及び第２出力トランジスタ（24）
及び（25）のコレクタ電流をIOとすれば、IOは IO＝β（Ｉ′Ｂ）＝β（3IB−IBIN） ……（８） となる。ここで、βIB＝Ｉ′CN,βIBIN＝ICNであるから
第（８）式は IO＝3I′CN＋ICN ……（９） となる。そこで第（９）式に第（１）式及び第（５）式
を代入すると IO＝4ICP−12IB−IBIN ……（10） となる。
ところで、βIBIN＝ICNと第（４）式より βIBIN＝Ｉ′CN−IBIN ……（11） となり、又 BIB＝Ｉ′CN ……（12） であるので、第（11）式及び第（12）式より電流IBINは となる。そこで、第（13）式を第（10）式に代入する
と、電流Ioは となり、β／（β＋１）≒１とすると IO＝4ICP−13IB ……（15） となる。第（15）式において、一般に電流ICPは電流IB
に比べ100倍程度の値に設定されるので、電流IBの値に
よる影響は許容誤差範囲内に納まる。例えば、電流IBは βIB＝Ｉ′CN＝ICP−3IB ……（16） と表わされるので第（16）式より となる。ここで、電流ICPを50μＡ、βを100とし、第
（17）式に代入するとIBは IB≒0.49μＡ ……（18） となる。そこで、ICP＝50μＡとIB＝0.49μＡを第（1
5）式に代入すれば、その第１項の値は200μＡとなり第
２項の値は6.37μＡとなる。第２項の値は第１項の値に
対して約３％となるが、一般にアイドリグ電流の値に対
して３％は許容誤差範囲内である。その為、第１図の回
路におけるアイドリング電流の値は、実質的に電流ICP
即ち定電流源（18）の値に応じて任意に定めることが出
来る。又、の時第（15）式から明らかな如く、電流IOは
電流増幅率βの影響を受けないのでIC化などに際して問
題となる温度変化などによる影響を受けず常に一定のア
イドリング電流を流すことが出来る。
と、電流Ioは となり、β／（β＋１）≒１とすると IO＝4ICP−13IB ……（15） となる。第（15）式において、一般に電流ICPは電流IB
に比べ100倍程度の値に設定されるので、電流IBの値に
よる影響は許容誤差範囲内に納まる。例えば、電流IBは βIB＝Ｉ′CN＝ICP−3IB ……（16） と表わされるので第（16）式より となる。ここで、電流ICPを50μＡ、βを100とし、第
（17）式に代入するとIBは IB≒0.49μＡ ……（18） となる。そこで、ICP＝50μＡとIB＝0.49μＡを第（1
5）式に代入すれば、その第１項の値は200μＡとなり第
２項の値は6.37μＡとなる。第２項の値は第１項の値に
対して約３％となるが、一般にアイドリグ電流の値に対
して３％は許容誤差範囲内である。その為、第１図の回
路におけるアイドリング電流の値は、実質的に電流ICP
即ち定電流源（18）の値に応じて任意に定めることが出
来る。又、の時第（15）式から明らかな如く、電流IOは
電流増幅率βの影響を受けないのでIC化などに際して問
題となる温度変化などによる影響を受けず常に一定のア
イドリング電流を流すことが出来る。
次に最大出力電流IOmaxを求める。前記電流IOmaxは、
電流Ｉ′Ｂの最大値をＩ′Bmaxとすると IOmax＝β・Ｉ′Bmax ……（19） となる。電流Ｉ′Bmaxは Ｉ′Bmax＝ICP ……（20） となるので、第（19）式及び第（20）式より電流IOmax
は IOmax＝β・ICP ……（21） となる。ここで第（21）式に前述の数値を代入すると、
電流IOmaxは IOmax＝100×50μＡ＝5mA となる。従って、第１図の回路によればアイドリング電
流（206.37μＡ）の24倍程度の最大出力電流（5mA）を
得ることが出来る。
電流Ｉ′Ｂの最大値をＩ′Bmaxとすると IOmax＝β・Ｉ′Bmax ……（19） となる。電流Ｉ′Bmaxは Ｉ′Bmax＝ICP ……（20） となるので、第（19）式及び第（20）式より電流IOmax
は IOmax＝β・ICP ……（21） となる。ここで第（21）式に前述の数値を代入すると、
電流IOmaxは IOmax＝100×50μＡ＝5mA となる。従って、第１図の回路によればアイドリング電
流（206.37μＡ）の24倍程度の最大出力電流（5mA）を
得ることが出来る。
又、第１図の増幅回路は、VBE＋VCE≒0.75Vの電源電
圧で正常に動作するので、モータを搭載した1.5V程度の
低電圧電流塩を使用する機器にも十分利用出来る。
圧で正常に動作するので、モータを搭載した1.5V程度の
低電圧電流塩を使用する機器にも十分利用出来る。
（ト）発明の効果 以上述べた如く本発明に依れば、低電圧で動作すると
ともにアイドリング電流の値を電流源によって任意に定
めることが出来る増幅回路を提供することが出来る。特
にアイドリング電流の値は、電流増幅率βの影響を受け
ずに設定することが出来るので、温度変化の影響を受け
ず安定にすることが出来る。
ともにアイドリング電流の値を電流源によって任意に定
めることが出来る増幅回路を提供することが出来る。特
にアイドリング電流の値は、電流増幅率βの影響を受け
ずに設定することが出来るので、温度変化の影響を受け
ず安定にすることが出来る。
第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の増幅回路を示す回路図である。 （12），（13）……第１及び第２トランジスタ、（14）
……第１電流ミラー回路、（18）……定電流源、（19）
……第２電流ミラー回路、（22），（23）……第３及び
第４トランジスタ、（24），（25）……第１及び第２出
力トランジスタ、（26）……第３電流ミラー回路。
は従来の増幅回路を示す回路図である。 （12），（13）……第１及び第２トランジスタ、（14）
……第１電流ミラー回路、（18）……定電流源、（19）
……第２電流ミラー回路、（22），（23）……第３及び
第４トランジスタ、（24），（25）……第１及び第２出
力トランジスタ、（26）……第３電流ミラー回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小久保 憲一 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭54−108557（ＪＰ，Ａ) 特開 昭55−35542（ＪＰ，Ａ)
Claims (3)
- 【請求項１】エミッタが共通接続された第１及び第２ト
ランジスタと、 該第１及び第２トランジスタの共通エミッタに出力側が
接続され、前記第１及び第２トランジスタの動作電流源
として動作するとともに、前記第１及び第２トランジス
タのコレクタ電流の和と略等しい電流を発生する第１電
流ミラー回路と、 定電流源と、 入力側が前記定電流源に、出力側が前記第１電流ミラー
回路の入力側に接続された第２電流ミラー回路と、 該第２電流ミラー回路に流れる電流と等しい電流を前記
第１及び第２トランジスタに供給する第３及び第４トラ
ンジスタと、 ベースが前記第１及び第２トランジスタのコレクタに接
続され、エミッタが接地された第１及び第２出力トラン
ジスタと、 該第１出力トランジスタのコレクタに入力側が接続され
た第３電流ミラー回路とから成り、 前記第３電流ミラー回路の出力側と前記第２出力トラン
ジスタのコレクタとの接続点より出力信号を得るように
したことを特徴とする増幅回路。 - 【請求項２】前記第３及び第４トランジスタは、エミッ
タとベースが前記第２電流ミラー回路を構成するトラン
ジスタのエミッタとベースにそれぞれ接続されるととも
にコレクタがそれぞれ前記第１及び第２トランジスタの
コレクタに接続されたことを特徴とする請求項第１項記
載の増幅回路。 - 【請求項３】前記第３電流ミラー回路の出力端と前記第
１又は第２トランジスタのベースとの間に帰還回路を有
することを特徴とする請求項第１項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224039A JP2858755B2 (ja) | 1988-09-07 | 1988-09-07 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224039A JP2858755B2 (ja) | 1988-09-07 | 1988-09-07 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272704A JPH0272704A (ja) | 1990-03-13 |
| JP2858755B2 true JP2858755B2 (ja) | 1999-02-17 |
Family
ID=16807637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224039A Expired - Fee Related JP2858755B2 (ja) | 1988-09-07 | 1988-09-07 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858755B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54108557A (en) * | 1978-02-13 | 1979-08-25 | Toshiba Corp | Operational amplifier circuit |
| JPS5858843B2 (ja) * | 1978-09-05 | 1983-12-27 | 株式会社東芝 | 演算増幅回路 |
-
1988
- 1988-09-07 JP JP63224039A patent/JP2858755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272704A (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0892332A1 (en) | Low power consumption linear voltage regulator having a fast response with respect to the load transients | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| JPH0449287B2 (ja) | ||
| US4675593A (en) | Voltage power source circuit with constant voltage output | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2858755B2 (ja) | 増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
| EP0751451B1 (en) | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPH0628013B2 (ja) | レギュレ−タ回路 | |
| JP2572974B2 (ja) | 駆動回路 | |
| JPH0326435B2 (ja) | ||
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JP2890545B2 (ja) | 直流定電圧回路 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| JPS632888Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS6252489B2 (ja) | ||
| JPS6031427Y2 (ja) | 電動機速度制御装置 | |
| JPH0347010B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |