JPS6291009A - 増幅器のバイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、テープレコーダの再生増幅器として用いられ
る増幅器のバイアス回路に関するもので、特にＩＣ（集
積回路）化に適し、かつ低電圧電源で使用し得る増幅器
のバイアス回路に関する。

（ロ）従来の技術 磁気テープに録音された信号を磁気ヘッ′ドで再生し、
再生された信号を増幅した後へッドフォンに供給するテ
ープレコーダにおいては、通常前記磁気ヘッドの出力信
号が印加される前蓋増幅回路と、該前置増幅回路の出力
信号が印加される主増幅回路とを内蔵するＩＣ（集積回
路）が用いられている。前記ＩＣとしては、例えば昭和
６０年３月２０日に発行された［ｔ８５三洋半導体ハン
ドブック　モノリシックバイポーラ集積回路箱」第７２
３頁乃至第７３１頁に記載された如きものが知られてい
る。前記ＩＣは、第２図に示す如く、磁気ヘッドの出力
信号を増幅する前置増幅回路（１）と、該前置増幅回路
（１）の出力信号を増幅する主増幅回路（２）とを備え
ている。しかして、前記前置増幅回路（１）のバイアス
と前記主増幅回路（２）のバイアスとは互いに独立に設
定されているので、前記主増幅回路（２）には、負帰還
用のコンデンサ（３）が外付けされている。

また、前記主増幅回路（２）は、第３図に示す如く、プ
ッシュプル接続された第１及び第２ＮＰＮ）うンジスタ
（４）及び（５）から成る出力段を備えており、前記第
１及び第２ＮＰＮ）ランジスタ（４）及び（５）は交互
に導通して出力端子（６）に増幅された信号を導出する
様に成されている。

（ハ）発明が解決しようとする問題点 しかしながら、前記負帰還用コンデンサ（３）の外付け
は、ＩＣの外付ビン数の増大、外付部品数の増大を招き
好ましくない。また、主増幅回路（２）を第３図の如き
構成にすると、第１ＮＰＮ）ランジスタ（４）のコレク
ターエミッタ間飽和電圧Ｖｃ＊　Ｃ，ａｔ　）１がＯ，
ＳＶ程度になり、第２ＮＰＮ）ランジスタ（５）のコレ
クタ・エミッタ間飽和電圧ｖｃ＋＋　Ｃｏａｔ）Ｚが０
．２ｖｓ度になるので、出力端子（６）の直流電圧を＋
Ｖｃｃ　（ただし、Ｖｃｃは電源電圧）にし、低電源電
圧で使用したとき、正側信号のクリップが生じ十分な出
力電圧が得られないという問題があった。

その為、低電源電圧で使用する場合は、主増幅回路（２
）として第４図に示す如＜ＰＮＰ）ランジスタ（７）と
ＮＰＮ　）ランジスタ（８）とをプッシュプル接続した
出力段を用いている。前記第４図の如き回路構成とすれ
ば、両トランジスタのコレクタ・エミッタ間飽和電圧が
等しく０．２Ｖ程度になり、十分な出力電圧を得ること
が出来る。しかしながら、ＰＮＰ）ランジスタは、ＩＣ
化に際し、ＮＰＮ　）ランジスタの１．５倍程度の面積
を必要とし、逆疋電流容量は１／１０１１度になるので
、ＩＣ化に不向きである。

に）　問題点な解決するだめの手段 本発明は、上述の点に鑑み成されたもので、前段増幅回
路と後段増幅回路の非反転入力端子を共通にバイアスす
る共通バイアス部と、前記後段増幅回路の負う還抵抗に
定電流を流す定電流回路とを備える点を特徴とするもの
である。

（ホ）作用 本発明に依れば、前段及び後段増幅回路の非反転入力端
子を共通にバイアスしているので、負帰還コンデンサの
省略を計ることが出来る。また、後段増幅回路の負帰還
抵抗に定電流を流しているので、出力中点の直流電圧を
＋■ｏｃから変化させることが出来、低電源電圧で使用
した場合にも十分大なる出力電圧を得ることが出来る。

（へ）実施例 第１図は、本発明の一実施例を示すもので、（９）は入
力信号源となる磁気ヘッド、（１ωは磁気ヘッド（９）
の出力信号を増幅する前＃増幅回路、（１１）は該前置
増幅回路１１ｃＪの出力信号を増幅する主増幅回路、ゆ
は抵抗（１３）文びＩから或つ、前置増幅回路（イ）の
非反転入力端子（＋）及び主増幅回路０１）の非反転入
力端子（＋）を共通にバイアスする共通バイアス部、（
１５１は前記主増幅回路Ｑｌｌの反転入力端子（へ）と
出力端子αｅとの間に挿入された負帰還抵抗、及びりは
ＰＮＰトランジスタ０樽と抵抗（ｔｌ及び■とから成り
、前記負帰還抵抗（１５に定電流を供給する定電流回路
である。尚、前置増幅回路部は＠段増幅回路を構成し、
主増幅回路αυは後段増幅回路を構成している。

磁気ヘッド（９）の出力信号は＠置増幅回路（１０１で
所定の周波数特性をもって増幅され、出力結合コンデン
サ（２Ｉ）、可変抵抗ノ及び入力結合コンデンサ（２３
を介して主増幅回路（１１）に印加され、前記主増幅回
路（１１）で増幅された後出力端子０６１から次段に伝
送されろ。その時、共通バイアス回路りの抵抗α３）及
び（１４）の出力中点の電圧■、は、 〔ただし、Ｒ１は抵抗０■の抵抗値、Ｒ１は抵抗０４の
抵抗値］ となり、前記電圧■１が前段増幅回路（１［）の非反転
入力端子（＋）及び主増幅回路０υの非反転入力端子（
＋）にバイアスとして印加される。その為、前置増幅回
路α１の反転入力端子（−）の電圧及び出力端子の電圧
もＶ、になろ。また、主増幅回路（１１）の非反転入力
端子（＋）の電圧がｖｌになるので、イマジナリイショ
ートの関係から反転入力端子（→の電圧もＶｌになる。

ところで、主増幅回路０１）の負帰還抵抗αつには、定
電流回路りの出力電流が供給されているので、出力端子
００の直流電圧Ｖ、は、 Ｖ、　＝　Ｖ、−Ｒ５Ｉ　　　　　・・・・・・・・・
　（２）〔ただし、Ｒ８は負帰還抵抗０勺の抵抗値〕と
なる。いま、主増幅回路Ｉの出力段が第３図に示す如く
プッシュプル接続された第１及び第２ＮＰＮ）ランジス
タ（４）支び（５）により構成されているとすれば、最
大出力電圧を得ることが出来る出力直流電圧Ｖ、は、 Ｖ　３　＝　’２　　（Ｖｃｃ　−（ＶＣｔ　（ｐａｔ
）Ｉ　＋Ｖｃン（ｐａｔ）２　））＋Ｖｃｔ（ｐａｔ＞
２・・・・・・・・・・・・（３） となる。しかして、前記第（２）式で示される直流電圧
ｖ２が前記第（３）式で示されるＶ、に等しくなる様に
すれば、主増幅回路αυの出力電圧を最大にすることが
出来ろ。その時、＋Ｖｃ、と前記直流電圧Ｖ、との差電
圧Δ■は、 Δ　ｖ＝−１−（ｖＣ冨Ｃｏａｔ）ドＶｃ鵞Ｃｚａｔ）
２　　）　　　　　”””　　ｆ４）となるので、△Ｖ
＝Ｒ，Ｉ　　となる様に定電流回路Ｕの出力電流を設定
すればよい。

（ト）発明の効果 以上述べた如く、本発明に依れば、前段及び後段増幅回
路の非反転入力端子を共通にバイアスしているので、後
段増幅回路の負帰還コンデンサを省略することが出来、
ＩＣ化に際しての外付ピン数の削減及び外付部品の削Ａ
、ｙｔ計ることが出来る。

また共通バイアス化により、前段及び後段増幅回路の立
上り特性と後段増幅回路の非反転及び反転入力端子の立
上り特性を揃えることが出来るので、過渡特性の改善を
計ることが出来る。更に、定電流回路を用いその出力電
流を負帰還抵抗に流す様にしているので、出力直流電圧
の調整を行うことが出来、後段増幅回路の出力段をＮＰ
Ｎ）ランジスタで構成し、低電源電圧を使用した場合で
も犬なる出力電圧を得ることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来の増幅器を示す回路図、第３図は主増幅回路の出力段
の一例を示す回路図、及び第４図はその別の例を示す回
路図である。 主な図番の説明 （１１・・・前置増幅回路、　ｑυ・・・主増幅回路、
　リ・・・共通バイアス部、　叫・・・負帰還抵抗、　
０・・・定電流回路。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　夫 第２図

Claims (1)

【特許請求の範囲】
1. （１）前段増幅回路と後段増幅回路とから成る増幅器の
   バイアス回路であって、前記前段及び後段増幅回路の非
   反転入力端子を共通にバイアスする共通バイアス部と、
   前記後段増幅回路の出力端子と反転入力端子との間に挿
   入された負帰還抵抗と、該負帰還抵抗に定電流を流す定
   電流回路とから成り、前記後段増幅回路の入出力端子間
   に前記負帰還抵抗と前記定電流とによって決まる電位差
   を生じさせる様にしたことを特徴とする増幅器のバイア
   ス回路。