JPS5834964B2 - ゾウフクカイロ - Google Patents

Description

【発明の詳細な説明】 本発明はビデオテープレコーダの音声帯又はカセットテ
ープレコーダの録音又は再生に用いる増幅回路に関する
。

ビデオテープレコーダの音声帯又はカセットテープレコ
ーダに使用される増幅回路の前置増幅器は極めて微弱な
信号が入力として印加されるものであり、したがって、
電源からの妨害信号や入力増幅段における雑音電圧を出
来うる限り小さい値に抑制する配慮が払われねばならな
い。

さらに、前置増幅器には高い利得が要求されるのみなら
ず電源スィッチの投入、録音、再生などの機能の切り換
え、負荷の変動あるいはショートなどの過渡的な現象に
対してその動作が安定であることも要求される。

本発明は上記の要求の全てをみたし、しかも半導体集積
回路化にも好適な増幅回路を提供するものである。

図は本発明にかかる増幅回路の基本的な回路図であり、
図においてＬ２，３．４及び５は各増幅段を構成するト
ランジスタ、６はトランジスタ１の高インピーダンス負
荷を構成するトランジスタ、７は過電流及び過電圧に対
する保護用のトランジスタ、８，９及び１０はそれぞれ
トランジスタ１，２及び６に対して温度ならびに電源電
圧の変動に影響されない安定なバイアス電圧を供給する
ためのダイオード、１１及び１２はトランジスタ６に流
す電流を設定するとともに温度変化、電源電圧変動及び
素子のばらつきに対して回路の安定化をはかるための抵
抗、１３，１４，１５及び１６はトランジスタ１にバイ
アス電圧を供給するための抵抗、１７はトランジスタ１
，２の共通エミッタ直列抵抗、１８はトランジスタ５の
エミッタ直列抵抗、１９，２０及び２１は抵抗１８とと
もにトランジスタ２のベースバイアス電圧供給回路部を
構成する抵抗、２２はエミッタフォロワトランジスタ３
に対する抵抗、２３はエミッタフォロワトランジスタ３
ならびにトランジスタ４の共通エミッタ抵抗、２４はト
ランジスタ４のコレクタ負荷抵抗、２５はトランジスタ
７のベースエミッタ間にバイアス電圧を発生させる抵抗
、そして２６はトランジスタ３のベースとトランジスタ
４のコレクタ間に挿入するミラー容量を形成し、高域周
波数に対して減衰を与えるとともに増幅回路の動作を安
定にするためのコンデンサである。

すなわち、以上の回路要素によって構成される回路部（
図中点線で包囲した部分）は半導体集積回路化にとって
極めて都合のよい回路配置であり、前置増幅器としてあ
らゆる用途に用い得るように必要、最小限の端子が設け
られている。

２７は入力の印加される端子、２８は増幅回路の共通接
地端子、２９は増幅出力端子、３０は電源電圧供給端子
、そして３１は帰還の帰路端子である。

かかる本発明の増幅回路の動作を以下に説明する。

入力端子２７にコンデンサ３２を経て、たとえばマイク
ロホン、ピックアップ、又は再生ヘッドなどからの入力
誘起電圧が加えられ、かつ、スイッチ３３が閉じられる
と電源３４から端子３０をへて動作電圧が加えられ増幅
回路が作動する。

すなわち、入力誘起電圧は抵抗１６を経てトランジスタ
１に加えられ、このコレクタに増幅出力が生じ、これが
次段のエミッタフォロワトランジスタ３のベースにカロ
わり、さらにエミ゛ンタフオロワトランジスタ３のエミ
ッタより次段のトランジスタ４のベースにカロわり、そ
のコレクタ回路に接続したコレクタ負荷抵抗２４の両端
に増幅出力が発生する。

この段利得は抵抗２４と２３の抵抗値の比に比例するが
、増幅安定度を得るために抵抗２２と２３の値を選ぶと
ともに抵抗２３によりトランジスタ３の入力インピーダ
ンスを太きくシ、コンデンサ２６の容量を半導体集積回
路で構成できる小さな値とする配慮が払われている。

さらに、コレクタ負荷抵抗２４の両端に発生した出力を
トランジスタ５のベースに加え、トランジスタ５をエミ
ッタフォロワとして作動させ抵抗１８の両端に出力電圧
を得、抵抗２５を経て出力端子２９に増幅出力電圧を得
る。

この出力電圧はコンデンサ３５を経て次の増幅回路へ結
合されるわけであるが、本発明の増幅回路を前置増幅器
として用いる場合には、ピックアップ、再生ヘッドなど
に対しては周波数等化を行う必要がある。

抵抗３６、コンデンサ３７及び抵抗３８は必要な等化を
行う帰還回路網を構成する。

すなわち、位相に関してみるとき、トランジスタ１の出
力は入力に対して逆相になり、トランジスタ３，４の合
成出力がトランジスタ４のコレクタで再び反転されて入
力と同相となり、さらに、トランジスタ５はエミッタフ
ォロワであることから位相反転に関与せず、したがって
出力端子２９へ出力される増幅信号は入力と同相であり
この増幅信号が帰還回路網と抵抗２１を経てトランジス
タ２のベースに帰還されている。

この回路網を経た信号は出力から同相でトランジスタ２
のベースを経てエミッタに帰り、さらにトランジスタ１
のベースに同相で帰る。

すなわちこのことは同一出力を得るのに入力電圧が大き
くなったことと等価であり、全体の利得は下がることに
なり負帰還作用がなされるわけである。

本発明にかかる増幅回路の利得は十分大きいため抵抗１
９と２０の値を抵抗３６と３８の値より大きく選ぶとと
もにコンデンサ３７と抵抗２１の値を負帰還を行う周波
数に対して影響することのない値とするならば、全体の
利得は抵抗３６と３８の値によりほぼ決定される。

なお、抵抗３６を選定して周波数に依存するインピーダ
ンスを適当な値とするならばそれぞれの前置増幅器に必
要な周波数等化を行うことができる。

ところで、かかる増幅回路においては端子２７゜２９あ
るいは３１に外部から異常な電圧力切口わることが時と
して発生し、このためかかる異常時に増幅回路の機能が
損われることのないように安定化のための対策を施して
おかねばならない。

たとえば端子２７が電源電圧端子に接触したとするとト
ランジスタ１のベースバイアス電圧が大きくなりそのコ
レクタ電流は増加しトランジスタ３のベース電圧は低下
しトランジスタ４のコレクタ電流は大きくなる。

このため、トランジスタ４のベース電圧は上昇しトラン
ジスタ５のエミッタ電圧が上昇するため抵抗１９を経て
トランジスタ５のエミッタに繋がるトランジスタ２のベ
ース電圧が上昇し、トランジスタ１の電流を低下させる
方向での安定化のための効果が奏される。

なお、かかる安定化のための対策を施すにあたり、抵抗
１６の値を適当値に選ぶことが大切である。

同様にして端子３１の場合はトランジスタ１と２が直流
的には差動増幅器を構成するので端子２７の場合とは回
路動作が逆となるので、同様に抵抗２１の値を先に述べ
た増幅作用を考慮して適当な値に選ぶ。

さらに、端子２９が接地した場合にはトランジスタ５の
エミッタベース間に大きな電圧がかかり大きなエミッタ
電流が流れるおそれがあるが、本発明の増幅回路ではト
ランジスタ７と抵抗２５によって回路動作を安定化させ
る効果が奏される。

たとえば端子２９が接地した場合、トランジスタ７のベ
ースには抵抗２４、トランジスタ５のベースエミッタ及
び抵抗２５によってバイアス電圧が印加され、トランジ
スタ７に電流が流れる。

すなわち、トランジスタ５のエミッタと接地間には抵抗
１８と２５が並列接続されこの抵抗を通して電流が流れ
ようとするがトランジスタ７に流れる電流によってトラ
ンジスタ７のコレクタ電圧が引き下げられるためトラン
ジスタ５のベース電圧が下がりトランジスタ５のエミッ
タ回路に流れる電流が制限される。

なお、端子２９が電源に触れた場合にはトランジスタ５
と７のベースエミッタ間はともに逆バイアスとなり異常
電流は流れない。

これらの動作を適当なものとするように抵抗２４と２５
の値を設定する。

以上説明した本発明の増幅回路では、トランジスタ１と
２で構成される差動増幅器のベースバイアス電圧がダイ
オード８と抵抗１４の直列接続体を含むベースバイアス
供給回路と、ダイオード９と抵抗２０の直列接続体を含
むベースバイアス供給回路、すなわち同一のベースバイ
アス供給回路形式により与えられるため、電源電圧ある
いは温度の変動に対してトランジスタ１と２のベースバ
イアス電圧は同一の変化を示す。

このため、両トランジスタのベース間のオフセット電圧
の変動が極めて小さくなり、電源電圧変動ならびに温度
変動に対して直流動作点の安定化がはかられ、安定な増
幅度を有するところとなる。

また、接地電源への接触などの異常事故が発生したとき
、回路動作を安定化させる機能も備え、しかも回路の端
子数が少なく半導体集積回路化に適した回路配置を備え
る増幅回路をうろことが可能となる。

【図面の簡単な説明】

図は本発明にかかる増幅回路の基本的な回路構成を示す
図である。 １．２，３，４，５・・・・・・増幅段構成用トランジ
スタ、６・・・・・・高インピーダンス負荷構成用のト
ランジスタ、７・・・・・・保護用トランジスタ、８，
９゜１０・・・・・・バイアス供給用ダイオード、ｌＬ
１２・・・・・・トランジスタ６の電流設定用抵抗、１
３゜１４．１５，１６・・・・・・トランジスタ１のバ
イアス供給用抵抗、１７・・・・・・共通エミッタ抵抗
、１８・・・・・・トランジスタ５のエミッタ抵抗、１
９，２０゜２１・・・・・・トランジスタ２のバイアス
供給用抵抗、２２・・・・・・トランジスタ３のエミッ
タ抵抗、２３・・・・・・トランジスタ３と４に共通の
エミッタ抵抗、２４・・・・・・コレクタ負荷抵抗、２
５・・・・・・バイアス発生用抵抗、２６・・・・・・
ミラー容量用コンデンサ、２７・・・・・・入力端子、
２８・・・・・・共通接地端子、２９・・・・・・増幅
出力端子、３０・・・・・・電源電圧供給端子、３１・
・・・・・帰還端子、３２・・・・・・入力結合用コン
デンサ、３３・・・・・・スイッチ、３４・・・・・・
直流電源、３５・・・・・・出力結合用コンデンサ、３
６．３８・・・・・・帰還回路網構成用抵抗、３７・・
・・・・帰還回路網構成用コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ コレクタに一方の極性のトランジスタよりなるコレ
   クタ負荷が接続され、ベースに入力信号の印加される第
   １のトランジスタ、該第１のトランジスタのエミッタに
   エミッタが接続された第２のトランジスタよりなる差動
   増幅器と、前記第１のトランジスタのコレクタに生じる
   増幅出力をエミッタフォロワ増幅する第３のトランジス
   タと、該第３のトランジスタのエミッタにベースが接続
   され、コレクタ回路ならびにエミッタ回路に利得設定用
   の抵抗がそれぞれ接続され、前記第３のトランジスタで
   エミッタフォロワ増幅された信号をさらに増幅してコレ
   クタに増幅出力を発生する第４のトランジスタと、該第
   ４のトランジスタで増幅した信号がベースに印カ目され
   エミッタに出力を発生する第５のトランジスタと、前記
   第５のトランジスタのエミッタにベースが、ベースにコ
   レクタが接続された第６のトランジスタと、前記第５の
   トランジスタのエミッタと出力端子との間に接続された
   過電流検出抵抗とを備えるとともに、前記第１〜第６の
   トランジスタを他方の極性のトランジスタとし、前記第
   ２のトランジスタのベースと前記第５のトランジスタの
   エミッタとの間を抵抗を介して接続してなり、異常動作
   時に前記過電流検出抵抗の両端に発生する電圧が印カ目
   されて導通する前記第６のトランジスタで前記第５のト
   ランジスタの電流を制限するとともに、前記第５のトラ
   ンジスのエミッタより前記第２のトランジスタのベース
   に直流帰還を与えることを特徴とする増幅回路Ｏ