JPS61129702A - ヘツド素子用増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、直流バイアス動作形式のヘッド素子を用い
て媒体上に記録された交流信号を取出し増幅するヘッド
素子用増幅回路に関し、特に、回路中の直流遮断用のコ
ンデンサを小容世化できるようにしたものに関する。

〈従来の技術〉 最近、コンパクトカセットテープ等を利用するデジタル
オーディオテープレコーダ（以下ＤＡＴという）が開発
されている。この一方式である固定ヘッドを用いたＤＡ
Ｔ　（以下５−ＤＡＴという）においては、ヘッド素子
として、例えば磁気抵抗効果を利用したＷＩ膜ヘッド素
子（以下ＭＲヘッノドいう）等が注目されてきている。

このＭＲヘッノド、媒体上の磁気記録信号による磁気変
化を素子の抵抗変化として検出するため、素子に直流バ
イアスを印加しこれを電圧として取出すようにしている
。すなわち、この種ヘッド素子は動作時に直流バイアス
を印加するため、同素子出力を増幅する増幅回路として
は信号経路上に何らかの直流遮断構成、例えば直流遮断
用のコンデンサを設ける必要があり、また５−ＤＡＴへ
の適用時等には、ヘッド素子およびその増幅回路は、媒
体上のトラック数（例えば２２トラツク）分だけ並列に
設ける必要があり、一般的には第２図に示すような構成
となる。

なお、第２図において、４・・・は直流遮断用のコンデ
ンサ、３・・・は直流バイアス動作形式のヘッド素子で
あるＭＲヘッノド５・・・は増幅回路、１．２・・・は
それぞれ直流“電圧源および定電流回路、８は出力端子
であり、媒体側は図示していない。

従来のこの種ヘッド素子用増幅回路を１トラック分示せ
ば、例えば第３図および第４図のようなものがあった。

まず、第３図の構成を説明すると、直流電圧源１から定
電ｂ：を回路２を介しバイアスされたＭＲヘッノドの出
力を、入力側インピーダンス素子が直流遮断用のコンデ
ンサ４　（値：Ｃ２）で構成され出力側インピーダンス
素子が抵抗６０（値：Ｒ２）で構成された反転増幅構成
のオペアンプ５で受けている。この回路の絶対利得Ｇお
よび直流遮断周波数ｆｃについて考えると次のようにな
る。

Ｇ　　＝　　Ｒ２，／Ｒｔｌ　　　　　　　　　・・・
（１）ｆｃ’＝　　１／（２π・Ｃ２・Ｒｈ＋　　・・
・（２）ここで、Ｒ１１はＭＲヘッノドのインピーダン
ス値に該当し、これはほぼ低抗性で一般的には数１０〜
数１００Ωである。

ここで、このインピーダンス値Ｒ１１を１００Ω、直流
遮断周波数ｆｃを１ｋＨｚと仮定し、その時の直流遮断
用のコンデンサ４の値Ｃ２を（２）式から求めてみると
、 Ｃ２＝　　１／（２π・ｆｃ−Ｒｈ） ＝　　　Ｌ５９μＦ　　　　　　　　・・・（３）とな
る。この１．５９μＦという値は、コンデンサ４の耐圧
にもよるが、慨して大きなものといえ、コンデンサ４の
体積は大きなものとなる。したがって、この回路を第２
図に示すような形で応用した場合これらコンデンサ４が
極めて大きな空間を占有してしまい、高密度実装あるい
はＩＣ化等には全く不向きとなる。

そこで、これを解決するものとして、第４図に示すよう
な回路がある。これはオペアンプ５を抵抗６１．６２に
より非反転増幅構成と１ノ、同オペアンプ５の非反転入
力端に設けられた接地抵抗６３（値：Ｒ３）をＲｈ　＜
＜Ｒ３としたものである。これにより直流遮断用のコン
デンサ４をある程度小さな容量値に抑え得るが、半面、
低周波域において高抵抗値の接地抵抗６３に生じる抵抗
雑音はそのままオペアンプ５で増幅されて出力端子８に
あられれＳ／Ｎが悪化するとともに、オペアンプ利得が
大きいと直流利得によるオフセットの問題も生じてくる
。

〈発明か解決しようとする問題点〉 この発明は、前記従来の技術における欠点を解決し、直
流遮断用のコンデンサを小容量化して５−ＤＡＴ等にお
ける多数回路での高密度実装あるいはＩＣ化等を容易に
するとともに、Ｓ／Ｎの悪化あるいはオフセットの発生
等の不都合を防止しなヘッド素子用増幅回路を提供しよ
うとするものである。

く問題点を解決するための手段〉 この発明は、直流バイアス動作形式のヘッド素子の出力
を直流遮断用のコンデンサを介して増幅回路に供給する
にあたり、この増幅回路の出力信号もしくはその対応信
号をそれぞれ第１のインピーダンス回路および第２のイ
ンピーダンス回路を介して前記直流遮断用のコンデンサ
の両端に印加したものである。

く作用〉 第１のインピーダンス回路および第２のインピーダンス
回路のインピーダンス比に応じて直流遮断用のコンデン
サの値が実質的に減少し、回路の帰還ループ等により抵
抗雑音によるＳ／Ｎの悪化および直流オフセットの発生
が可及的に少なくなる。

〈実施例１〉 この発明の基本的構成をを第１図に示す。第１図の構成
を説明すると、直流電圧源１から定電流回路２を介しバ
イアスされたＭＲヘッノドの出力端は、直流遮断用のコ
ンデンサ４　（値：０１）を介して増幅回路の第１の入
力端を形成するオペアンプ５の反転入力端に接続され、
このオペアンプ５の反転入力端は同オペアンプ５の出力
端に第１のインピーダンス回路を形成する抵抗６　（値
：Ｒ１）を介して接続され、増幅回路の第２の入力端を
形成するオペアンプ５の非反転入力端は基準電位点であ
る接地点に接地され、そしてさらにＭＲヘッノドの出力
端はオペアンプ５の出力端に第２のインピーダンス回路
を形成する抵抗１　（値：Ｒ２）を介して接続されてい
る。

そして最終的な出力はオペアンプ５の出力端に接続され
た出力端子から取出すようになっている。

この回路構成の動作を、周波数ｆ−利利得時特性それぞ
れリニアスケールで示した第５図に基づき、説明する。

まず、直流遮断用のコンデンサ４、第１のインピーダン
ス回路を形成する抵抗６、オペアンプ５からなる部分は
、第５図中に破線で示すような護持性を有する仮想アン
プとみなし得る。また、ＭＲヘッノド　（インピーダン
ス値：Ｒｈ）、第２のインピーダンス回路を形成する抵
抗γからなる帰還回路は、前記仮想アンプの上限利得を
第５図中に一点鎖線で示すような利得、すなわちＲ２／
Ｒｈに制限する。したがって、この回路の総合特性は第
５図中に実線で示すようなものとなる。ところで、前記
仮想アンプの護持性（破線）上で利得が１となる周波数
ｆａは、直流遮断用のコンデンサ４と第１のインピーダ
ンス回路を形成する抵抗６のインピーダンスが一致した
時であるから、 ｆａ　　＝　　１／（２π−ＣＩ　　・Ｒ１）・＝（４
）である。この回路の総合特性における折曲点、すなわ
ち直流遮断周波数ｆｃは前記（４）に基づき第５図を用
いて比例的に求められ、次のようになる。

ｆｃ＝　　１／（２π・ＣＩ　Ｒ１・）ｘＲ２／Ｒｈ＝
　　１／（２π・ＣＩ　Ｒｈ　・）ｘＲ２／Ｒ１・・・
（５） ここで第３図の場合と同じ条件、インピーダンス値Ｒｈ
を１００Ω、直流遮断周波数ｆｃを１ｋｌ−１ｚとして
直流遮断用のコンデンサの値Ｃ１を求めるとＣ１＝　　
Ｃ２ＸＲ２／Ｒ１・・・（６）となり、直流遮断用のコ
ンデンサは第３図の場合より、Ｒ２，／Ｒ１小容伍化で
きることになる。Ｒ２／Ｒ１の値としては、できるだけ
小さくすることが望ましいが、オペアンプ５の入力イン
ピーダンス、入力バイアス電流等の制限から、実際には
１／１０〜１／１０００程度となる。したがって、この
回路は第２図に示すような回路に応用した場合これらコ
ンデンサ１は相当小さくて済み、高密度実装あるいはＩ
Ｃ化等には極めて有利となる。

次に、この回路の低周波域における抵抗雑音の影響を考
えてみると、まず、ＭＲヘッノドの抵抗性インピーダン
スおよび第２のインピーダンス回路を形成する抵抗１の
各抵抗雑音は、第３図の場合と同様に、直流遮断用のコ
ンデンサ４でほとんどカットされ出力への寄与は少ない
。また、第１のインピーダンス回路を形成する抵抗６の
抵抗雑音は、帰還ループ内であるため利得が１であり、
かつ回路の総合特性における上限利？１Ｒ２／Ｒｈ（通
常動作域）からみればこの影響は極めて少ない。したが
って、出力端子８のＳ／Ｎは良好となる。

また、この回路では帰還ループが効果的に形成されてい
るので直流オフセット等も問題ない程度に抑え得る。

なお、以上の説明からも明らかなように、この回路構成
において、直流遮断用のコンデンサ４を小容量化し、か
つ通常動作利得を大きくするためには、できるだけ理想
化条件Ｒｈ　＜＜Ｒ２＜＜Ｒ１に近づけることが望まし
い。

〈実施例２〉 第６図は、第１のインピーダンス回路および第２のイン
ピーダンス回路として、分岐抵抗接地構成のＴ形抵抗網
９．１０をそれぞれ用いたものである。Ｔ形抵抗網はそ
の一端入力を分圧して他端に出力伝達するから等価的に
より高抵抗を用いたことになり回路動作が前記理想化条
件に近づくことになる。他の構成は実施例１と同様であ
る。

〈実施例３〉 第７図は、第１のインピーダンス回路として、ダイオー
ド１１を用いたものである。ここでダイオード１１の向
きは双方向いずれでも可である。このダイオード１１は
非導通状態で極高抵抗として機能しているので回路動作
を前記理想化条件により近づけることができる。他の構
成は実施例１と同様である。

く実茄例４〉 第８図は、実施例１の構成から直流電圧源１、定電流回
路２を取除き、第１のインピーダンス回路および第２の
インピーダンス回路にそれぞれＰＮＰトランジスタ１２
．１３のコレクターエミッタ間を、いずれも各コレクタ
側が直流遮断用のコンデンサ４側に位置するように直列
に追加介挿し、これらＰＮＰトランジスタ１２．１３の
各ベースに所定直流電圧をそれぞれ印加してなるもので
ある。このベース接地構成のＰＮＰトランジスタ１２．
１３は、それぞれのベース電圧を制御することによって
、ＭＲヘッノドの直流バイアス電流およびオペアンプ５
の入力バイアス電流を供給することができ、かつ交流信
号に対するＰＮＰトランジスタ１２．１３のコレクター
エミッタ間は抵抗６．１に対しぼとんど無視でき、本来
の動作には何ら支障を及ぼさない 〈実施例５〉 第９図は、オペアンプ５の出力側に非反転増幅構成のア
ンプ１４をシリーズに一段追加し、このアンプ１４の出
力端とＭＲヘッノドの出力端との間に第２のインピーダ
ンス回路を形成する抵抗７を接続したものである。この
ように第２のインピーダンス回路の一端接続先は、必ず
しもオペアンプ５の出力端でなくとも、そのオペアンプ
５の出力対応信号を得られる部分であれば良い。また、
出力端子８に変え、追加アンプ１４の出力端を出力端子
８゛としても良い。他の構成は実施例１と同様である。

〈実施例６〉 第１０図は、実施例１におけるオペアンプ５の構成をＰ
ＮＰトランジスタ１５．１６および抵抗１７．１８．１
９でディスクリート構成するとともに、ＰＮＰトランジ
スタ１６のコレクタ出力をさらにＰＮＰトランジスタ２
０、抵抗２１からなるエミツタフオロク回路でバッファ
増幅し、出力端子２３から取出すようにしたものである
。２２は負電源である。他の構成は、実施例１と同様で
ある。

〈実施例７〉 第１１図は、増幅回路の第１の入力端をオペアンプ５の
非反転入力端とし、増幅回路の第２の入力端をオペアン
プ５の反転入力端とした点で実施例１ないし実施例６と
異なる。このためこの実施例では、ＰＮＰトランジスタ
２４．２５からなるコレクタフォロワを介在させて、直
流遮断用のコンデンサ４側にオペアンプ５の出力を戻し
ている。すなわちＰＮＰトランジスタ２４．２５の各エ
ミッタはそれぞれ抵抗２６．２１を介して正電源２８に
接続され、両ベースは、オペアンプ５の出力端に共通接
続されるとともにＰＮＰトランジスタ２４のコレクタが
ＭＲヘッノドの出力端に、ＰＮＰトランジスタ２５のコ
レクタがオペアンプ５の非反転入力端に接続されている
。第１のインピーダンス回路として機能は、ＰＮＰトラ
ンジスタ２５のべ一スーコレク９間インピーダンスが受
は持ち、また第２のインピーダンス回路として機能は、
ＰＮＰトランジスタ２４の一スーコレクタ間インピーダ
ンスが受は持ち、前述の各実施例と同様に動作する。さ
らに、これらＰＮＰトランジスタ２４．２５は、実施例
４と同様に、ＭＲヘッノドの直流バイアス電流、オペア
ンプ５の入力バイアス電流の供給源をも兼用しており、
これらバイアス電流値の制御は抵抗２Ｇ、２７でなされ
る。

〈実施例８〉 第１２図は、やはり増幅回路の第１の入力端をオペアン
プ５の非反転入力端とし、増幅回路の第２の入力端をオ
ペアンプ５の反転入力端とした構成であり、さらにこの
オペアンプ５の出力を反転増幅構成のアンプ２９で増幅
し、このアンプ２９の出力を第１のインピーダンス回路
を形成する抵抗６を介してオペアンプ５の非反転入力端
に供給するとともに、オペアンプ５の出力をＮＰＮトラ
ンジスタ３２からなるコレクタフォロワを介してＭＲヘ
ッノドの出力端に接続している。この場合ＮＰＮトラン
ジスタ３２のベース−コレクタ間インピーダンスが第２
のインピーダンス回路に該当することは、実施例７の場
合と同様であり、同ＮＰＮトランジスタ３２がＭＲヘッ
ノドの直流バイアス電流を供給することもまた同様であ
る。なお負電源３０とＮＰＮｔ−ランジスタ３２のエミ
ッタとの間に接続された抵抗３１はバイアス調整用であ
る。この構成によっても他の実施例と同様の作用効果を
得ることができる。

〈発明の効果〉 以上説明したように、この発明のヘッド素子用増幅回路
は、媒体上に記録された信号成分を検出する直流バイア
ス動作形式のヘッド素子と、第１の入力端が直流遮断用
のコンデンサを介して前記ヘッド素子の出力点に接続さ
れるとともに第２の入力端が基準電位点に接続される増
幅回路と、この増幅回路の出力信号もしくはその対応信
号を前記第１の入力端に印加する第１のインピーダンス
回路と、この増幅回路の出力信号もしくはその対応信号
を前記ヘッド素子の出力点に印加する第２のインピーダ
ンス回路とで構成したので、インピーダンス回路のイン
ピーダンス比に応じて直流遮断用のコンデンサの値が実
質的に減少し同コンデンサを小形化でき多数回路の高密
度実装あるいはＩＣ化等を容易とすることができ、また
回路の帰還ループ等により抵抗雑音および直流オフセッ
トの影響を可及的に少なくでき、Ｓ／Ｎあるいはオフセ
ット特性が良好となり、もって信号成分中の交流成分の
みを効果的に増幅することができる。

【図面の簡単な説明】

第１図は、この発明のヘッド素子用増幅回路の実施例の
構成を示す回路図、 第２図は、５−ＤＡＴ等におけるヘッド素子用増幅回路
構成を示す回路図、 第３図は、従来のヘッド素子用増幅回路の構成を示す回
路図、 第４図は、別の従来のヘッド素子用増幅回路の構成を示
す回路図、 第５図は、第１図に示す実施例１の動作を説明ツるため
の周波数ｆ−利得Ｇ特性図、 第６図ないし第１２図は、それぞれこの発明の実施例２
ないし実施例８の構成を示す回路図である。 １・・・直流電圧源 ２・・・定電流回路 ３・・・ＭＲヘッノドヘッド素子） ４・・・直流遮断用のコンデンサ ５・・・オペアンプ（増幅回路）。 ６・・・抵抗（第１のインピーダンス回路）１・・・抵
抗（第２のインピーダンス回路）８・・・出力端子 特許出願人　　日本楽器製造株式会社 第１図 第３図 第４図 第５図 ３８６図 第７図 第８図 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 媒体上に記録された信号成分を検出する直流バイアス動
   作形式のヘッド素子と、 第１の入力端が直流遮断用のコンデンサを介して前記ヘ
   ッド素子の出力点に接続されるとともに第２の入力端が
   基準電位点に接続される増幅回路と、この増幅回路の出
   力信号もしくはその対応信号を前記第１の入力端に印加
   する第１のインピーダンス回路と、 この増幅回路の出力信号もしくはその対応信号を前記ヘ
   ッド素子の出力点に印加する第２のインピーダンス回路
   とを具備してなり、前記信号成分中の交流成分を増幅す
   るヘッド素子用増幅回路