JPS6123887B2 - - Google Patents
Info
- Publication number
- JPS6123887B2 JPS6123887B2 JP53062511A JP6251178A JPS6123887B2 JP S6123887 B2 JPS6123887 B2 JP S6123887B2 JP 53062511 A JP53062511 A JP 53062511A JP 6251178 A JP6251178 A JP 6251178A JP S6123887 B2 JPS6123887 B2 JP S6123887B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- turned
- direct
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は例えば音響機器用に好適する直結増
幅回路に係り、特にその電源投入時に発生するノ
イズを可及的に軽減し得るようにしたものに関す
る。
幅回路に係り、特にその電源投入時に発生するノ
イズを可及的に軽減し得るようにしたものに関す
る。
近時、音響機器の分野では増幅器等の種々の電
気回路を個別部品によるのでなくいわゆるIC化
するようにしている。そして、IC化に伴つて最
も基本的な回路構成である直結増幅回路が多く用
いられている。
気回路を個別部品によるのでなくいわゆるIC化
するようにしている。そして、IC化に伴つて最
も基本的な回路構成である直結増幅回路が多く用
いられている。
しかしながら、かかる従来の直結増幅回路を音
響機器に使用した場合、電源投入時において直流
レベルの急激な変動に起因して生じるいわゆるポ
ツプノイズが、スピーカを通して不所望なボツ音
として出力されてしまうという欠点を有してい
た。
響機器に使用した場合、電源投入時において直流
レベルの急激な変動に起因して生じるいわゆるポ
ツプノイズが、スピーカを通して不所望なボツ音
として出力されてしまうという欠点を有してい
た。
すなわち、これは電源投入時オフ状態にある後
段側トランジスタのコレクタ電位が前段側トラン
ジスタのオンと同時に急激に変化してしまうこと
によつている。なお、従来より知られているこの
種のポツプノイズ発生防止対策は、定常時の内部
的な特性に悪影響を及ぼしがちであるという問題
を有している。
段側トランジスタのコレクタ電位が前段側トラン
ジスタのオンと同時に急激に変化してしまうこと
によつている。なお、従来より知られているこの
種のポツプノイズ発生防止対策は、定常時の内部
的な特性に悪影響を及ぼしがちであるという問題
を有している。
そこで、この発明は以上のような点に鑑みてな
されたもので、電源投入時に外部的に初期化して
駆動される電流ゲイン制御回路を備えることによ
り、定常時の内部的な特性に影響を与えることな
く、電源投入時の不所望なポツプノイズの発生を
防止し得るようにした極めて良好なる直結増幅回
路を提供することを目的としている。
されたもので、電源投入時に外部的に初期化して
駆動される電流ゲイン制御回路を備えることによ
り、定常時の内部的な特性に影響を与えることな
く、電源投入時の不所望なポツプノイズの発生を
防止し得るようにした極めて良好なる直結増幅回
路を提供することを目的としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第１図はテープレコーダの再生回路
に適用した場合を示すもので、再生ヘツドPHよ
りコンデンサC1を介して再生信号が供給される
入力端INはトランジスタQ1のベースに接続され
ている。そして、このトランジスタQ1はエミツ
タが抵抗R1を介して接地され且つコレクタが抵
抗R2を介して後述する電源ラインＶcのV1点に接
続されると共に抵抗R3を介してトランジスタQ2
のベースに接続される。また、このトランジスタ
Q2はコレクタが抵抗R4を介して電源ラインＶcの
V2点に接続され且つエミツタが直接的にトラン
ジスタQ3のベースに接続されると共に抵抗R5，
R6を直列に介して前記トランジスタQ1のベース
に帰還的に接続される。さらに、トランジスタ
Q3はコレクタが抵抗R7を介して電源ラインＶcの
V2点に接続されると共にコンデンサC2を介して
出力端OUTに接続され且つエミツタが抵抗R8、
コンデンサC3を並列に介して接地されると共に
直接的に前記抵抗R5，R6の接続中点に接続され
る。
に適用した場合を示すもので、再生ヘツドPHよ
りコンデンサC1を介して再生信号が供給される
入力端INはトランジスタQ1のベースに接続され
ている。そして、このトランジスタQ1はエミツ
タが抵抗R1を介して接地され且つコレクタが抵
抗R2を介して後述する電源ラインＶcのV1点に接
続されると共に抵抗R3を介してトランジスタQ2
のベースに接続される。また、このトランジスタ
Q2はコレクタが抵抗R4を介して電源ラインＶcの
V2点に接続され且つエミツタが直接的にトラン
ジスタQ3のベースに接続されると共に抵抗R5，
R6を直列に介して前記トランジスタQ1のベース
に帰還的に接続される。さらに、トランジスタ
Q3はコレクタが抵抗R7を介して電源ラインＶcの
V2点に接続されると共にコンデンサC2を介して
出力端OUTに接続され且つエミツタが抵抗R8、
コンデンサC3を並列に介して接地されると共に
直接的に前記抵抗R5，R6の接続中点に接続され
る。
ここで、電源ラインＶcは電池等の電源Ｅから
スイツチSW1を介して接続されるデカツプリング
用の抵抗R8、コンデンサC4の接続中点が前記V2
点を与え且つ該V2点からさらにデカツプリング
用の抵抗R9、コンデンサC5の接続中点が前記V1
点を与える如くなされている。
スイツチSW1を介して接続されるデカツプリング
用の抵抗R8、コンデンサC4の接続中点が前記V2
点を与え且つ該V2点からさらにデカツプリング
用の抵抗R9、コンデンサC5の接続中点が前記V1
点を与える如くなされている。
一方、スイツチSW1と連動関係にあるスイツチ
SW2は前記電源Ｅに一端が接続されると共に他端
が直流ゲイン制御回路GCを構成する制御パルス
発生器PGに接続されている。そして、この制御
パルス発生器PGの出力端はコンデンサC6を介し
て接地されると共に抵抗R10を介してトランジス
タQ4のベースに接続される。また、このトラン
ジスタQ4はエミツタが直接的に接地され且つコ
レクタが前記トランジスタQ1のベースと接地間
に直列的に接続されている抵抗R11とコンデンサ
C7との接続中点に接続されると共に、図示はし
ないが同様に構成される他チヤンネルの該当個所
に必要に応じて接続される。
SW2は前記電源Ｅに一端が接続されると共に他端
が直流ゲイン制御回路GCを構成する制御パルス
発生器PGに接続されている。そして、この制御
パルス発生器PGの出力端はコンデンサC6を介し
て接地されると共に抵抗R10を介してトランジス
タQ4のベースに接続される。また、このトラン
ジスタQ4はエミツタが直接的に接地され且つコ
レクタが前記トランジスタQ1のベースと接地間
に直列的に接続されている抵抗R11とコンデンサ
C7との接続中点に接続されると共に、図示はし
ないが同様に構成される他チヤンネルの該当個所
に必要に応じて接続される。
次に以上のように構成された直結増幅回路の作
用について、電源投入時を例にとつて説明する。
用について、電源投入時を例にとつて説明する。
今、仮に直流ゲイン制御回路GCが無い場合を
想定する。まず、スイツチSW1がオンされた当初
においては、V1点の電位がV2のそれよりも遅れ
るため、トランジスタQ1およびQ3はカツトオフ
状態にある。その後、V1点の電位がトランジス
タQ2にベース電流を流すに足る電位になつた状
態で、該トランジスタQ2を介してトランジスタ
Q3がオンされるようになる。これによつて、ト
ランジスタQ3はコレクタ電位が急激に低下して
飽和状態に至る。一方、トランジスタQ3のエミ
ツタ電流によつてコンデンサC3に対する充電が
開始される。この充電電圧によつて前段トランジ
スタQ1はベース電位が順バイアス電圧（約0.6〜
0.7V）になつた時点で急激にオン状態になる。
これによつて、トランジスタQ1のコレクタ電位
すなわちトランジスタQ2のベース電位が急激に
低下するので、トランジスタQ3はベース電位が
低下すると共にコレクタ電位が急激に上昇する。
以後、トランジスタQ1，Q2，Q3は定常状態に至
る。
想定する。まず、スイツチSW1がオンされた当初
においては、V1点の電位がV2のそれよりも遅れ
るため、トランジスタQ1およびQ3はカツトオフ
状態にある。その後、V1点の電位がトランジス
タQ2にベース電流を流すに足る電位になつた状
態で、該トランジスタQ2を介してトランジスタ
Q3がオンされるようになる。これによつて、ト
ランジスタQ3はコレクタ電位が急激に低下して
飽和状態に至る。一方、トランジスタQ3のエミ
ツタ電流によつてコンデンサC3に対する充電が
開始される。この充電電圧によつて前段トランジ
スタQ1はベース電位が順バイアス電圧（約0.6〜
0.7V）になつた時点で急激にオン状態になる。
これによつて、トランジスタQ1のコレクタ電位
すなわちトランジスタQ2のベース電位が急激に
低下するので、トランジスタQ3はベース電位が
低下すると共にコレクタ電位が急激に上昇する。
以後、トランジスタQ1，Q2，Q3は定常状態に至
る。
ところで、この定常状態に至る過程で、トラン
ジスタQ3のコレクタ電位が急激に変化すること
は、負荷からみた場合にはパルス状の交流信号が
加わつたのと等価になるため、いわゆる不所望な
ポツプノイズ発生の原因となる。
ジスタQ3のコレクタ電位が急激に変化すること
は、負荷からみた場合にはパルス状の交流信号が
加わつたのと等価になるため、いわゆる不所望な
ポツプノイズ発生の原因となる。
しかるに、この発明では電源投入時に駆動され
る直流ゲイン制御回路を設けることによりポツプ
ノイズを軽減し得るようにした点に特徴を有して
いるものである。
る直流ゲイン制御回路を設けることによりポツプ
ノイズを軽減し得るようにした点に特徴を有して
いるものである。
すなわち、スイツチSW1が投入されると、これ
と連動関係にあるスイツチSW2もオンとされるの
で直流ゲイン制御回路GCを構成する制御パルス
発生器PGから制御パルスが発生される。この制
御パルスはコンデンサC6および抵抗R10で定まる
時定数を伴つてトランジスタQ4のベースに加え
られる。これによつてトランジスタQ4がオンさ
れることによりコンデンサC7の充電電荷が放電
され、その両端電圧はスイツチ投入時において常
に略一定の値（零電荷）となる。つまり、スイツ
チ投入時から回路が定常状態に至るまでの期間コ
ンデンサC7と抵抗R11で定まる充電時定数でトラ
ンジスタQ1のベース電位上昇速度すなわち回路
の直流ゲインの立上りが抑えられるので、電源投
入時にトランジスタQ3のコレクタ電位が急激に
変化することがないと共に、その直流ゲイン制限
期間は実質的にトランジスタQ1がオンとなるま
での如く制御することが可能となるものである。
換言すれば、直結増幅回路が電源投入時から定常
状態になるまでの間、直流ゲインを絞ることによ
つて直流レベルの急激な変動が起らないように
し、以つてこの間の不所望なポツプノイズの発生
を防止し得るようにしたものである。
と連動関係にあるスイツチSW2もオンとされるの
で直流ゲイン制御回路GCを構成する制御パルス
発生器PGから制御パルスが発生される。この制
御パルスはコンデンサC6および抵抗R10で定まる
時定数を伴つてトランジスタQ4のベースに加え
られる。これによつてトランジスタQ4がオンさ
れることによりコンデンサC7の充電電荷が放電
され、その両端電圧はスイツチ投入時において常
に略一定の値（零電荷）となる。つまり、スイツ
チ投入時から回路が定常状態に至るまでの期間コ
ンデンサC7と抵抗R11で定まる充電時定数でトラ
ンジスタQ1のベース電位上昇速度すなわち回路
の直流ゲインの立上りが抑えられるので、電源投
入時にトランジスタQ3のコレクタ電位が急激に
変化することがないと共に、その直流ゲイン制限
期間は実質的にトランジスタQ1がオンとなるま
での如く制御することが可能となるものである。
換言すれば、直結増幅回路が電源投入時から定常
状態になるまでの間、直流ゲインを絞ることによ
つて直流レベルの急激な変動が起らないように
し、以つてこの間の不所望なポツプノイズの発生
を防止し得るようにしたものである。
しかも、かかる電源投入時のポツプノイズの発
生防止のための制御は、電源スイツチに連動され
るパルス発生源さらの制御パルスで直流ゲイン制
限期間を初期化する如くして常時安定な制御がな
せる如く、回路外部で制御しているので、定常時
の内部的な特性（例えば周波数特性）に悪影響を
及ぼすことがない。
生防止のための制御は、電源スイツチに連動され
るパルス発生源さらの制御パルスで直流ゲイン制
限期間を初期化する如くして常時安定な制御がな
せる如く、回路外部で制御しているので、定常時
の内部的な特性（例えば周波数特性）に悪影響を
及ぼすことがない。
そして、このような直結増幅回路はポツプノイ
ズがボツ音として再生されてしまう音響機器用に
好適するものであるが、これに限らず広く一般の
機器に適用し得るものである。
ズがボツ音として再生されてしまう音響機器用に
好適するものであるが、これに限らず広く一般の
機器に適用し得るものである。
また、以上のような直流ゲイン制御回路GCの
機能は直結増幅回路の電源投入時における立上り
時間を任意に選定し得ると共に、それがステレオ
再生回路の如く多チヤンネル回路であつても単一
の直流ゲイン制御回路で同時に対応し得るという
利点を有しており、さらにはミユーテイング回路
としても使用できるものである。
機能は直結増幅回路の電源投入時における立上り
時間を任意に選定し得ると共に、それがステレオ
再生回路の如く多チヤンネル回路であつても単一
の直流ゲイン制御回路で同時に対応し得るという
利点を有しており、さらにはミユーテイング回路
としても使用できるものである。
なお、以上においてトランジスタQ4はダイオ
ード等の他の半導体スイツチング素子で置換可能
であると共に、第２図に示すようにスイツチSW1
と連動関係にあるスイツチSW2′で代替可能であ
り、これ以外にもこの発明の要旨を逸脱しない範
囲で種々の変形が可能である。
ード等の他の半導体スイツチング素子で置換可能
であると共に、第２図に示すようにスイツチSW1
と連動関係にあるスイツチSW2′で代替可能であ
り、これ以外にもこの発明の要旨を逸脱しない範
囲で種々の変形が可能である。
従つて以上詳述したようにこの発明によれば、
電源投入時に外部的に初期化して駆動される直流
ゲイン制御回路を備えることにより、定常時の内
部的な特性に影響を与えることなく、電源投入時
の不所望なポツプノイズの発生を防止し得ること
にした極めて良好な直結増幅回路を提供すること
が可能となる。
電源投入時に外部的に初期化して駆動される直流
ゲイン制御回路を備えることにより、定常時の内
部的な特性に影響を与えることなく、電源投入時
の不所望なポツプノイズの発生を防止し得ること
にした極めて良好な直結増幅回路を提供すること
が可能となる。
第１図はこの発明に係る直結増幅回路の一実施
例を示す結線図、第２図は同じく他の異なる実施
例を示す要部の結線図である。 Q1〜Q4……トランジスタ、C1〜C7……コンデ
ンサ、R1〜R11……抵抗、SW1，SW2……スイツ
チ、GC……直流ゲイン制御回路、Ｖc……電源ラ
イン、Ｅ……電源。
例を示す結線図、第２図は同じく他の異なる実施
例を示す要部の結線図である。 Q1〜Q4……トランジスタ、C1〜C7……コンデ
ンサ、R1〜R11……抵抗、SW1，SW2……スイツ
チ、GC……直流ゲイン制御回路、Ｖc……電源ラ
イン、Ｅ……電源。
Claims (1)
- １ 前段トランジスタを後段トランジスタに直結
してなる直結増幅回路において、実質的に電源ス
イツチに連動される制御パルス発生源と、このパ
ルス発生源からの制御パルスで駆動されるスイツ
チ素子と、このスイツチ素子の出力で初期化され
るもので、前記前段トランジスタの入力側に接続
される時定数回路とでなる直流ゲイン制御回路を
設けたことを特徴とする直結増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6251178A JPS54153552A (en) | 1978-05-25 | 1978-05-25 | Direct coupled amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6251178A JPS54153552A (en) | 1978-05-25 | 1978-05-25 | Direct coupled amplifying circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60045134A Division JPS60216610A (ja) | 1985-03-07 | 1985-03-07 | 増幅器の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54153552A JPS54153552A (en) | 1979-12-03 |
| JPS6123887B2 true JPS6123887B2 (ja) | 1986-06-07 |
Family
ID=13202266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6251178A Granted JPS54153552A (en) | 1978-05-25 | 1978-05-25 | Direct coupled amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54153552A (ja) |
-
1978
- 1978-05-25 JP JP6251178A patent/JPS54153552A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54153552A (en) | 1979-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940235A (en) | Reproducing circuit for a magnetic head incorporating the voltage-to-current and an exponent current amplifier | |
| US4542421A (en) | Muting circuit in combination with a tape recorder | |
| JPH0486109A (ja) | ミューティング方式 | |
| JPS6123887B2 (ja) | ||
| JPH0575364A (ja) | オーデイオ信号増幅回路 | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| JPS6145622Y2 (ja) | ||
| JP3530326B2 (ja) | 増幅装置 | |
| JP2001244749A (ja) | ミュート回路およびオーディオ増幅回路 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPS643363B2 (ja) | ||
| JPH0421940B2 (ja) | ||
| JP3157461B2 (ja) | 平滑回路 | |
| KR890006632Y1 (ko) | 비디오 카세트 레코더의 잡음 방지회로 | |
| JPS60216610A (ja) | 増幅器の制御回路 | |
| JPS6221162B2 (ja) | ||
| JPH0413848Y2 (ja) | ||
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| KR200158912Y1 (ko) | Vcr 재생중 전원 장애시의 오디오 신호 보호회로 | |
| KR880004359Y1 (ko) | 비디오 테이프 레코더의 모드 자동절환신호 발생회로 | |
| JPS6240807A (ja) | ミユ−テイング回路 | |
| JPH0135534B2 (ja) | ||
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPH0136723B2 (ja) | ||
| JPS5935206B2 (ja) | トランジスタ直結増幅器 |