JPS60216610A

JPS60216610A - 増幅器の制御回路

Info

Publication number: JPS60216610A
Application number: JP60045134A
Authority: JP
Inventors: Masanobu Shimanuki; 島貫　正信
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-03-07
Filing date: 1985-03-07
Publication date: 1985-10-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は例えば音４１機器用に好適する増幅器の制御
回路に係り、特にその電源入切時に発生するノイズによ
る影響を可及的に軽減し得るようセしたものに関する。

近時、音響機器の分野では増幅器等の種々の電気回路を
個別部品によるのでなくいわゆるＩＣ化するようにして
いる。そして、ＩＣ化に伴なって最も基本的な回路構成
である直結増幅器が多く用いられている。

しかしながら、かかる従来の直結増幅器を音響機器に使
用した場合、電源入切時において直流レベルの急激な変
動に起因して生じるいわゆるポツプノイズによる影響が
問題となっている。

例えばそれが増幅回路から出方された場合にはスピーカ
を通して不所望なボッ音として再生されてしまう。

すなわち、このノイズの発生は電源投入時オフ状態にあ
る後段側トランジスタに前段側トランジスタのオンと同
時に急激なオン電流が流れて飽和状態に達してしまうこ
とによっている。

また、電源遮断時は上述と反対にオン状態からいきなシ
オフ状態になることによってノイズが発生するものであ
る。

そこで、この発明は以上のような点に鑑みてなされたも
ので、増幅器に対して電源入切時に駆動されるスイッチ
ングトランノスタを含む制御回路を備えることにより、
不所望なポツプノイズによる影響を防止し得るように改
良した極めて良好なる増幅器の制御回路を提供すること
を目的としている。

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

すなわち、第１図はテープレコーダの再生回路に適用し
た場合を示すもので、再生ヘッドＰＨよシコンデンサＣ
１を介して再生信号が供給される入力端ＩＮはトランジ
スタＱｌのベースに接続されている。そして、このトラ
ンジスタＱ１はエミッタが抵抗Ｒ１を介して接地され且
つコレクタが抵抗Ｒ３を介して後述する電源ラインｖｃ
の７１点に接続されると共に抵抗Ｒ３を介してトランジ
スタＱ２のベースに接続される。また、このトランジス
タＱ３はコレクタが抵抗Ｒ４を介して電源ラインｖｃの
７２点に接続・され且つエミッタが直接的にトランジス
タＱ３のベースに接続されると共に抵抗Ｒ５，Ｒ＠を直
列に介して前記トランジスタＱｌ　のベースに゛帰還的
に接続される。さらに、トランジスタＱ３はコレクタが
抵抗Ｒ７を介して電源ライン■ｏの■８点に接続される
と共にコンデンサＣ２を介して出力端ＯＵＴに接続され
且つエミッタが抵抗Ｒ８、コンデンサＣ３を並列に介し
て接地されると共に直接的に前記抵抗Ｒｓ　、Ｒ６の接
続中点に接続される。なお、上記トランジスタＱ１　ｅ
　Ｑｚ　＋　Ｑｓは直結形の増幅器Ａを構成している。

ここで、電源ラインＶＣは電池等の電源Ｅからスイッチ
ＳＷ１を介して接続されるデカップリング用の抵抗Ｒ６
，コンデンサＣ４の接続中点が前記Ｖ、点を与え且つ該
７２点からさらにデカップリング用の抵抗Ｒ９、コンデ
ンサＣｓの接続中点が前記７１点を与える如くなされて
いる。

一万、前記スイッチＳＷ、と連動関係にあるスイッチＳ
Ｗ、は前記電源Ｅに一端が接続されると共に他端が直流
ダイン制御回路ＧＣを構成する制御パルス発生器ＰＧに
接続されている。

そして、この制御パルス発生器ＰＧの出力端はコンデン
サＣ６を介して接地されると共に抵抗Ｒ１・を介してス
イッチングトランジスタＱ４のベースに接続される。ま
た、このスイッチングトランジスタＱ４はエミッタが直
接的に接地され且つコレクタが前記トランジスタＱ１の
ベースと接地間に直列的に接続されている抵抗Ｒ１１と
コンデンサＣ７との接続中点に接続されると共に、図示
はしないが同様に構成される他チャンネルの該当個所に
必要に応じて接続される。

次に以上のように構成された増幅器の制御回路の作用に
ついて、電源投入時を例にとって説明する。ところで、
この場合若し直流ゲイン制御回路ＧＣが無かったとする
と、スイッチＳＷｌがオンにされた当初において後段側
トランジスタＱ３はカットオフ状態にあるが、コンデン
サＣ３に対する充電が開始されて前段側トランジスタＱ
！のベース電位が順バイアス電圧（約０６〜０．７　Ｖ
　）になりた時点で該トランジスタＱｌがオン状態にな
るのと同時にトランジスタＱ３もオン状態となシ急激に
電流が流れていきな）飽和状態に達してしまうことに起
因して生じる不所望なポツプノイズによる影響が問題と
なる。

しかるに、この発明では電源入切時に駆動されるスイッ
チングトランジスタＱ４を含む直流ゲイン制御回路ＧＣ
を設けることによりポツプノイズによる影響を軽減し得
るようにした点に特徴を有しているものである。

すなわち、スイッチＳＷｌが投入されると、これと連動
関係にあるスイッチＳＷ、もオンとされるので直流ゲイ
ン制御回路ＧＣを構成する制御パルス発生器ＰＧから制
御ノ４ルスが発生される。この制御パルスはコンデンサ
Ｃ１１および抵抗Ｒ，で定まる時定数を伴なってスイッ
チングトランジスタＱ４のベースに加えられる。これに
よってスイッチングトランジスタＱ４が電源投入時に所
定時間オンされることによシコンデンサＣ７の充電電荷
が放電され、その両端電圧はスイッチ！３Ｗ、のオン時
において常に略一定の値となる。つまシ、電源投入時に
は必ずコンデンサＣ７と抵抗Ｒ１１で定まる時定数でト
ランジスタＱ１のベース電位上昇速度すなわち回路の直
流ゲインの立上シが抑えられるので、電源投入時にトラ
ンジスタＱｓが急激に飽和状態に達することがないと共
に、その直流ダイン制限期間はトランジスタＱ１がオン
となるまでの如く制御することが可能となるものである
。換言すれば、直結増幅器部が電源投入時から定常状態
になるまでの間、直流ゲインを絞ることによって直流レ
ベルの急激な変動が起らないようにし、以って不所望な
ポツプノイズによる影響を防止し得るようにしたもので
ある。

また、電源遮断時においてはスイッチＳＷｌと連動関係
にあるスイッチＳＷ２のオフと同時に制御ノ４ルス発生
器ＰＣから制御パルスが発生されるので、この制御パル
スによって前述したと同様にスイッチングトランジスタ
Ｑ４をオンとし、コンデンサＣ，の充電電荷を放電せし
める。これによってトランジスタＱ１のペース電位降下
速度すなわち回路の直流ダインの立上シが抑えられるの
で、電源遮断時においても不所望なポツプノイズの発生
を防止することができる。

そして、このような増幅器の制御回路はポツプノイズに
よる影響が例えばゲラ音として再生されてしまう音響機
器用に好適するものであるが、これに限らず広く一般の
電子機器に適用し得るものである。

また、以上のような直流ダイン制御回路ＧＣの機能は直
結増幅器の電源投入時における立上り時間を任意に選定
し得ると共に、それがステレオ再生回路の如く多チヤン
ネル回路であっても単一の直流ゲイン制御回路で同時に
対応し得るという利点を有しており、さらにはミューテ
ィング回路としても使用できるものである。

従って以上詳述したようにこの発明によれば、増幅器に
対して電蝕入切時に駆動されるスイッチングトランジス
タを含む制御回路を備えることによシ、不所望なポツプ
ノイズによる影響を防止し得るように改良した極めて良
好な増幅器の制御回路を提供する仁とが可能となる。

【図面の簡単な説明】

図はこの発明に係る増幅器の制御回路の一実施例を示す
結線図である。Ｑｓ〜Ｑａ・・・トランジスＩ’、”１〜Ｃ７・・・コ
ンデンサ、Ｒ１””Ｒ１１・・・抵抗、ＳＷ、、ｓｗ２
・・・スイッチ、ＧＣ・・・直流ゲイン制御回路、ｖｃ
・・・電源ライン、Ｅ・・・電源、Ａ・・・増幅器、Ｑ
４・・・スイッチングトランジスタ。

Claims

【特許請求の範囲】

被制御用の増幅器と、この増幅器に対する電源オンオフ
時に所定時間駆動されるスイッチンクトランジスタとを
具備し、このスイッチングトランノスタの出力に基いて
前記増幅器の電源オンオフ時のゲインを制御可能に構成
したことを特徴とする増幅器の制御回路。