JPH08339328A - バンクメモリ切換回路 - Google Patents

Abstract

(57)【要約】 【目的】 各プログラムが管理プログラムの介在なしに
バンクメモリにアクセスできるようにする。 【構成】 バンクメモリ切換回路１０は、１回のコマン
ドにより、プッシュダウンおよびポップアップ方式で使
用バンクの設定および解除ができる多段構成のプッシュ
ダウンスタック構造の設定バンク書込みレジスタ１１
と、設定バンク書込みレジスタ１１により設定されたバ
ンクメモリを接続または解除する従来と同様なバンクメ
モリ接続部１２とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
のメモリ領域管理方式に関し、特にハードウェア割り込
み機能を有するマイクロプロセッサのバンクメモリ切換
回路の改良に関する。

【０００２】

【従来の技術】コンピュータシステムのバンクメモリ方
式は、プログラムに対するメインメモリの大きさやアド
レスの連続性などの物理的制約を緩和するために開発さ
れたもので、メインメモリに格納される情報を１つのプ
ログラムまたはデータ集合などの論理的に意味のある単
位ごとにバンクとして分割して仮想アドレス空間に割り
当てておき、データの出し入れ時には、仮想アドレスを
実アドレスに変換して、共通のアドレス領域に呼び出す
バンクメモリを選択したバンクメモリに切換え、所要の
データの書き込み、読み出しを行なうものである。

【０００３】従来のバンクメモリ切換回路は、例えば図
３に示すように、複数のバンクメモリ３，４，５と、こ
れらのバンクメモリのいずれかを選択、指定するバンク
レジスタ６と、バンク切換えプログラム２ａを含む共通
領域部および選択されたバンクメモリが切換えて格納さ
れるバンクメモリ部からなるメインメモリ２と、マイク
ロプロセッサ１とからなり、バンクメモリの切換え時に
は、管理プログラムの制御により、バンクメモリが切換
えられる。。

【０００４】しかし、この回路では、バンクメモリの切
換え中に優先度の高い割り込みがあると、バンクメモリ
のデータが破壊されてしまうことがある。

【０００５】それを防止するために、例えば特開昭６１
−１５００４８号公報に開示されたバンクメモリ切換回
路は、図４に示すように、バンク切換え期間中の割り込
みを禁止する手段を設けている。すなわち、このバンク
メモリ切換回路は、切換え依頼のあったバンクメモリを
選択して切換える第１の切替手段と、切換えられたバン
クメモリにおけるプログラムスタック領域を配置する手
段と、スタック領域配置後切換え先バンクメモリに切換
える第２の切換手段の外に、第１と第２の切換え期間中
割込信号を禁止する手段を設け、バンクメモリの切換え
中に発生した割込信号を禁止している。割込信号禁止手
段は、割込信号を禁止し、バンクレジスタ書込信号を保
持するラッチ部と、これをクリアするデコーダとからな
る。

【０００６】

【発明が解決しようとする課題】上述のように、従来の
バンクメモリ切換回路は、バンクメモリへのアクセス時
に管理プログラムを介するか、またはバンクメモリへの
アクセス中の割り込みを禁止するか、あるいは割り込み
処理中の任意のバンクメモリへのアクセスを禁止する必
要があるという問題点があった。

【０００７】本発明の目的は、上述の問題点を解消し、
管理プログラムの介在なしに各プログラムがバンクメモ
リに直接アクセスできるバンクメモリ切換回路を提供す
ることにある。

【０００８】

【課題を解決するための手段】本発明のバンクメモリ切
換回路は、バンク番号設定時には前回のバック番号が自
動的に保存され、新たに設定した番号のバンクメモリが
有効となり、解除時には保存されていた前回のバンク番
号が有効になる、すなわち、プッシュダウン・スタック
構造の設定バンク書込レジスタを有する。

【０００９】また、設定バンク書込レジスタのスタック
段数は所要に応じて変更することができる。

【００１０】

【作用】設定バンク書込レジスタをプッシュダウン・ス
タック構造とすることにより、それぞれ１回のコマンド
でバンクメモリのバンク番号設定時には、前回のバック
番号が自動的に保存され、新に設定した番号のバンクメ
モリが有効となり、解除時には、保存されていた前回の
バンク番号が有効になる。

【００１１】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１２】図１は本発明の１実施例のバンクメモリ切
換回路１０のブロック図、図２は図１の実施例の動作例
を示す図である。

【００１３】本実施例のバンクメモリ切換回路１０は、
各１回のコマンドにより、プッシュダウンおよびポップ
アップ方式で使用バンクの設定および解除ができるプッ
シュダウンスタック構造の設定バンク書込みレジスタ１
１と、設定バンク書込みレジスタ１１により設定された
バンクメモリを接続または解除する従来と同様なバンク
メモリ接続部１２とを有する。

【００１４】次に、このメモリ切換回路１０の動作例に
ついて説明する。

【００１５】図２は、各プログラムが使用可能なバンク
メモリが予め決められている場合の例で、プログラム１
がバンクメモリＡにアクセスして、設定バンク書込みレ
ジスタ１１にバンク番号Ａを設定して動作中に、ハード
ウェア割込みにより割込みプログラム２が開始される
と、プログラム１のバンク番号Ａが自動的に保存される
とともに、割込みプログラム２の使用するバンク番号Ｂ
が設定される。

【００１６】設定するスタックの深さに応じて図のよう
にｎ段の多重割り込みも可能であり、また、連続したプ
ログラム中でバンク番号を入れ子で設定することもでき
る。すなわち、割込みプログラム２の動作中にさらに次
のプログラム３が開始されると、前と同様に、割り込み
プログラム２のバンク番号Ｂがバンク番号Ａの上に自動
的に保存されるとともに、次のプログラム３の使用する
バンク番号Ｃが新に設定される。

【００１７】バンク番号を設定してバンクメモリを使用
した各割込みプログラムが終了し、その時に有効となっ
ているバンク番号を解除すると、前回のバンク番号が有
効となり、復帰後は前のプログラムが以前の動作を継続
することができる。

【００１８】

【発明の効果】上述のように本発明は、設定バンク書込
レジスタをプッシュダウン・スタック構造とすることに
より、各プログラムが管理プログラムの介在なしに容易
な手順により直接にバンクメモリに高速にアクセスでき
る効果がある。

【００１９】また、設定バンク書込レジスタのスタック
段数を変更可能とすることにより、バンク番号を入れ子
で設定して多重割込みを実施できる効果がある。

【図面の簡単な説明】

【図１】本発明のバンクメモリ切換回路の１実施例のブ
ロック図である。

【図２】図１の実施例の動作例を示す図である。

【図３】従来のバンクメモリ切換回路の１例のブロック
図である。

【図４】従来のバンクメモリ切換回路の他の例のブロッ
ク図である。

【符号の説明】

１ マイクロプロセッサ ２ メインメモリ ３〜５ バンクメモリ ６ バンクレジスタ １０ メモリ切換回路 １１ 設定バンク書込みレジスタ １２ バンクメモリ接続部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 それぞれにバンク番号が設定され、設定
   バンク書込レジスタによって切換えて共通のアドレス空
   間が割り当てられる複数のバンクメモリと、ハードウェ
   ア割込み機能とを有するコンピュータシステムのバンク
   メモリ切換回路において、 設定バンク書込レジスタが、各バンク番号の設定時には
   前回のバンク番号を保存して新たに設定された番号のバ
   ンクメモリを有効とし、各バンク番号の解除時には保存
   していた前回のバンク番号を有効とする、すなわち、プ
   ッシュダウン・スタック構造を有することを特徴とする
   バンクメモリ切換回路。
2. 【請求項２】 設定バンク書込レジスタのスタック段数
   が所要に応じて変更可能である請求項１に記載のバンク
   メモリ切換回路。