JPS59176910A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS59176910A JPS59176910A JP58051228A JP5122883A JPS59176910A JP S59176910 A JPS59176910 A JP S59176910A JP 58051228 A JP58051228 A JP 58051228A JP 5122883 A JP5122883 A JP 5122883A JP S59176910 A JPS59176910 A JP S59176910A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- gain
- collector
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は増幅回路に関し、特にエミッタ接地増幅回路を
構成するにあたり、トランジスタの相互コンダクタンス
のもつ温度係数による利得の温度変化を補償するところ
の増幅回路に関する。
構成するにあたり、トランジスタの相互コンダクタンス
のもつ温度係数による利得の温度変化を補償するところ
の増幅回路に関する。
（従来技術）
エミッタ接地増幅回路では、差動入力形式の回路に比べ
て雑音特性で有利でちゃ、低雑音特性が要求される増幅
回路等に使用される。
て雑音特性で有利でちゃ、低雑音特性が要求される増幅
回路等に使用される。
第１図は、エミッタ接地増幅回路の従来回路例であり、
トランジスタＱ□、Ｑ２．抵抗”１ ＋ ”２＋定電流
源Ｃ８０より構成されている。抵抗几□によシ入力端子
ｌに接続された入力初段エミッタ接地トランジスタＱ１
のベースにベースバイアス電流が供給されている。トラ
ンジスタＱ１のコレクタは負荷抵抗Ｒ２に接続されると
ともに、出力バッファトランジスタＱ２のベースに接続
されており、トランジスタＱ２のエミッタは定電流源Ｃ
８□に接続されるとともに出力端子３に接続されている
。
トランジスタＱ□、Ｑ２．抵抗”１ ＋ ”２＋定電流
源Ｃ８０より構成されている。抵抗几□によシ入力端子
ｌに接続された入力初段エミッタ接地トランジスタＱ１
のベースにベースバイアス電流が供給されている。トラ
ンジスタＱ１のコレクタは負荷抵抗Ｒ２に接続されると
ともに、出力バッファトランジスタＱ２のベースに接続
されており、トランジスタＱ２のエミッタは定電流源Ｃ
８□に接続されるとともに出力端子３に接続されている
。
この従来回路において電圧利得Ｇｖは周知のごとく
（〒ｙ＝＝ｇｍ＋ＲＬ ・・・・・・・・
・・・・・・・・・・（１）で表わされ、負荷抵抗）′
ＬＬとトランジスタの相互コンダクタンスｇｍの積で得
られる。ここで相互コンダクタンスｇｍは、 で与えられる。ただし、ｑは電子の負荷、にはボルツマ
ン定数、Ｔは絶対錫度、■ｏはコレクタ電流である。
・・・・・・・・・・（１）で表わされ、負荷抵抗）′
ＬＬとトランジスタの相互コンダクタンスｇｍの積で得
られる。ここで相互コンダクタンスｇｍは、 で与えられる。ただし、ｑは電子の負荷、にはボルツマ
ン定数、Ｔは絶対錫度、■ｏはコレクタ電流である。
さらに、コレクタ’［流ＩＣは、抵抗Ｒ１により供給さ
れるベースバイアス電流のトランジスタＱ１の電流増幅
率倍されたもので、 で表わされる。ただし、ｈ はトランジスタＥＱ
Ｉ Ｑｌの電流増幅率＋ｖＢＦｉＱｎはトランジスタ番号ｎ
のＩＩバイアスベース・エミッタ間１ｂ、圧＋■ｃｃは
電源電圧である。
れるベースバイアス電流のトランジスタＱ１の電流増幅
率倍されたもので、 で表わされる。ただし、ｈ はトランジスタＥＱ
Ｉ Ｑｌの電流増幅率＋ｖＢＦｉＱｎはトランジスタ番号ｎ
のＩＩバイアスベース・エミッタ間１ｂ、圧＋■ｃｃは
電源電圧である。
従って、この従来回路の電圧利得ＧＶは、で与えられ、
（ｑ／ＫＴ）、ｈ□１ＶＢＦ、ｌ ” １ ＋Ｒ２のバ
ラツキによる利得のバラツキを受ける。
（ｑ／ＫＴ）、ｈ□１ＶＢＦ、ｌ ” １ ＋Ｒ２のバ
ラツキによる利得のバラツキを受ける。
第２図は、かかるバラツキ要因を抑え、バイアスを安定
化したエミッタ接地増幅回路の従来回路例である。
化したエミッタ接地増幅回路の従来回路例である。
第２図において、入力初段エミッタ接地トランジスタＱ
□。のコレクタは負荷抵抗ＲＩＯに接続されるとともに
、出力バッファトランジスタＱｌｌのベースに接続され
ている。トランジスタＱ、□のエミッタは出力端子１２
．抵抗Ｒ１□及び、トランジスタＱ１３とエミッタ共通
接続され差動回路を構成するトランジスタＱ１ｚのベー
スに接続されている。
□。のコレクタは負荷抵抗ＲＩＯに接続されるとともに
、出力バッファトランジスタＱｌｌのベースに接続され
ている。トランジスタＱ、□のエミッタは出力端子１２
．抵抗Ｒ１□及び、トランジスタＱ１３とエミッタ共通
接続され差動回路を構成するトランジスタＱ１ｚのベー
スに接続されている。
差動トランジスタＱ１□、Ｑ１３のコレクタはそれぞれ
トランジスタＱ 、４ｐ Ｑ １５ より構成される
能動負荷に接続され、共通接続されたエミッタは定電流
源Ｃ８２を介して電源端子１１に接続されている。一方
、差動トランジスタＱ１３のベースには抵抗Ｒ１３とＲ
１４による電圧分割で与えられる電圧をトランジスタＱ
１６によってレベルシフトした後、基準電圧として与え
られている。入力端子１０に接続されている初段トラン
ジスタＱＩＯのベースには、帰還抵抗几、を介して差動
トランジスタＱ１３のコレクタに接続され、ベースバイ
アス電流が供給されるとともに、差動トランジスタＱ１
□、Ｑ１３のベース電位が平衡を保つように、コンデン
サＣと帰還抵抗ＲＦにより、直流負帰還が、かけられて
いる。ここでコ〉′デンサＣは交流成分をバイパスし、
トランジスタＱＩＯのベースに直流負帰還をかけるため
のものである。
トランジスタＱ 、４ｐ Ｑ １５ より構成される
能動負荷に接続され、共通接続されたエミッタは定電流
源Ｃ８２を介して電源端子１１に接続されている。一方
、差動トランジスタＱ１３のベースには抵抗Ｒ１３とＲ
１４による電圧分割で与えられる電圧をトランジスタＱ
１６によってレベルシフトした後、基準電圧として与え
られている。入力端子１０に接続されている初段トラン
ジスタＱＩＯのベースには、帰還抵抗几、を介して差動
トランジスタＱ１３のコレクタに接続され、ベースバイ
アス電流が供給されるとともに、差動トランジスタＱ１
□、Ｑ１３のベース電位が平衡を保つように、コンデン
サＣと帰還抵抗ＲＦにより、直流負帰還が、かけられて
いる。ここでコ〉′デンサＣは交流成分をバイパスし、
トランジスタＱＩＯのベースに直流負帰還をかけるため
のものである。
第２図の回路において、電圧利得Ｑｖ は、Ｇ ｙ
”” ｇ ｍ−Ｒ１（１・・・・・・・・・・・・・
・・・・・・・・（５）で表わされる。ここでｇｍはト
ランジスタＱＩＯの相互コンダクタンスであシ、 で表わされる。ここでｓ ■ＣはトランジスタＱＩＯ
のコレクタ電流である。
”” ｇ ｍ−Ｒ１（１・・・・・・・・・・・・・
・・・・・・・・（５）で表わされる。ここでｇｍはト
ランジスタＱＩＯの相互コンダクタンスであシ、 で表わされる。ここでｓ ■ＣはトランジスタＱＩＯ
のコレクタ電流である。
一方、抵抗ＲＩＯの両端の電位差ｖＲはトラン０
ジスタＱ１２とＱｔｓ のベース電位が等しいために
、抵抗Ｉ（１３０両端の電位差に等しく、抵抗”１３と
１”１４電源電圧■ｃｃ とで、 で与えられる。従って、トランジスタＱｌｏのコレクタ
電流工。は、 で与えられ利得Ｇｖ、は（５） 、 （６） 、 （８
）式より、で与えられる。従って、利得Ｇｖ は抵抗の
相対比で決定され、安定であるが、（ｑ／ＫＴ）で表わ
される項を有しているため、温度係数を有し、温度変動
による利得変動を生じる。
、抵抗Ｉ（１３０両端の電位差に等しく、抵抗”１３と
１”１４電源電圧■ｃｃ とで、 で与えられる。従って、トランジスタＱｌｏのコレクタ
電流工。は、 で与えられ利得Ｇｖ、は（５） 、 （６） 、 （８
）式より、で与えられる。従って、利得Ｇｖ は抵抗の
相対比で決定され、安定であるが、（ｑ／ＫＴ）で表わ
される項を有しているため、温度係数を有し、温度変動
による利得変動を生じる。
（発明の目的）
本発明の目的は、エミッタ接地増幅回路において、従来
の抵抗及び電流増幅率ｈＦＥ のバラツキによる影響を
抑制した回路に加え、更に利得式のｆｆ、Ａ度係数であ
る（ｑ／ＫＴ）の項を補償し、温度変動に対しても安定
した利得を得る増幅回路を提供することにある。
の抵抗及び電流増幅率ｈＦＥ のバラツキによる影響を
抑制した回路に加え、更に利得式のｆｆ、Ａ度係数であ
る（ｑ／ＫＴ）の項を補償し、温度変動に対しても安定
した利得を得る増幅回路を提供することにある。
（発明の構成）
本発明の増幅回路は、ベースが入力端子に接続されエミ
ッタが接地電位に接続されコレクタが第１の抵抗を介し
て電源に接続されると共に出力端子に接続された第１の
トランジスタと、アノードが基準電流供給回路に接続さ
れカソードが接地電位に接続されたダイオードと、ベー
スが前記ダイオードのアノードに接続されエミッタが第
２の抵抗を介して接地電位に接続されコレクタが第３の
抵抗を介して電源に接続された第２のトランジスタと、
該第２のトランジスタのコレクタの直流電位と前記第１
のトランジスタのコレクタの直流電位との電位差を検出
しこれら測置Ｎ、電位を等しくするだめの前記入力端子
への負帰還手段とを備えることからなっている。
ッタが接地電位に接続されコレクタが第１の抵抗を介し
て電源に接続されると共に出力端子に接続された第１の
トランジスタと、アノードが基準電流供給回路に接続さ
れカソードが接地電位に接続されたダイオードと、ベー
スが前記ダイオードのアノードに接続されエミッタが第
２の抵抗を介して接地電位に接続されコレクタが第３の
抵抗を介して電源に接続された第２のトランジスタと、
該第２のトランジスタのコレクタの直流電位と前記第１
のトランジスタのコレクタの直流電位との電位差を検出
しこれら測置Ｎ、電位を等しくするだめの前記入力端子
への負帰還手段とを備えることからなっている。
（実施例）
以下、本発明について図面を診照して詳細に説明する。
第３図は本発明の一実施例の回路図である。第２図と同
一素子、同一機能端子には同一符号を付して、その詳細
な説明を省略する。
一素子、同一機能端子には同一符号を付して、その詳細
な説明を省略する。
第３図において、ダイオード接続されたトランジス：ｐ
Ｑ 、８のエミッタは接地され、トランジスタＱ１８
のコレクタ・ベース接続端子は、一端が電源端子１１に
接続され基準電流供給回路を構成する琳抗几、６の他端
に接続されるとともに、トランクｘ タＱ １□のベー
スに接続されている。トランジスタＱ１７のエミッタは
抵抗几１．を介して接地され、トランジスタＱ１７のコ
レクタは抵抗Ｒ１３を介して電源端子１１に接続される
とともに、トランジスタＱ１６のベースに接続されてい
る。
Ｑ 、８のエミッタは接地され、トランジスタＱ１８
のコレクタ・ベース接続端子は、一端が電源端子１１に
接続され基準電流供給回路を構成する琳抗几、６の他端
に接続されるとともに、トランクｘ タＱ １□のベー
スに接続されている。トランジスタＱ１７のエミッタは
抵抗几１．を介して接地され、トランジスタＱ１７のコ
レクタは抵抗Ｒ１３を介して電源端子１１に接続される
とともに、トランジスタＱ１６のベースに接続されてい
る。
本実施例において、抵抗Ｒ□。の両端の電位差■Ｒ１ｏ
は、前述の第２図の回路と同様に、抵抗１”１３の両端
に与えられる電圧ｖＲ□３に等しく以下のようにして求
められる。
は、前述の第２図の回路と同様に、抵抗１”１３の両端
に与えられる電圧ｖＲ□３に等しく以下のようにして求
められる。
まス、トランジスタＱ１ｇに流れる基準電流Ｉ ｒｅｆ
は、 ）ｔ１６ で表わσれる。次に、トランジスタＱ１７のコレクタ電
流ＩＣＱ１７は、ＩＳをトランジスタの飽和電流として
、 より、 で表わされる。ここで、基準電流Ｉｒｅｆ とトランジ
スタＱ１７のコレクタ電流ＩＣＱ１７の比（Ｉｒｅｆ／
ＩＣＱ１７）をＡと設定すルト、 で表わされる。
は、 ）ｔ１６ で表わσれる。次に、トランジスタＱ１７のコレクタ電
流ＩＣＱ１７は、ＩＳをトランジスタの飽和電流として
、 より、 で表わされる。ここで、基準電流Ｉｒｅｆ とトランジ
スタＱ１７のコレクタ電流ＩＣＱ１７の比（Ｉｒｅｆ／
ＩＣＱ１７）をＡと設定すルト、 で表わされる。
従って、抵抗ＲＩＯの両端の電位差■８、。は■Ｒ１０
＝■Ｒ１３＝几１３°ＩＣＱ１７で表わされる。従って
、トランジスタＱＩＯのコレクタ電流■。は、 ＝−・Ｂ ・・・・・印・・山川・・旧・・・・
・（１５１テ表わされ、トランジスタＱ１゜の相互コン
ダクタンスｇｍは（６）式より で求められ相互コンダクタンスの式において温度係数で
ある（Ｑ／ＫＴ）の頂が補償される。
＝■Ｒ１３＝几１３°ＩＣＱ１７で表わされる。従って
、トランジスタＱＩＯのコレクタ電流■。は、 ＝−・Ｂ ・・・・・印・・山川・・旧・・・・
・（１５１テ表わされ、トランジスタＱ１゜の相互コン
ダクタンスｇｍは（６）式より で求められ相互コンダクタンスの式において温度係数で
ある（Ｑ／ＫＴ）の頂が補償される。
従って本発明実施回路例の利得Ｇｖは、（５）式と（Ｉ
６）式より で表わされ、電流比Ｎ１抵抗１ｔ１３と几１５の比で決
定され、従来エミッタ接地増幅回路の利得において相互
コンダクタンスｇｍのもつ温度変数（’Ｌ／に丁）の項
が補償される。
６）式より で表わされ、電流比Ｎ１抵抗１ｔ１３と几１５の比で決
定され、従来エミッタ接地増幅回路の利得において相互
コンダクタンスｇｍのもつ温度変数（’Ｌ／に丁）の項
が補償される。
従って、本実施例によれば、従来に比べて大幅に温度特
性が改善され、温度変動に対して安定した利得を有する
エミッタ接地増幅回路を提供することができる。
性が改善され、温度変動に対して安定した利得を有する
エミッタ接地増幅回路を提供することができる。
なお、本発明は本実施例に制限されることはない、例え
ばトランジスタはＰＮＰ型でも良く、負帰還手段及び基
準電流発生回路も他の適切な回路で実現でき、ダイオー
ドも実施例の同一トランジスタによる形成がよυ望まし
いけれども単なるダイオードでも差し支えない。
ばトランジスタはＰＮＰ型でも良く、負帰還手段及び基
準電流発生回路も他の適切な回路で実現でき、ダイオー
ドも実施例の同一トランジスタによる形成がよυ望まし
いけれども単なるダイオードでも差し支えない。
（発明の効果）
以上詳細に説明したとおり、本発明の増幅回路は、前述
した構成をとることにより、利得式の温度係数である（
ｑ／ＫＴ）の項を補償できるので、従来の抵抗及びトラ
ンジスタの電流増幅率のバラツキの影響が抑制されるこ
とに加え、温度変動に対しても安定な利得が得られると
いう効果を有している。
した構成をとることにより、利得式の温度係数である（
ｑ／ＫＴ）の項を補償できるので、従来の抵抗及びトラ
ンジスタの電流増幅率のバラツキの影響が抑制されるこ
とに加え、温度変動に対しても安定な利得が得られると
いう効果を有している。
第１図及び第２図は、従来例の回路図、第３図は本発明
の一実施例の回路図である。 図において、ｌ、１０・・・・・・入力端子、２．１１
・・・・・・電源端子、３．１２・・・・・・出力端子
、４．１３・・・・・・接地端子、Ｃ８，、Ｃ８２・・
・・・・定電流源、Ｑｏ。 Ｑ２ 、Ｑｘｏ−Ｑ工、・・・・・・ＮＰＮ型トランジ
スタ、Ｒ工。 ’２ ＋ ”１０〜Ｒ□４．Ｒ２・・・・・・抵抗、Ｃ
・・・・・・容量。 代理人 弁理士 内 原 晋 ψ１開 ↓ 俤うヅ
の一実施例の回路図である。 図において、ｌ、１０・・・・・・入力端子、２．１１
・・・・・・電源端子、３．１２・・・・・・出力端子
、４．１３・・・・・・接地端子、Ｃ８，、Ｃ８２・・
・・・・定電流源、Ｑｏ。 Ｑ２ 、Ｑｘｏ−Ｑ工、・・・・・・ＮＰＮ型トランジ
スタ、Ｒ工。 ’２ ＋ ”１０〜Ｒ□４．Ｒ２・・・・・・抵抗、Ｃ
・・・・・・容量。 代理人 弁理士 内 原 晋 ψ１開 ↓ 俤うヅ
Claims (1)
- ベースが入力端子に接続されエミッタが接地電位に接続
されコレクタが第１の抵抗を介して電源に接続されると
共に出力端子に接続された第１のトランジスタと、アノ
ードが基準電流供給回路に接続されカソードが接地電位
に接続されたダイオードと、ベースが前記ダイオードの
アノードに接続されエミッタが第２の抵抗を介して接地
電位に接続されコレクタが第３の抵抗を介してｉ源に接
続された第２のトランジスタと、該第２のトランジスタ
のコレクタの直流電位と前記第１のトランジスタのコレ
クタの直流電位との電位差を検出しこれら向直流′亀位
を等しくするための前記入力端子への負帰還手段を備え
ることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58051228A JPS59176910A (ja) | 1983-03-26 | 1983-03-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58051228A JPS59176910A (ja) | 1983-03-26 | 1983-03-26 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59176910A true JPS59176910A (ja) | 1984-10-06 |
| JPH0363847B2 JPH0363847B2 (ja) | 1991-10-02 |
Family
ID=12881084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58051228A Granted JPS59176910A (ja) | 1983-03-26 | 1983-03-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59176910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157605A (ja) * | 1987-12-15 | 1989-06-20 | Matsushita Electric Ind Co Ltd | 帰還型増幅回路 |
| US5325070A (en) * | 1993-01-25 | 1994-06-28 | Motorola, Inc. | Stabilization circuit and method for second order tunable active filters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517975A (en) * | 1974-02-08 | 1976-01-22 | Joji Rotsukaku | Shindosu nyoru denryusodenki |
| JPS5468140A (en) * | 1977-11-10 | 1979-06-01 | Matsushita Electric Ind Co Ltd | Amplifying circuit |
-
1983
- 1983-03-26 JP JP58051228A patent/JPS59176910A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517975A (en) * | 1974-02-08 | 1976-01-22 | Joji Rotsukaku | Shindosu nyoru denryusodenki |
| JPS5468140A (en) * | 1977-11-10 | 1979-06-01 | Matsushita Electric Ind Co Ltd | Amplifying circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157605A (ja) * | 1987-12-15 | 1989-06-20 | Matsushita Electric Ind Co Ltd | 帰還型増幅回路 |
| US5325070A (en) * | 1993-01-25 | 1994-06-28 | Motorola, Inc. | Stabilization circuit and method for second order tunable active filters |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363847B2 (ja) | 1991-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857864A (en) | Current mirror circuit | |
| EP0142081A2 (en) | Signal processing circuit | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6341445B2 (ja) | ||
| JPS59176910A (ja) | 増幅回路 | |
| GB2039184A (en) | Wide-bandwidth low-distortion amplifier | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPS6154286B2 (ja) | ||
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JPH0513051Y2 (ja) | ||
| JPH0332094Y2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPS6113403B2 (ja) | ||
| JPH0161247B2 (ja) | ||
| JPS6221059Y2 (ja) | ||
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPS6119136B2 (ja) | ||
| JPH05121971A (ja) | 差動増幅器 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS5925407A (ja) | 演算増幅回路 | |
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPS63296404A (ja) | 差動増幅回路 |