JPS63141402A - 差動増幅器用半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路内の基本回路要素としてよく用いられ
る差動増幅器の増幅精度の高いものを半導体基板内に集
積化するに適する半導体集積回路装置に関する。

〔従来の技術〕

公知のように差動増幅器は差動的な入力はもちろん、よ
り一般的に微弱な信号を高増幅率でかつ精度よく増幅で
きる特徴があり、電子回路に広く用いられている。従来
から知られている高精度の差動増幅器の代表的な回路を
第３図に示す。

図示のように回路は、２個の差動入力Ｖｌｐ、ＶＩｎを
受ける入力部１０と、入力部に対する負荷抵抗の役割り
を果たす負荷部２０と、出力部３ｏとに区分けすること
ができ、ふつうこれらに対して電流源４゜から安定な定
電流が供給される。図示の電流源４゜はいわゆる電流ミ
ラー回路であって、３個のｐｎｐトランジスタ４１〜４
３を備え、この内のトランジスタ４１は５個のコレクタ
をもつマルチコレクタトランジスタであり、入力部１０
と負荷部２ｏに定電流を供給する。

差動入力Ｖｌｐ、Ｖｌｎは最も典型的には値が等しい正
負の電圧であって、これを受ける入力部１０にはこの正
負の入力に対応してそれぞれ２段構成のｐｎｐトランジ
スタｌｉｐ、１２ｐからなる正側のトランジスタ回路と
ｐｎｐ　　）ランジスタｌｌｎ、１２ｎからなる負側の
トランジスタ回路とを含み、両トランジスタ回路の初段
のトランジスタｌｉｐ、　Ｉｌｎのベースに前述の差動
入力をそれぞれ受ける。負荷部２０は上の正負のトラン
ジスタ回路対の終段のトランジスタ１２ｐ。

１２ｎのコレクタに対する負荷抵抗の役目を果たすもの
で、入力部１０側の正負トランジスタ回路対に対応して
ｐｎｐ　　トランジスタ２１ｐ、　ｎｐｎ　）ランジス
タ２２ｐおよび抵抗２３ｐからなる正側のトランジスタ
回路とｆｌｒＢｌ　　）ランジスタ２１ｎ、ｎｐｎ　　
）ランジスタ２２ｎおよび抵抗２３ｎからなる負側のト
ランジスタ回路とを備え、抵抗２３　ｐ　＋　２３　ｎ
のもつ比較的低い抵抗値をトランジスタ２２ｐ、　２２
ｎによって高い負荷抵抗値に変換する。出力部３０は入
力部１０と負荷部２０との正側の相互接続点とトランジ
スタ２１ｐを介して接続され、図でＪで示された等価接
続点に現われる差動増幅出力を受け、低いインピーダン
スに変換した上でこの例では単一の出力信号ｖＯとして
出力するもので、２段接続のｎｐｎ　　トランジスタ３
１．３２と初段のトランジスタ３１用のエミッタ抵抗３
３とを含む。この終段トランジスタ３２のコレクタと入
力部１０．負荷部２０間の正側のいわば実の接続点との
間には、動作安定化のためのキャパシタンス５１がふつ
う図示のように挿入される。

〔発明が解決しようとする問題点〕

周知のようにこの種の差動増幅器ではいわゆるオフセッ
ト電圧が極力小さいことが必要であり、オフセット電圧
があると差動増幅器に動作上の履歴などの思わしくない
現象が生じるので、微少な信号の増幅や高精度の信号処
理の上で重大な制約が生じる。このオフセント電圧が生
じる原因は前に挙げた例における入力部や負荷部とくに
前者における正負トランジスタ回路間の増幅特性上の不
均斉にある。このため、前例においても正負トランジス
タ回路対は回路的には全く相同ないしは対称的に構成さ
れており、それらに供給されるエミッタ電流も正負トラ
ンジスタ回路間に差が出ないように電流ミラー回路内の
１個のマルチコレクタトランジスタの相同に構成された
コレクタから取られている。この意味では第３図でＩｐ
、　Ｉｎで示された入力部１０内の初段のトランジスタ
ｕｐ、　ｌｌｎへの１対の供給電流間の均衡を保つこと
が重要である。さらに、差動増幅器を集積回路内に作り
込む際には、その内部に集積化されたトランジスタの特
性を後から調整することはほとんど不可能であり、仮り
に正負トランジスタ回路対の特性上の均衡の後調整が可
能だとしても調整作業が厄介でまた使用中に狂いを生じ
やすい。幸い集積回路の場合、トランジスタは半導体基
板上の互いに非常に近接した位置に作り込まれるので、
トランジスタ対の特性を揃えることが比較的容易であり
、個別トランジスタを組み合わせて差動増幅器を構成す
るよりは一般にはオフセット電圧の低いものが得られや
すい。

しかし、計測器用電子回路内の検出信号の初段増幅回路
などの小入力用でかつ高精度の増幅を要する用途にかか
る集積回路化された差動増幅器を用いようとすると、現
今の集積回路技術によっても充分低いオフセット電圧を
もつ差動増幅器を製作することは必ずしも容易でない。

従って、非常に高級な用途には多数作られた集積回路中
から差動増幅器のオフセント電圧値の低いものを選んで
やればよいわけであるが、このためには経済性からいっ
ても電子回路の他部分とは別の半導体基板上に差動増幅
器だけを集積化してやらねばならなくなるので、量産化
の点から見るとどうしても不利をまぬがれない。

かかる事情に立脚して、本発明は正負トランジスタ回路
対間の増幅特性の均衡が取れたオフセット電圧の低い差
動増幅器を容易に製作でき、計測器類のように高精度を
要する用途向きにも差動増幅器回路を電子回路の他部分
とともに集積化できる半導体集積化装置を得ることを目
的とする。

〔問題点を解決するための手段〕

本発明によれば、前述の入力部と負荷部と出力部とを含
む差動増幅器中の少なくとも入力部に対してそれを構成
する各トランジスタを正負トランジスタ回路対について
同数な複数個の互いに並列接続されたトランジスタ単位
からなる複合化トランジスタとしてそれぞれ構成し、該
複合化トランジスタの半導体基板上におけるパターンを
正負トランジスタ回路対について空間的に対称配置する
ことにより１掲の目的が達成される。

〔作用〕

上述の本発明の構成は、入力部や負荷部における正負ト
ランジスタ回路対間の均衡をより完全に取るにはそれら
への供給電流の均衡を取るだけの手段では最早限界があ
り、オフセット電圧発生のより大きな原因は入力部と負
荷部、とくに前者中のトランジスタ対間の特性の不均衡
にある点に着目してなされたものである。ここにいう特
性は、トランジスタの電流増幅率、ベース・エミッタ間
電圧降下値、コレクタやベースの抵抗値等の緒特性を総
合したものであるが、製作条件等の原因で各特性ごとに
不可避的に生じる特性値のばらつきの分布曲線はそれぞ
れかなり異なる。従って、１個のトランジスタを複数個
に分割してそれらを並列接続して使用した場合の特性値
の平均化によるばらつきの減少の度合いは簡単には予測
できないが、経験則的には２個並列の場合のばらつきは
約２となり、それ以上の個数についてもほぼ指数関数に
従ってばらつきが減少する。

もちろん、オフセット電圧が発生する原因はトランジス
タないしは前述の正負トランジスタ回路の特性の不均衡
だけでなく、それへの供給電流はもちろん回路要素間の
配線類のもつインピーダンス上の不均衡も関係する。こ
のため、本発明では上のように複合化されたトランジス
タの半導体基板上におけるパターンを正負トランジスタ
回路対について空間的に極力対称配置することによって
、複合化トランジスタ内の接続線や複合化トランジスタ
間の配線における不均衡を最低に保つようにする。この
ようにトランジスタを複合化し、かつそれらを半導体基
板上に対称配置した差動増幅器の実験的な試作結果では
、複合化トランジスタ内の並列接続数を４ないし５以上
にするとオフセット電圧を約１桁減少させることができ
、この程度までオフセ−／　）電圧が減少されれば、高
級な計測器等の用途にも差動増幅器を他の電子回路部と
一緒に共通の半導体基板内に集積化して用いることがで
きる。

［実施例〕 以下、第１図および第２図を参照しながら本発明の詳細
な説明する。第１図は入力部１０に本発明を実施した例
を回路的に示すもので、前の第３図との対応部分には同
一符号が付けられている。

なお、電流源４０内の具体回路は前の第３図と同じでよ
いからこの図では省略されていることを諒承されたい。

第１図に示された実施例ではトランジスタの複合化は入
力部１０に対してのみなされており、その複合数は前述
のように４〜５以上とするのが望ましいが、図では無用
の複雑化を避けるために入力部１０の各トランジスタは
すべて２個のトランジスタ単位からなるものとして示さ
れている。

実際上はこのトランジスタ単位数は初段のトランジスタ
ｌｉｐ、　ｌｌｎに対して終段のトランジスタ１２ｐ。

１２ｎよりも大きい目に取るのが合理的である。

第１図と第３図を比較すればわかるように、両者の異な
る所は入力部１０についてだけであるから、重複を避け
るために以下入力部１０についてのみ説明する。第１図
における入力部１０内の各トランジスタとその相互接続
関係は、半導体基板上の実際の配置や相互間配線に近い
ように描かれているので、−見すれば第３図における相
互接続関係と異なるように見えるが両者は全く同じ回路
である。

各トランジスタを構成する２個のトランジスタ単位はそ
れぞれそのベース、エミッタおよびコレクタ端子が図示
のように共通接続されることによって互いに並列接続さ
れてそれぞれ複合化トランジスタを構成している。出力
信号ＶＩｐ、　ＶＴｎを受ける初段の２個の複合化トラ
ンジスタｌｌｐ、　ｌｌｎは、Ｉｐ。

Ｉｎで示された電流源４０からの電流供給線を間に挟ん
で図の左右方向に全く対称的に配置されており、その内
部のトランジスタ単位間の相互接続線も図示のように左
右対称に配置されている。他の２個の終段の複合化トラ
ンジスタ１２ｐ＋　１２ｎについても全く同様である。

従って正側のトランジスタ回路を構成する２個の複合化
トランジスタｔｉｐ、　１２ｐと負側のトランジスタ回
路を構成する２個の複合化トランジスタＩｌｎ、１２ｎ
とは上記の電流供給線を挟んで完全に左右対称配置され
ることになる。

負荷部２０についてもそれを構成するトランジスタを複
合化することが本来は望ましいのであるが、その必要性
は入力部１０に比べて少ないのでこの実施例ではその各
トランジスタはそれぞれ単一のトランジスタで構成され
る。ただし、その接続や配線のＢ様に不均衡があると左
右トランジスタ回路対の動作上の均衡が破れてしまうこ
とになり兼ねないので、この実施例においても負荷部２
０内のトランジスタと相互接Ｖｔ線は対称的に配置され
る。

第２図はこの様子を示すもので、この図では半導体基板
５０上の回路配置が各トランジスタないし複合化トラン
ジスタを方形の枠で、接続線と電流供給線を実線で表わ
すことにより示されている。

入力部１０内の配置は前の第１図と同じであり、負荷部
２０内の正側のトランジスタ２１ｐ、２２ｐおよび抵抗
２３ｐは負側のトランジスタ２１ｎ、２２ｎおよび抵抗
２３ｎと図示のように完全左右対称に配置される。

これに対して出力部３０ないしは電流源４０の方はとく
にかかる対称配置に考慮を払う要はなく、むしろ図示の
ように全体の専用面積を最小にするように配置するのが
よい。

以上説明した入力部内のトランジスタを複合化し、入力
部と負荷部の回路要素を空間的に対称配置したこの実施
例による差動増幅器は回路構成上は従来からのものと同
じであるが、複合化トランジスタ内のトランジスタ単位
数を４〜５個以上にすることによりオフセット電圧値を
従来の１７１０以下にすることができる。

〔発明の効果〕

以上の説明から明らかなように、本発明においては入力
部と負荷部と出力部とを備える差動増幅器中の少なくと
も入力部に対してそれを構成する各トランジスタを正負
トランジスタ回路対について同数な複数個の互いに並列
接続されたトランジスタ単位からなる複合化トランジス
タとしてそれぞれ構成し、該複合化トランジスタの半導
体基板上におけるパターンを正負トランジスタ回路対に
ついて空間的に対称配置するようにしたので、とくに入
力部内の正負のトランジスタ回路対の特性上の均衡を従
来よりも厳密にとることが容易になり、複合化トランジ
スタ内のトランジスタ単位数を目的に応じて選択するこ
とによりオフセット電圧値を所望のレベルまで減少させ
ることができる。

これによってオフセット電圧値が従来よりも低い差動増
幅器を歩留まりよく集積回路内に全体電子回路の他部分
とともに共通の半導体基板上に容易に集積化することが
可能になる。

【図面の簡単な説明】

第１図と第２図が本発明に関するもので、内部１図は本
発明による差動増幅器用半導体集積回路装置の実施例を
示す回路図、第２図は半導体基板上の該差動増幅器内の
トランジスタ等の回路要素の配置図である。第３図は従
来技術による差動増幅器の回路図である。図において、 １０：入力部、ｌｌｐ、　１２ｐ：正側のトランジスタ
回路を構成する複合化トランジスタ、Ｉｌｎ、１２ｎ：
負側のトランジスタ回路を構成する複合化トランジスタ
、２０：負荷部、２１ｐ、２Ｉｎ、２２ｐ、２２ｎ：　
）ランジスタ、２３ｐ。 ２３ｎ：抵抗ないしは負荷抵抗、３０：出力部、３１，
３２：トランジスタ、３３：エミッタ抵抗、４０：電流
源ないしは電流ミラー回路、４１：マルチコレクタトラ
ンジスタ、４２．４３：　トランジスタ、■ｐ＋　Ｉｎ
ｓ入力部の初段トランジスタに対する供給電流、に入力
部と負荷部間の等価接続点、ＶＩＰ、ＶＩｎ：差動入力
ないしは入力信号、ｖＯ：出力信号、である。 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 差動的な２個の入力信号をそれぞれ受ける回路的に相同
   に構成された正負１対のトランジスタ回路からなる入力
   部と、該入力部の正負トランジスタ回路対のそれぞれに
   対する負荷抵抗回路を構成する負荷部と、入力部と負荷
   部との接続点の信号をインピーダンス変換した上で出力
   信号を形成する出力部とからなる差動増幅器を半導体基
   板上に集積化してなる集積回路装置において、差動増幅
   器中の少なくとも入力部に対してそれを構成する各トラ
   ンジスタを正負トランジスタ回路対について同数な複数
   個の互いに並列接続されたトランジスタ単位からなる複
   合化トランジスタとしてそれぞれ構成し、該複合化トラ
   ンジスタの半導体基板上におけるパターンを正負トラン
   ジスタ回路対について空間的に対称配置したことを特徴
   とする差動増幅器用半導体集積回路装置。