JPS6198006A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS6198006A JPS6198006A JP59219141A JP21914184A JPS6198006A JP S6198006 A JPS6198006 A JP S6198006A JP 59219141 A JP59219141 A JP 59219141A JP 21914184 A JP21914184 A JP 21914184A JP S6198006 A JPS6198006 A JP S6198006A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- transistor
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はカレントミラー回路に係り、入力電流と出力電
流とを等しくなるように制御するカレントミラー回路に
関する。
流とを等しくなるように制御するカレントミラー回路に
関する。
従来の技術
第２図は従来のカレントミラー回路の一例の回路図を示
す。同図において、入力側トランジスタＱ１及び出力側
トランジスタＱ２はバイアス用トランジスタＱ３による
バイアスにてオンとされ、入力側電流源１及び出力電流
１ｒ！２に流れる入力電流１１及び出力電流 １２が等
しくなるように制御される。
す。同図において、入力側トランジスタＱ１及び出力側
トランジスタＱ２はバイアス用トランジスタＱ３による
バイアスにてオンとされ、入力側電流源１及び出力電流
１ｒ！２に流れる入力電流１１及び出力電流 １２が等
しくなるように制御される。
発明が解決しようとする問題点
同図において、点Ａ、Ｃ間の電圧はトランジスタＱ＋
、Ｑ２により実質上ダイオード２個分の固定電圧とされ
ている一方、点８．０間の電圧は出力側負荷の電流変動
等により固定ではない。つまり、負荷側の変動等により
トランジスタＱ１のコレクタ・エミッタ間電圧Ｖｃ Ｅ
ｌ とトランジスタＱ２のコレクタ・エミッタ間電圧
ＶＣＥ’２とは異なるので、入力電流 １１ と出力電
圧 １２は等しくならない問題点があった。
、Ｑ２により実質上ダイオード２個分の固定電圧とされ
ている一方、点８．０間の電圧は出力側負荷の電流変動
等により固定ではない。つまり、負荷側の変動等により
トランジスタＱ１のコレクタ・エミッタ間電圧Ｖｃ Ｅ
ｌ とトランジスタＱ２のコレクタ・エミッタ間電圧
ＶＣＥ’２とは異なるので、入力電流 １１ と出力電
圧 １２は等しくならない問題点があった。
本発明は、負荷変動を生じても入力電流と出力電流とを
常に等しく制御し得るカレントミラー回路を提供するこ
とを目的とする。
常に等しく制御し得るカレントミラー回路を提供するこ
とを目的とする。
問題点を解決するための手段
第１図中、トランジスタＱ４ 、Ｑｓにて構成ざれる差
動アンプは、出力側トランジスタＱ２の出力電位を入力
側トランジスタＱ＋にフィードバックする手段の一実施
例である。
動アンプは、出力側トランジスタＱ２の出力電位を入力
側トランジスタＱ＋にフィードバックする手段の一実施
例である。
作用
トランジスタＱ４ 、Ｑｓにて出力側トランジスタＱ２
の出力電位を入力側トランジスタＱ１にフィードバック
し、出力側トランジスタＱ２のコレクタ・エミッタ間電
圧Ｖｃε２と入力側トランジスタＱ１のコレクタ・エミ
ッタ間電圧Ｖｃ Ｅ Ｉ とを等しくする。
の出力電位を入力側トランジスタＱ１にフィードバック
し、出力側トランジスタＱ２のコレクタ・エミッタ間電
圧Ｖｃε２と入力側トランジスタＱ１のコレクタ・エミ
ッタ間電圧Ｖｃ Ｅ Ｉ とを等しくする。
実施例
第１図は本発明回路の一実施例の回路図を示し、同図中
、第２図と同一構成部分には同一番号、同一符号を付す
。同図において、トランジスタＱ４のベースはトランジ
スタＱ１のコレクタに接続されており、そのコレクタは
電源Ｖｃｃに接続されており、そのエミッタはトランジ
スタＱ５のエミッタに接続されていると共に抵抗Ｒを介
してアースされている。トランジスタＱ５のベースはト
ランジスタＱ２と電圧源３との接続点に接続されており
、そのコレクタはトランジスタＱ２のベースに接続され
ている。
、第２図と同一構成部分には同一番号、同一符号を付す
。同図において、トランジスタＱ４のベースはトランジ
スタＱ１のコレクタに接続されており、そのコレクタは
電源Ｖｃｃに接続されており、そのエミッタはトランジ
スタＱ５のエミッタに接続されていると共に抵抗Ｒを介
してアースされている。トランジスタＱ５のベースはト
ランジスタＱ２と電圧源３との接続点に接続されており
、そのコレクタはトランジスタＱ２のベースに接続され
ている。
トランジスタＱ４ 、Ｑｓにて差動アンプが構成されて
いる。
いる。
トランジスタＱ＋ 、Ｑ２はトランジスタＱ４ 。
Ｑｓによるバイアスにてオンとされ、入り電流１１及び
出力電流１２が等しくなるように制御される。この場合
、トランジスタＱ４ 、Ｑｓは差動アンプを構成してい
るので、トランジスタＱ５のベース（点Ｂ）電位が負荷
変動等により変化すると、トランジスタＱ４のベース（
点Ａ）電位はこれに応じて変化するように動作する。
出力電流１２が等しくなるように制御される。この場合
、トランジスタＱ４ 、Ｑｓは差動アンプを構成してい
るので、トランジスタＱ５のベース（点Ｂ）電位が負荷
変動等により変化すると、トランジスタＱ４のベース（
点Ａ）電位はこれに応じて変化するように動作する。
つまり、出力側トランジスタＱ２の出力電位を入力側ト
ランジスタＱ１にフィードバックすることにより、トラ
ンジスタＱ１のコレクタ・エミッタ間電圧Ｖｃ巳１とト
ランジスタＱ２のコレクタ・エミッタ間Ｖｃ巳２とを等
しくし得、これにより、負荷変動等を生じても入力電流
１１ と出力電流 １２とを常に等しくし得る。
ランジスタＱ１にフィードバックすることにより、トラ
ンジスタＱ１のコレクタ・エミッタ間電圧Ｖｃ巳１とト
ランジスタＱ２のコレクタ・エミッタ間Ｖｃ巳２とを等
しくし得、これにより、負荷変動等を生じても入力電流
１１ と出力電流 １２とを常に等しくし得る。
ここで、トランジスタＱ４ 、Ｑｓのベース電流は共に
極く小さく、実質上、点Ｂと点Ａとの間に、入力インピ
ーダンス及び出力インピーダンスが共に高く、入力（点
Ｂ〉副電圧変動と出力（点Ａ）副電圧変動とが等しくな
るように動作する回路を接続したことになる。
極く小さく、実質上、点Ｂと点Ａとの間に、入力インピ
ーダンス及び出力インピーダンスが共に高く、入力（点
Ｂ〉副電圧変動と出力（点Ａ）副電圧変動とが等しくな
るように動作する回路を接続したことになる。
発明の効果
本発明回路は、入力側トランジスタに接続された電流源
と出力側トランジスタの出力端子との間に、入力インピ
ーダンス及び出力インピーダンスが共に高く、出力端子
の電位を入力側カレントミラーにフィードバックして出
力端子の電位と入力側トランジスタと電流源との接続点
の電位とが等しくなるように動作する回路を接続したた
め、出力側トランジスタのコレクタ・エミッタ間電圧と
入力側トランジスタのコレクタ・エミッタ間電圧とを等
しくし得、負荷変動があっても入力電流と出力電流とを
常に等しくし得る等の特長を有する。
と出力側トランジスタの出力端子との間に、入力インピ
ーダンス及び出力インピーダンスが共に高く、出力端子
の電位を入力側カレントミラーにフィードバックして出
力端子の電位と入力側トランジスタと電流源との接続点
の電位とが等しくなるように動作する回路を接続したた
め、出力側トランジスタのコレクタ・エミッタ間電圧と
入力側トランジスタのコレクタ・エミッタ間電圧とを等
しくし得、負荷変動があっても入力電流と出力電流とを
常に等しくし得る等の特長を有する。
第１図は本発明回路の一実施例の回路図、第２図は従来
回路の一例の回路図である。 １・・・電流源、３・・・電圧源、Ｑ＋ 、Ｑ２ 、Ｑ
４ 。 Ｑｓ・・・トランジスタ、Ｖｃｃ・・・電源、Ｒ・・・
抵抗、１１・・・入力電流、 １２・・・出力電流。 特許出願人 日本ビクター株式会社 第１図 ｒ 第２図
回路の一例の回路図である。 １・・・電流源、３・・・電圧源、Ｑ＋ 、Ｑ２ 、Ｑ
４ 。 Ｑｓ・・・トランジスタ、Ｖｃｃ・・・電源、Ｒ・・・
抵抗、１１・・・入力電流、 １２・・・出力電流。 特許出願人 日本ビクター株式会社 第１図 ｒ 第２図
Claims (1)
- 入力側トランジスタに接続された電流源と出力側トラン
ジスタの出力端子との間に、入力インピーダンス及び出
力インピーダンスが共に高く、該出力端子の電位を該入
力側トランジスタにフイードバツクして該出力端子の電
位と該入力側トランジスタと上記電流源との接続点の電
位とが等しくなるように動作する回路を接続してなるこ
とを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219141A JPS6198006A (ja) | 1984-10-18 | 1984-10-18 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219141A JPS6198006A (ja) | 1984-10-18 | 1984-10-18 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6198006A true JPS6198006A (ja) | 1986-05-16 |
Family
ID=16730858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219141A Pending JPS6198006A (ja) | 1984-10-18 | 1984-10-18 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128603A (ja) * | 1987-11-12 | 1989-05-22 | Nec Corp | カレントミラー回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112709A (ja) * | 1982-12-20 | 1984-06-29 | Toshiba Corp | カレントミラ−回路 |
-
1984
- 1984-10-18 JP JP59219141A patent/JPS6198006A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112709A (ja) * | 1982-12-20 | 1984-06-29 | Toshiba Corp | カレントミラ−回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128603A (ja) * | 1987-11-12 | 1989-05-22 | Nec Corp | カレントミラー回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| KR0136875B1 (ko) | 전압-전류 변환기 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| GB1253255A (ja) | ||
| US4524318A (en) | Band gap voltage reference circuit | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPH0456404A (ja) | 増幅装置 | |
| JPH0322723B2 (ja) | ||
| KR920009548B1 (ko) | 전류원 장치 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH02123822A (ja) | 論理回路とその制御方法 | |
| JPH04227104A (ja) | 増幅回路 | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| JPS6198006A (ja) | カレントミラ−回路 | |
| US4386325A (en) | Circuit arrangement for reproducing in an output circuit a current flowing in an input circuit | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPS6041805A (ja) | 電流切換回路 | |
| US4573019A (en) | Current mirror circuit | |
| US6559706B2 (en) | Mixer circuitry | |
| US3989997A (en) | Absolute-value circuit | |
| JPH04229705A (ja) | 電流増幅装置 | |
| JPS63105516A (ja) | マルチプレクサ | |
| US4166982A (en) | Logical circuit reference electric level generating circuitry |