JPS59112709A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS59112709A JPS59112709A JP57223440A JP22344082A JPS59112709A JP S59112709 A JPS59112709 A JP S59112709A JP 57223440 A JP57223440 A JP 57223440A JP 22344082 A JP22344082 A JP 22344082A JP S59112709 A JPS59112709 A JP S59112709A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- collector
- transistors
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分身〕
、この発明は電子回路一般に好適するカレントミラー回
路の改良に関する。
路の改良に関する。
従来、電子回路一般に使用されるカレントミラー回路と
して第１図に示すように構成されたものが知られている
。
して第１図に示すように構成されたものが知られている
。
すなわち、これはラテラルＰＮＰ）ランジスタＴＩ＋Ｔ
２を王差動対トランジスタＴ、、’ｒ。
２を王差動対トランジスタＴ、、’ｒ。
の能動負荷つまりカレントミラー回路として使用する場
合に補助差動対トランジスタＴ５ 。
合に補助差動対トランジスタＴ５ 。
Ｔ６を付設することにより、ラテラルＰＮＰトランジス
タ’ｒ、、’ｃ’２のベース隘流が回路の対象性に影響
を及ぼさ彦いようにしたものである。
タ’ｒ、、’ｃ’２のベース隘流が回路の対象性に影響
を及ぼさ彦いようにしたものである。
なお、図中ＪＥｌ ＋ Ｊｇ、はそれぞれ定電流源であ
り、ＲＬは負荷抵抗であり、ＵＲｅｆは基準電圧源であ
る。
り、ＲＬは負荷抵抗であり、ＵＲｅｆは基準電圧源であ
る。
しかしながら、以上のような従来のカレントミラー回路
にあっては、補助差動対トランジスタＴ ５ ｒ Ｔ
ａのうちの一方Ｔ６のベースが基準電圧源ＵＲｅｆに
接続されているために、負荷抵抗ＲＩ、に信号電流が流
れると図示に２点と基準電圧源ＵＲｅｆ間に電位差が生
じてしまう結果、ラテラルＰＮＰトランジスタＴＩ＋Ｔ
２の各ＶＣＥがアンバランス状態となってアーリー効果
による誤差（歪）を生じてしまうという欠点を肩してい
た。
にあっては、補助差動対トランジスタＴ ５ ｒ Ｔ
ａのうちの一方Ｔ６のベースが基準電圧源ＵＲｅｆに
接続されているために、負荷抵抗ＲＩ、に信号電流が流
れると図示に２点と基準電圧源ＵＲｅｆ間に電位差が生
じてしまう結果、ラテラルＰＮＰトランジスタＴＩ＋Ｔ
２の各ＶＣＥがアンバランス状態となってアーリー効果
による誤差（歪）を生じてしまうという欠点を肩してい
た。
また、補助差動対トランジスタＴ５＋Ｔ６のうちの他方
Ｔ、のベースＩｔ Ｋ、がそのままカレントミラーされ
て負０ｆｒ抵抗ＲＬに流れ込んでしまうことにより、Ｄ
Ｃオフセットが生じる原因となっていた。
Ｔ、のベースＩｔ Ｋ、がそのままカレントミラーされ
て負０ｆｒ抵抗ＲＬに流れ込んでしまうことにより、Ｄ
Ｃオフセットが生じる原因となっていた。
そこで、この発明は以上のような点に疫みてなされたも
ので、アーリー効果による影響およびベース電流の影響
を受けないようにして誤差電流を少なくすることによシ
、可及的に高Ｔｆ＆とし得る極めて良好なカレントミラ
ー回路を提供することを目的としている。
ので、アーリー効果による影響およびベース電流の影響
を受けないようにして誤差電流を少なくすることによシ
、可及的に高Ｔｆ＆とし得る極めて良好なカレントミラ
ー回路を提供することを目的としている。
すなわち、この発明によるカレントミラー回路は、りい
のベースが共通に接続され且つ互いのエミッタが所定電
位点に接続されると共に各コレクタが電流入力端子およ
び電流出力端子に対応上て接続されたカレントミラ一対
トランジスタと、このカレントミラ一対トランジスタに
対して異極性に選択され、谷ベースが前記カレントミラ
一対トランジスタの各コレクタに対応して接続されると
共に一方のコレクタが所定電位点に且つ他方のコレクタ
が前記カレントミラ一対トランジスタの共通ベースに接
続された補助差動対トランジスタとを具備してなること
を特徴としている。
のベースが共通に接続され且つ互いのエミッタが所定電
位点に接続されると共に各コレクタが電流入力端子およ
び電流出力端子に対応上て接続されたカレントミラ一対
トランジスタと、このカレントミラ一対トランジスタに
対して異極性に選択され、谷ベースが前記カレントミラ
一対トランジスタの各コレクタに対応して接続されると
共に一方のコレクタが所定電位点に且つ他方のコレクタ
が前記カレントミラ一対トランジスタの共通ベースに接
続された補助差動対トランジスタとを具備してなること
を特徴としている。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第２図に示すようにラテラルＰＮＰ形でなる
カレントミラ一対トランジスタＱＩ。
カレントミラ一対トランジスタＱＩ。
Ｑ２は互いのエミッタが共通に電＠ ＶＯａに接続され
、且つ互いのベースが共通に接続されると共に、一方Ｑ
、のコレクタが電流入力端Ｐ１に接続され且つ他方のコ
レクタが′電流出力端Ｐ２に接続されている。
、且つ互いのベースが共通に接続されると共に、一方Ｑ
、のコレクタが電流入力端Ｐ１に接続され且つ他方のコ
レクタが′電流出力端Ｐ２に接続されている。
ま’７’ｅ、ＮＰＮ形でなる補助差動対トランジスタＱ
３ 、Ｑ４は前記カレントミラ一対トランジスタＱｌ
、Ｑ２にベース′成流を供給するもので、互いのエ
ミッタが共通に定電流源■を介して接地され、且つ各ベ
ースが前記カレントミラ一対トランジスタＱｌ 、Ｑ
２の各コレクタに対応して接続されると共に、一方Ｑ、
のコレクタが電源Ｖａａに接続され且つ他方Ｑ、のコレ
クタが前記カレントミラ一対トランジスタＱｌ 、Ｑ
２の共通ベースに接続されている。
３ 、Ｑ４は前記カレントミラ一対トランジスタＱｌ
、Ｑ２にベース′成流を供給するもので、互いのエ
ミッタが共通に定電流源■を介して接地され、且つ各ベ
ースが前記カレントミラ一対トランジスタＱｌ 、Ｑ
２の各コレクタに対応して接続されると共に、一方Ｑ、
のコレクタが電源Ｖａａに接続され且つ他方Ｑ、のコレ
クタが前記カレントミラ一対トランジスタＱｌ 、Ｑ
２の共通ベースに接続されている。
なお、上記電流入力端Ｐ１および電流出力端Ｐ２は図示
しない第１図と同様の主差動対トランジスタの各コレク
タに能動負荷として４緩されるものとする。
しない第１図と同様の主差動対トランジスタの各コレク
タに能動負荷として４緩されるものとする。
而し゛て、以上の構成においてバランス状態から′上流
入力端Ｐ１ よシの入力電流が増加したとすると、補助
差動対トランジスタＱ３＝０４のうち一方Ｑ３のベース
電位が降下するため、他方Ｑ４のコレクタ電流が増加し
てカレントミラ一対トランジスタＱｌ 、Ｑ２の各コ
レクタ電流を１加せしめ、これが入力電流とバランスし
た状態で安定することになる。
入力端Ｐ１ よシの入力電流が増加したとすると、補助
差動対トランジスタＱ３＝０４のうち一方Ｑ３のベース
電位が降下するため、他方Ｑ４のコレクタ電流が増加し
てカレントミラ一対トランジスタＱｌ 、Ｑ２の各コ
レクタ電流を１加せしめ、これが入力電流とバランスし
た状態で安定することになる。
また、入力電流が減少した場合には上述と略反対の関係
でカレントミラ一対トランジスタＱｌ 、Ｑ２の各コ
レクタ電流を減少せしめ、これが入力電流とバランスし
た状態で安定する。
でカレントミラ一対トランジスタＱｌ 、Ｑ２の各コ
レクタ電流を減少せしめ、これが入力電流とバランスし
た状態で安定する。
これによって、入力電流の増減いずれの場合にも結果的
に入力電流と出力電流が等しく（工０υＴ＝＝Ｉ工Ｎ）
なる。
に入力電流と出力電流が等しく（工０υＴ＝＝Ｉ工Ｎ）
なる。
なお、補助差動対トランジスタＱ３ 、Ｑ４のうち他
方Ｑ４のベース入力はカレントミラ一対トランジスタＱ
ｌ 、Ｑ２に対して正帰還となっているので、これに
よって不所望な発振やラッチアップ現象が生じるのを未
然に防止するには、電流出力端子Ｐ２のインピーダンス
を電流入力端子Ｐ、のそれに比較して十分に低くしてお
けばよい。
方Ｑ４のベース入力はカレントミラ一対トランジスタＱ
ｌ 、Ｑ２に対して正帰還となっているので、これに
よって不所望な発振やラッチアップ現象が生じるのを未
然に防止するには、電流出力端子Ｐ２のインピーダンス
を電流入力端子Ｐ、のそれに比較して十分に低くしてお
けばよい。
そして、り上のようなカレントミラー回路によれば、補
助差動対トランジスタＱ３ 、Ｑ４は差動増幅器であ
るからその動作領域における両ベース間の電位差が極め
て小さいので、カレントミラ一対トランジスタＱｌ
、Ｑ２のＶＯＥが全動作頷誠において等しくなり、実質
的にカレントミラ一対トランジスタＱｌ 、Ｑ２がア
ーリー効果による影響を受けないようにすることができ
る。
助差動対トランジスタＱ３ 、Ｑ４は差動増幅器であ
るからその動作領域における両ベース間の電位差が極め
て小さいので、カレントミラ一対トランジスタＱｌ
、Ｑ２のＶＯＥが全動作頷誠において等しくなり、実質
的にカレントミラ一対トランジスタＱｌ 、Ｑ２がア
ーリー効果による影響を受けないようにすることができ
る。
また、補助差動対トランジスタＱＳ ＩＱ’４の各コ
レクタ電流が等しい限り、それらの各ベース電流もキャ
ンセルされてしまうことになるので、上述と併せて誤差
電流の原因を断つことによシ非常に高精度のものとする
ことができる。
レクタ電流が等しい限り、それらの各ベース電流もキャ
ンセルされてしまうことになるので、上述と併せて誤差
電流の原因を断つことによシ非常に高精度のものとする
ことができる。
この場合、カレントミラ一対トランジスタＱ＋ 、Ｑ
２の電流増幅率（ロ）にも影響されないことは切端であ
る。
２の電流増幅率（ロ）にも影響されないことは切端であ
る。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
従って、以上計速したようにこの発明によれば、アーリ
ー効果による影響およびベース電流の影ｉを受けないよ
うにして誤差′電流を少なくすることにより、可及的に
高精度とし得る極めて良好なカレントミラー回路を提供
することが可能となる。
ー効果による影響およびベース電流の影ｉを受けないよ
うにして誤差′電流を少なくすることにより、可及的に
高精度とし得る極めて良好なカレントミラー回路を提供
することが可能となる。
第１図は従来のカレントミラー回路を示す構成図、第２
図はこの発明に係るカレントミラー回路の一実施例を示
す構成図である。 Ｑｌ 、Ｑ２・・・カレントミラ一対トランジスタ、
Ｑ３ 、Ｑ４・・・油動差動対トランジスタ、ｖｃｃ
・・・電源、■・・・宝゛鍼流源、ｐ、・・・′電流入
力端子、Ｐ２・・・電流出力端子。 出願人代理人 弁理士 鈴 江 武 彦第１ つＬＪＲｅｆ → 第２図 ） Ｖｃｃ
図はこの発明に係るカレントミラー回路の一実施例を示
す構成図である。 Ｑｌ 、Ｑ２・・・カレントミラ一対トランジスタ、
Ｑ３ 、Ｑ４・・・油動差動対トランジスタ、ｖｃｃ
・・・電源、■・・・宝゛鍼流源、ｐ、・・・′電流入
力端子、Ｐ２・・・電流出力端子。 出願人代理人 弁理士 鈴 江 武 彦第１ つＬＪＲｅｆ → 第２図 ） Ｖｃｃ
Claims (1)
- 互いのベースが共通に接続され且つ巨いのエミッタが所
定′電位点に接続されると共に各コレクタが電流入力端
子および電流出力端子に対応して接続されたカレントミ
ラ一対トランジスタと、このカレントミラ一対トランジ
スタに対して異極性に選択され、各ベースが前記カレン
トミラ一対トランジスタの各コレクタに対応して接続さ
れると共に一方のコレクタが所定電位点に且つ他方のコ
レクタが前記カレントミラ一対トランジスタの共通ベー
スに接続された補助差動対トランジスタとを具備してな
ることを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223440A JPS59112709A (ja) | 1982-12-20 | 1982-12-20 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223440A JPS59112709A (ja) | 1982-12-20 | 1982-12-20 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59112709A true JPS59112709A (ja) | 1984-06-29 |
Family
ID=16798173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223440A Pending JPS59112709A (ja) | 1982-12-20 | 1982-12-20 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59112709A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198006A (ja) * | 1984-10-18 | 1986-05-16 | Victor Co Of Japan Ltd | カレントミラ−回路 |
| JPH01128603A (ja) * | 1987-11-12 | 1989-05-22 | Nec Corp | カレントミラー回路 |
-
1982
- 1982-12-20 JP JP57223440A patent/JPS59112709A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198006A (ja) * | 1984-10-18 | 1986-05-16 | Victor Co Of Japan Ltd | カレントミラ−回路 |
| JPH01128603A (ja) * | 1987-11-12 | 1989-05-22 | Nec Corp | カレントミラー回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| US4843342A (en) | Differential amplifier with input bias current cancellation | |
| KR900005552B1 (ko) | 전류미러회로 | |
| JPS6333727B2 (ja) | ||
| JPS59112709A (ja) | カレントミラ−回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH0750528A (ja) | 演算増幅器 | |
| JPS5818334Y2 (ja) | 増幅回路 | |
| JPS6041884B2 (ja) | 差動増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP2723563B2 (ja) | 可変電流源 | |
| JP2735245B2 (ja) | 発振回路 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPH04170809A (ja) | カレントミラー回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JPH06310951A (ja) | 差動アンプ回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6174405A (ja) | カレントミラ−回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0578965B2 (ja) | ||
| JPH0487407A (ja) | バッファ回路 | |
| JPS63296404A (ja) | 差動増幅回路 |