CN109245758A - 发射器与接收器电路 - Google Patents

发射器与接收器电路 Download PDF

Info

Publication number
CN109245758A
CN109245758A CN201810330514.1A CN201810330514A CN109245758A CN 109245758 A CN109245758 A CN 109245758A CN 201810330514 A CN201810330514 A CN 201810330514A CN 109245758 A CN109245758 A CN 109245758A
Authority
CN
China
Prior art keywords
receiver
circuit
resistance value
signal
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810330514.1A
Other languages
English (en)
Other versions
CN109245758B (zh
Inventor
朴鸿濬
林志勋
郑海康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Academy Industry Foundation of POSTECH
Original Assignee
Academy Industry Foundation of POSTECH
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Academy Industry Foundation of POSTECH, Hynix Semiconductor Inc filed Critical Academy Industry Foundation of POSTECH
Publication of CN109245758A publication Critical patent/CN109245758A/zh
Application granted granted Critical
Publication of CN109245758B publication Critical patent/CN109245758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一种电路可以包括：发射器，其用于产生指示输入数据的信号；片上通道，其用于传输来自发射器的信号；以及接收器，其包括接收端子并具有负电阻值作为接收端子的输入电阻，接收器用于基于经由片上通道的传输信号来产生指示恢复数据的信号。该电路可以使用电荷再循环来再循环储存在片上通道中的电荷的一部分，电荷再循环与输入电阻的负电阻值相关联。

Description

发射器与接收器电路
相关申请的交叉引用
本申请要求2017年7月11日提交的申请号为10-2017-0087662的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例涉及发射器和接收器，更具体地，涉及包括针对片上通道的发射器和接收器的电路，该发射器和接收器在多芯片封装体中的半导体芯片之间发送和接收数据。
背景技术
半导体技术的发展已经减小了半导体芯片面积，但并未显著减少半导体芯片之间的通信所需的引脚数量。此外，半导体芯片之间的通信需要芯片焊盘和片外通道线。为了克服减少引脚数量的限制，已经开发了在一个封装体中包括多个半导体芯片的多芯片封装体。
这种多芯片封装体在一个封装体中包括相同类型或不同类型的芯片，并且在封装体内执行通信。因此，多芯片封装体经由包括硅插入层、穿通硅通孔(TSV)或两者的片上通道来发送和接收数据。硅插入层用于在经由最近的工艺制造并且层叠在可以使用较早的工艺制造的硅衬底之上的半导体芯片之间执行通信。在使用硅插入层的2.5D集成中，由于核心半导体芯片的数量增加和/或整个封装体的芯片尺寸增大，片上通道的长度可以增大。片上通道的长度的这种增大会增大片上通道的寄生电阻和寄生电容。结果，会减小片上通道的带宽，同时增加功耗。
TSV制造是指通过在层叠的半导体芯片中形成大量(例如，数百个)孔并且经由一个或更多个电极垂直耦接相邻的半导体芯片来以3D集成层叠多个半导体芯片的技术，使得半导体芯片可以彼此通信。此时，由于在数百MHz的带宽中使用大量TSV，因此降低每个TSV的功耗是重要的。特别是，由于移动应用具有电池限制，因此期望降低移动应用中每个TSV的功耗。
因此，期望的是：针对片上通道的发射器和接收器可以在多芯片封装体中的半导体芯片之间的通信期间，增大用于数据传输的带宽并且降低功耗。
发明内容
各种实施例针对包括用于片上通道的发射器和接收器的电路，其在多芯片封装体中的半导体芯片之间的通信期间，能够增大用于数据传输的带宽并且降低功耗。
在一个实施例中，一种电路可以包括：发射器，其适用于产生指示输入数据的信号；片上通道，其适用于传输来自发射器的信号；以及接收器，其包括接收端子并具有负电阻值作为接收端子的输入电阻，接收器适用于基于经由片上通道的传输信号来产生指示恢复数据的信号。该电路可以使用电荷再循环来再循环储存在片上通道中的电荷的一部分，电荷再循环与输入电阻的负电阻值相关联。
在一个实施例中，一种电路可以包括：复制电路，其与包括片上通道的电路相对应，复制电路适用于提供差分输出信号；比较器，其适用于将复制电路的差分输出信号进行比较；以及控制信号发生器，其适用于响应于比较器的比较结果来产生控制信号。根据控制信号，复制电路的复制接收器的接收端子和电路的接收器的接收端子中的每一个可以被控制为具有负电阻值作为输入电阻。
在一个实施例中，一种电路可以包括：发射器，其适用于产生指示输入数据的信号；片上通道，其适用于传输信号；接收器，其具有接收端子并具有负电阻值作为接收端子的输入电阻，接收器适用于从经由片上通道的传输信号中恢复数据；以及工艺-电压-温度(PVT)补偿复制电路，其包括复制电路，该复制电路包括分别与发射器、片上通道和接收器相对应的电路，PVT补偿复制电路适用于控制接收器的接收端子和复制电路的复制接收器的接收端子，以具有负电阻值作为输入电阻。
附图说明
图1是根据一个实施例的电路的框图。
图2示出了根据一个实施例的电路的电荷再循环。
图3示出了随着根据一个实施例的电路的输入电阻值而变化的电荷消耗的计算结果和模拟结果。
图4是根据一个实施例的电路的电路图。
图5示出了根据一个实施例的图4的PVT补偿复制电路。
图6A示出了根据一个实施例的具有受控有效尺寸的PMOS晶体管的等效电路。
图6B示出了根据一个实施例的具有受控有效尺寸的PMOS晶体管。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本公开可以以不同的形式来实施，并且不应该被解释为限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开将是彻底和完整的，并且将本公开的范围充分地传达给本领域技术人员。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记指代相同的部件。
此外，为了简洁起见，可以省略与公知功能或配置有关的详细描述。
诸如第一和第二的术语可以用于描述各种组件，但是组件不受这些术语限制，并且这些术语仅用于将一个组件与另一个组件区分开。
图1是根据一个实施例的电路100的框图。
参考图1，电路100包括发射器10、接收器20和片上通道30。
发射器10将与输入数据D_IN相对应的信号发送到片上通道30，并且接收器20恢复经由片上通道30的传输信号以产生恢复数据D_REC。
片上通道30耦接在发射器10与接收器20之间，以便在多芯片封装体中的半导体芯片之间发送和接收数据。发射器10和接收器20可以被包括在多芯片封装体的每个半导体芯片中。由于片上通道30由具有小厚度(例如，几微米)的导线制成，因此片上通道30具有高电阻值。
由于片上通道30因高电阻值而具有较大的损耗，因此片上通道30基本上去除了由来自发射器10和接收器20的反射引起的大部分信号。因此，包括片上通道30的电路100可能不需要阻抗匹配，因此可能不具有与发射器10、接收器20和片上通道30基本相同的阻抗值。
即，在片上通道环境中，电路100的接收端子的输入电阻值可以不具有固定值，而是可以被调整为电路100可以在数据通信中表现出优异性能的值。
在一个实施例中，电路100具有作为接收器20的接收端子的输入电阻的负电阻值，使得流到接收端子的电流的增加导致接收端子的电压降低。由于片上通道30的电阻值在片上通道环境中相当高，因此穿过通道30的信号的带宽可能显著减小。此时，当电路100的接收器20的接收端子的输入电阻值被设置为负电阻值时，负电阻值可以抵消片上通道30的电阻值，由此增大用于数据传输的带宽。
因此，与相关技术中包括具有正输入电阻值的接收端子的传统电路相比，根据图1的实施例的电路100可以以更高的速度传输信号。结果，电路100可以随着增大的带宽而增大电压裕度。
此外，根据一个实施例，接收器20产生恢复数据D_REC所需的电压裕度基本上是固定的。因此，发射器10可以通过经由带宽增益而增大的电压裕度来降低功耗。
换言之，根据图1的实施例的电路100可以通过将接收端子的输入电阻设置为负值来减小片上通道30的电阻值和电容值，并且能通过经由带宽的增益而增大的电压裕度来降低发射器10的功耗。其中，电压裕度可以表示施加到发射器10的电源电压与来自发射器10的输出信号的最大电压之间的差值。
图2示出了根据一个实施例的图1中的电路100的电荷再循环。
参考图2，由于电路100的接收端子具有作为其输入电阻值的负电阻值RRX.IN，因此负电阻值可以抵消片上通道30的电阻值Rchannel，使得从发射器10看的电阻值RTX在发射器10与接收器20之间的点P0处变为零。在电阻值RTX变为零的点P0处，因为在电流输入/输出存在的同时电阻值为零，所以直流电压的摆幅变为零。关于电阻值RTX变为零的点P0，在发射器10的输出端子和接收器20的接收端子处的电压极性可以彼此相反。
发射器10在经由片上通道30将与输入数据D_IN相对应的信号传输到接收器20时对片上通道30进行充电或放电，从而消耗电荷。
此时，片上通道30具有因接收端子的负输入电阻值而消耗负电荷的部分，并且负电荷引起电荷再循环，这将在下面更详细地描述。
由片上通道30所消耗的电荷可以通过对在特定时间间隔内由发射器10发送的电流值与由接收器20接收的电流值之间的差值进行积分来计算。在图2中，x表示在发射器10与接收器20之间的片上通道30的位置。例如，片上通道30的位置x可以被限定为从发射端子(例如，图4中的发射器10的发射端子TXP和TXN)到接收端子(例如，图4中的接收器20的接收端子INP和INN)的距离。
如图2所示，经由电荷再循环，发射器10仅消耗电荷QA，电荷QA是通过从储存在片上通道30的从发射端子到点P0的一部分中的电荷减去电荷QB而获得的。例如，电荷再循环使用储存在片上通道30的从点P0延伸到接收端子的第一部分中的电荷QB和储存在片上通道30的从该点向发射器10延伸的第二部分中的电荷QB。接收器20的负输入电阻值RRX.IN引起电荷再循环，并且因此与耦接到具有非负输入电阻值的接收器的传统发射器相比，发射器10可以使用较小量的能量来发送与输入数据D_IN相对应的信号。
由发射器10进行的信号传输所需的电荷QA可以如下面的等式1所表示的那样进行计算：
【等式1】
图3示出了通过改变接收器20的输入电阻值而获得的消耗电荷的计算结果和模拟结果。
通过对在一段时间间隔内由发射器10发送的电流值与由接收器20接收的电流值之间的差值进行积分来获得消耗电荷。如图3所示，当输入电阻值RRX.IN减小时，消耗电荷减少。
由于接收器20的负输入电阻值引起电荷再循环并且将用于与输入数据D_IN相对应的信号的传输的消耗电荷降低给定量(例如，图2中的电荷QB)，因此可能实现消耗低能量的电路100。
图4是根据一个实施例的电路100的框图。
参考4，电路100包括发射器10、接收器20、片上通道30和工艺-电压-温度(PVT)补偿复制电路40。
发射器10包括电流模式驱动器12和电容器型均衡器14。电流模式驱动器12响应于输入数据D_IN+和D_IN-来产生信号，并将该信号发送到片上通道30。由电流模式驱动器12产生的信号可以是差分信号。电容器型均衡器14响应于输入数据D_IN+和D_IN-来均衡来自电流模式驱动器12的输出端子TXP和TXN的信号。
接收器20包括跨阻抗放大器(TIA)22和比较器24。TIA 22具有交叉耦合结构，因此接收端子INP和INN的输入电阻对应于(1/gmn-1/gmp)，其中，gmn表示NMOS晶体管N1和N2的第一跨导，而gmp表示TIA 22的PMOS晶体管P1和P2的第二跨导。
因此，当第二跨导的倒数值1/gmp比第一跨导的倒数值1/gmn大时，接收端子INP和INN的输入电阻可以具有负电阻值。TIA 22的PMOS晶体管P1和P2的跨导可以根据TIA 22的PMOS晶体管的有效尺寸而变化。因此，接收器20的接收端子INP和INN的输入电阻值可以根据TIA 22的PMOS晶体管P1和P2的有效尺寸而改变。
如稍后将描述的，TIA 22的PMOS晶体管的有效尺寸可以由PVT补偿复制电路40来调整。PVT补偿复制电路40响应于PVT变化来控制TIA 22的PMOS晶体管的有效尺寸，使得接收器20的接收端子INP和INN的输入电阻值变为负电阻值。例如，在TIA 22中通过对角箭头重叠的PMOS晶体管P1和P2包括分别由控制信号CS的多个比特位控制的多个栅极端子，如图6A和图6B所示。结果，分别与多个栅极端子相对应的多个沟道中的每一个可以响应于控制信号CS的对应比特位而是激活的，从而根据控制信号CS来改变TIA 22中的PMOS晶体管的有效尺寸。
TIA 22放大经由接收端子INP和INN接收到的信号，并将所放大的信号输出到比较器24。比较器24将TIA 22的输出信号进行比较，并产生与比较结果相对应的恢复数据D_REC。
发射器10可以包括用于输入数据D_IN的多电平信令的驱动器，并且接收器20可以包括用于从多电平信号中恢复数据D_REC的恢复电路。为了简洁起见，在此省略了用于输入数据D_IN的多电平信令的配置和用于从多电平信号中恢复数据的配置的详细描述。
片上通道30耦接在发射器10与接收器20之间，以便在多芯片封装体中的半导体芯片之间发送和接收数据。片上通道30可以包括硅插入层、TSV或两者。硅插入层用于在经由最近的工艺制造并层叠在经由较早的工艺制造的硅衬底之上的半导体芯片之间执行通信。在这种情况下，片上通道30的长度增加，同时多芯片封装体中的核心半导体芯片的数量增加或整个封装体的尺寸增大。由于片上通道30的增加的长度增大了片上通道30的电容和电阻，因此片上通道30对于经由片上通道30传输的信号具有较大的损耗。由于这样较大的损耗基本上去除了由来自发射器10和接收器20的反射引起的信号，因此发射器10、接收器20和片上通道30的阻抗值的每一个可以不具有固定值。
由于片上通道30具有较大的损耗，因此由来自发射器10和接收器20的反射所引起的大部分信号在穿过片上通道30时可能消失。因此，在片上通道环境中，发射器10、接收器20和片上通道30的阻抗值可以不被调整到预定值，如可能为了消除或减少反射信号所做的那样。由于片上通道30具有高电阻值，因此可以显著减小经由片上通道30从发射器10传输的信号的带宽。当片上通道30的电阻值可以被接收器20的负输入电阻值抵消时，传输信号的带宽可以增大。由于通过接收器20的负输入电阻值减小片上通道30的电阻值，因此可以减小用于发射器10的信号传输的直流电压摆幅。并且由于减小的直流电压摆幅，可以用少量电容来均衡发射器10的电容器型均衡器14。
PVT补偿复制电路40响应于PVT变化来调整接收器20的PMOS晶体管P1和P2的尺寸，使得接收器20的输入电阻值变为负值。PVT补偿复制电路40可以保持接收器20的负输入电阻值的绝对值与片上通道30的正电阻值的比值基本上恒定。例如，当PVT变化引起接收器20的输入电阻值的改变和片上通道30的电阻值的改变时，PVT补偿复制电路40可以使用控制信号CS来调整接收器20的PMOS晶体管的尺寸，使得接收器20的输入电阻值被保持为基本上与片上通道30的输入电阻值的-5％相等。
以下将参考图5来描述PVT补偿复制电路40的详细配置。
图5示出了根据一个实施例的图4的PVT补偿复制电路40。
参考图5，PVT补偿复制电路40包括复制电路50、比较器46和控制信号发生器48。
复制电路50包括复制发射器42、复制通道43和复制接收器44，它们分别与图4所示的发射器10、片上通道30和接收器20相对应。在一个实施例中，复制发射器42复制发射器10，并且复制接收器44复制接收器20的TIA 22。在复制电路50中，复制通道43具有与片上通道(例如，图4中的片上通道30)的电阻值的5％相对应的电阻值。
比较器46将复制电路50的差分输出信号进行比较，并将表示比较结果的信号提供给控制信号发生器48。
控制信号发生器48响应于根据比较器46的比较结果的信号而产生控制信号CS，并将控制信号CS提供给复制接收器44和图4中的接收器20。控制信号CS用于调整复制接收器44和接收器20的PMOS晶体管的尺寸，使得复制接收器44和接收器20具有负输入电阻值。在一个实施例中，控制信号发生器48是升降计数器，其响应于时钟信号CLK和来自比较器46的输出信号来增大或减小控制信号CS的值。例如，当控制信号发生器48从比较器46接收到有效的输出信号时，控制信号发生器48响应于时钟信号CLK的边沿而将控制信号CS的值增大1。当控制信号发生器48从比较器46接收到无效的输出信号时，控制信号发生器48响应于时钟信号CLK的边沿而将控制信号CS的值减小1。图5中所示的复制接收器44的每个PMOS晶体管包括多个栅极端子，每个栅极端子由控制信号CS的相应比特位来控制，如图6A和图6B所示。例如，当控制信号发生器48是10-比特位计数器时，复制接收器44的每个PMOS晶体管包括分别由控制信号CS的10比特位控制的10个栅极端子。
比较器46和控制信号发生器48可以与同一时钟信号CLK同步操作。
当由PVT变化改变复制接收器44的输入电阻值时，PVT补偿复制电路40通过调整复制接收器44的PMOS晶体管的尺寸来改变复制接收器44的输入电阻值。
例如，当复制接收器44的输入电阻值因PVT变化而不与实际通道(例如，图4中的片上通道30)的电阻值的-5％相对应时，比较器46将复制发射器42的差分输出信号进行比较，并且控制信号发生器48响应于比较器46的比较结果来产生控制信号CS。当控制信号发生器48调整控制信号CS的值使得复制接收器44的输入电阻变为基本上与实际通道的电阻值的-5％相等时，复制发射器42的输出端子处的电阻值变为基本上等于零，这是因为复制通道43的电阻值基本上与实际通道的电阻值的5％相等。在这种情况下，差分输出信号的值基本上可以彼此相同。
PVT补偿复制电路40可以响应于PVT变化来调整复制接收器44的PMOS晶体管的尺寸，使得来自复制发射器42的差分输出信号的值基本上彼此相同。因此，接收器20的输入电阻值可以被保持为基本上与实际通道的电阻值的-5％相等。
例如，当由于PVT变化而复制接收器44的输入电阻的负电阻值的绝对值减小且图4中的片上通道30的正电阻值增大时，复制通道43的正电阻值也增大。因为通过复制发射器42看的电阻值是复制接收器44的输入电阻的电阻值与复制通道43的电阻值之和，所以从复制发射器42看的电阻值变为正值。结果，来自复制发射器42的差分输出信号具有不同的值，并且比较器46产生无效的输出信号。控制信号发生器48响应于来自比较器46的输出信号来减小控制信号CS的值，由此减小复制接收器44的PMOS晶体管的尺寸。结果，复制接收器44的负输入电阻值的绝对值增大，由此使得从复制发射器42看的电阻值接近于零。因此，当发生PVT变化时，使用控制信号CS将复制接收器44的输入电阻值保持为基本上与复制通道43的电阻值相等，该复制通道43的电阻值与片上通道30的电阻值的-5％相等。控制信号发生器48还将控制信号CS提供给图4中的接收器20，从而在发生PVT变化时保持图4中的接收器20的输入电阻值基本上与片上通道30的输入电阻值的-5％相等。
这样，根据一个实施例的电路(例如，图4中的电路100)可以通过将接收器(例如，图4中的接收器20)的接收端子的输入电阻配置为具有负电阻值来减小片上通道(例如，图4中的片上通道30)的整个电阻值和电容值，由此增大片上通道的带宽。然后，该电路可以通过经由带宽的增益而增加的电压裕度来降低发射器(例如，图4中的发射器10)的功耗。
此外，根据本公开的一个实施例的电路可以经由电荷再循环来降低发射器的信号传输所需的电荷消耗，这是由被设置为接收端子的输入电阻的负电阻值导致的。结果，可以降低电路的功耗。
图6A示出根据一个实施例的具有受控有效尺寸的PMOS晶体管600A的等效电路。所示的PMOS晶体管600A可以用作图4的TIA 22的PMOS晶体管P1和P2，并且用作图5的接收器44的对应PMOS晶体管。示出了通过具有四比特位的控制信号CS[3:0]控制的PMOS晶体管600A，但实施例不限于此。
控制信号CS[3:0]的每个比特位耦接到相应的双独立栅极PMOS晶体管P[3:0]的第一栅极。双独立栅极PMOS晶体管P[3:0]的第二栅极连接在一起，双独立栅极PMOS晶体管P[3:0]的源极连接在一起并且连接到PMOS晶体管600A的源极S，以及双独立栅极PMOS晶体管P[3:0]的漏极连接在一起并且连接到PMOS晶体管600A的漏极D。
在一个实施例中，第一双独立栅极PMOS晶体管P[0]的跨导具有值gm，并且第二双独立栅极PMOS晶体管P[1]、第三双独立栅极PMOS晶体管P[2]和第四双独立栅极PMOS晶体管P[3]的跨导分别具有值2gm、4gm和8gm。
对于栅极G测量的PMOS晶体管600A的跨导与通过它们相应的控制信号CS[3:0]的比特位导通的双独立栅极PMOS晶体管P[3:0]的跨导的总和相等。在一个实施例中，控制信号CS[3:0]的对应比特位上的低值将双独立栅极PMOS晶体管P[3:0]导通，而高值将其关断。
图6B示出根据一个实施例的具有受控有效尺寸的PMOS晶体管600B。示出了PMOS晶体管600B通过具有三比特位的控制信号CS[2:0]来控制，但是实施例不限于此。
控制信号CS[2:0]的每个比特位控制第一栅极，该第一栅极控制多个沟道CH1至CH7中的一个或更多个沟道。控制信号CS[0]的第一比特位连接到控制电流流入一个沟道(CH1)的第一栅极G1，控制信号CS[1]的第二比特位连接到控制电流流入两个沟道(CH2和CH3)的第二栅极G2，并且控制信号CS[3]的第三比特位连接到控制电流流入四个沟道(CH4至CH7)的第三栅极G3。
沟道CH1至CH7的第一端部连接在一起以形成PMOS晶体管600B的源极S，而沟道CH1至CH7的第二端部连接在一起以形成PMOS晶体管600B的漏极D。PMOS晶体管600B的栅极G连接到能控制电流流过所有沟道CH1至CH7的公共栅极。
对于栅极G测量的PMOS晶体管600B的跨导与由控制信号CS[2:0]导通的沟道的数量成比例。例如，如果CS[2]为低且CS[0:1]两者都为高，则四个沟道[CH4至CH7]被导通，并且PMOS晶体管600B的跨导等于4×gm，其中gm是单沟道被导通时的跨导。如果CS[2]为高并且CS[0:1]两者都为低，则三个沟道[CH1至CH3]被导通，并且PMOS晶体管600B的跨导等于3×gm。
根据本公开的实施例，接收器的接收端子的输入电阻可以被控制为具有负电阻值。因此，片上通道的整个电阻值和电容值能被减小以进一步增大用于数据传输的带宽，并且能通过经由带宽的增益而增大的电压裕度来降低发射器的功耗。
此外，由接收端子的输入电阻的负电阻值引起的电荷再循环可以降低发射器的信号传输所需的电荷消耗。结果，可以降低电路的功耗。
尽管已经出于说明性目的描述了各种实施例，但是对于本领域技术人员来说明显的是，可以在不脱离如所附权利要求中限定的本发明的精神和范围的情况下进行各种改变和修改。

Claims (20)

1.一种电路，包括：
发射器，其适用于产生指示输入数据的信号；
片上通道，其适用于传输来自发射器的信号；以及
接收器，其包括接收端子并且具有负电阻值作为接收端子的输入电阻，接收器适用于基于经由片上通道的传输信号来产生指示恢复数据的信号，
其中，电路使用电荷再循环来再循环储存在片上通道中的电荷的一部分，电荷再循环与输入电阻的负电阻值相关联。
2.根据权利要求1所述的电路，其中，电路再循环如下电荷：储存在片上通道的具有第一长度的第一部分中的通道电荷，第一部分从片上通道的电阻值变为零的点延伸到接收端子；以及储存在片上通道的具有与第一长度基本上相同的长度的第二部分中的通道电荷，第二部分从所述点向发射器延伸。
3.根据权利要求1所述的电路，其中，发射器产生具有输出电压摆幅电平的信号，所述输出电压摆幅电平通过电荷再循环来确定，所述信号为差分信号，并且发射器对差分信号执行电容器型均衡。
4.根据权利要求1所述的电路，其中，接收器包括具有交叉耦合结构的跨阻抗放大器TIA，以及
其中，TIA包括晶体管，通过调整晶体管的尺寸来控制输入电阻的负电阻值。
5.根据权利要求1所述的电路，还包括：工艺-电压-温度PVT补偿复制电路，其适用于响应于PVT变化来控制接收端子的输入电阻的负电阻值。
6.根据权利要求5所述的电路，其中，PVT补偿复制电路包括：
复制电路，其包括分别与发射器、片上通道和接收器相对应的电路；
比较器，其适用于将复制电路的差分输出信号进行比较并且输出比较信号；以及
控制信号发生器，其适用于响应于比较信号来产生控制信号；
其中，接收器包括具有交叉耦合结构的跨阻抗放大器TIA，以及
其中，TIA包括晶体管，根据控制信号来调整晶体管的尺寸，根据晶体管的调整尺寸来控制输入电阻的负电阻值。
7.根据权利要求1所述的电路，其中，从发射器看的电阻值是片上通道的电阻值与接收端子的负电阻值之和。
8.根据权利要求1所述的电路，其中，发射器包括：
电流模式驱动器，其适用于产生指示输入数据的信号；以及
电容器型均衡器，其适用于使在电流模式驱动器的输出端子处的差分信号均衡。
9.根据权利要求1所述的电路，其中，接收器包括：
跨阻抗放大器TIA，其适用于放大经由片上通道传输的信号；以及
比较器，其适用于将TIA的输出信号进行比较并且输出恢复数据；
其中，TIA包括具有交叉耦合结构的PMOS晶体管和NMOS晶体管，
其中，TIA的每个PMOS晶体管具有可调整的尺寸，通过调整PMOS晶体管的尺寸来控制接收端子的输入电阻的负电阻值。
10.根据权利要求1所述的电路，其中，发射器和接收器被包括在多芯片封装体的一个或更多个半导体芯片中，并且片上通道包括硅插入层、穿通硅通孔TSV或两者。
11.一种电路，包括：
复制电路，其与包括片上通道的电路相对应，所述复制电路适用于提供差分输出信号；
比较器，其适用于将复制电路的差分输出信号进行比较；以及
控制信号发生器，其适用于响应于比较器的比较结果来产生控制信号，
其中，根据控制信号，复制电路的复制接收器的接收端子和所述电路的接收器的接收端子中的每一个被控制为具有负电阻值作为输入电阻。
12.根据权利要求11所述的电路，其中，复制电路包括与所述电路的发射器、片上通道和接收器相对应的复制发射器、复制通道和复制接收器，以及
其中，复制通道具有基本上与片上通道的电阻值的给定百分比相等的电阻值。
13.根据权利要求12所述的电路，其中，复制接收器和接收器中的每一个包括一个或更多个晶体管，输入电阻的负电阻值通过调整复制接收器的晶体管和接收器的晶体管的尺寸来控制。
14.根据权利要求12所述的电路，其中，复制接收器和接收器中的每一个包括具有交叉耦合结构的PMOS晶体管和NMOS晶体管，以及
其中，通过调整PMOS晶体管的尺寸来控制输入电阻的负电阻值。
15.一种电路，包括：
发射器，其适用于产生指示输入数据的信号；
片上通道，其适用于传输信号；
接收器，其具有接收端子并且具有负电阻值作为接收端子的输入电阻，接收器适用于从经由片上通道的传输信号中恢复数据；以及
工艺-电压-温度PVT补偿复制电路，其包括复制电路，所述复制电路包括分别与发射器、片上通道和接收器相对应的电路，PVT补偿复制电路适用于控制接收器的接收端子和复制电路的复制接收器的接收端子，以具有负电阻值作为输入电阻。
16.根据权利要求15所述的电路，其中，所述电路根据输入电阻的负电阻值而在传输发射器的信号期间再循环储存在片上通道的一部分中的电荷。
17.根据权利要求16所述的电路，其中，电路再循环如下电荷：储存在片上通道的具有第一长度的第一部分中的通道电荷，第一部分从片上通道的电阻值变为零的点延伸到接收端子；以及储存在片上通道的具有与第一长度基本上相同的长度的第二部分中的通道电荷，第二部分从所述点向发射器延伸。
18.根据权利要求15所述的电路，其中，复制电路包括分别与所述电路的发射器、片上通道和接收器相对应的复制发射器、复制通道和复制接收器，以及
其中，复制通道具有基本上与片上通道的电阻值的给定百分比相等的电阻值。
19.根据权利要求18所述的电路，其中，复制接收器和接收器中的每一个包括一个或更多个晶体管，以及
其中，PVT补偿复制电路响应于PVT变化来调整复制接收器的晶体管和接收器的晶体管的尺寸并且保持负电阻值的绝对值与片上通道的电阻值的比值基本上恒定。
20.根据权利要求15所述的电路，其中，发射器产生具有输出电压摆幅电平的信号，所述输出电压摆幅电平通过电荷再循环来确定，所述信号为差分信号，并且发射器对差分信号执行电容器型均衡。
CN201810330514.1A 2017-07-11 2018-04-13 发射器与接收器电路 Active CN109245758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170087662A KR102377201B1 (ko) 2017-07-11 2017-07-11 트랜시버
KR10-2017-0087662 2017-07-11

Publications (2)

Publication Number Publication Date
CN109245758A true CN109245758A (zh) 2019-01-18
CN109245758B CN109245758B (zh) 2022-10-14

Family

ID=64999252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810330514.1A Active CN109245758B (zh) 2017-07-11 2018-04-13 发射器与接收器电路

Country Status (3)

Country Link
US (2) US10673473B2 (zh)
KR (1) KR102377201B1 (zh)
CN (1) CN109245758B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315534A (zh) * 2020-02-11 2021-08-27 创意电子股份有限公司 电压模式信号收发装置以及其电压模式信号发射器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377201B1 (ko) * 2017-07-11 2022-03-21 에스케이하이닉스 주식회사 트랜시버

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017922A1 (en) * 1999-08-04 2002-02-14 Sanjay Dabral Charge sharing and charge recycling for an on-chip bus
CN101185276A (zh) * 2005-04-15 2008-05-21 诺基亚公司 用于无线通信系统的联合前馈和反馈设计
US20090033363A1 (en) * 2007-08-01 2009-02-05 Active-Semi International, Inc. Multi-function input terminal
US20120054704A1 (en) * 2010-08-27 2012-03-01 Mosys, Inc. Voltage-mode driver with equalization
US20130106476A1 (en) * 2011-10-28 2013-05-02 St-Ericsson Sa Temperature compensation in a pll
EP2595456A2 (en) * 2011-11-16 2013-05-22 Wirefield Limited Transmitter, receiver and wireless lighting system
US20130137386A1 (en) * 2011-11-30 2013-05-30 Pete Sivonen Power consumption reduction technique for integrated wireless radio receiver front-ends
US20140176198A1 (en) * 2012-08-31 2014-06-26 International Business Machines Corporation Calibration schemes for charge-recycling stacked voltage domains
CN106209068A (zh) * 2016-07-13 2016-12-07 西安电子科技大学 一种基于NoC互连的差分电荷重分布容性发送器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697281B1 (ko) 2005-03-17 2007-03-20 삼성전자주식회사 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
KR102275620B1 (ko) 2014-08-11 2021-07-13 삼성전자주식회사 조절되는 저항 값을 갖는 종단 저항을 포함하는 수신 회로, 그것의 작동 방법, 및 그것을 포함하는 저장 장치
KR102251671B1 (ko) 2015-06-29 2021-05-13 삼성전자주식회사 송신 신호의 품질을 향상시키는 전자 장치 및 방법, 및 이를 위한 시스템
KR102377201B1 (ko) * 2017-07-11 2022-03-21 에스케이하이닉스 주식회사 트랜시버

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017922A1 (en) * 1999-08-04 2002-02-14 Sanjay Dabral Charge sharing and charge recycling for an on-chip bus
CN101185276A (zh) * 2005-04-15 2008-05-21 诺基亚公司 用于无线通信系统的联合前馈和反馈设计
US20090033363A1 (en) * 2007-08-01 2009-02-05 Active-Semi International, Inc. Multi-function input terminal
US20120054704A1 (en) * 2010-08-27 2012-03-01 Mosys, Inc. Voltage-mode driver with equalization
US20130106476A1 (en) * 2011-10-28 2013-05-02 St-Ericsson Sa Temperature compensation in a pll
EP2595456A2 (en) * 2011-11-16 2013-05-22 Wirefield Limited Transmitter, receiver and wireless lighting system
US20130137386A1 (en) * 2011-11-30 2013-05-30 Pete Sivonen Power consumption reduction technique for integrated wireless radio receiver front-ends
US20140176198A1 (en) * 2012-08-31 2014-06-26 International Business Machines Corporation Calibration schemes for charge-recycling stacked voltage domains
CN106209068A (zh) * 2016-07-13 2016-12-07 西安电子科技大学 一种基于NoC互连的差分电荷重分布容性发送器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315534A (zh) * 2020-02-11 2021-08-27 创意电子股份有限公司 电压模式信号收发装置以及其电压模式信号发射器
CN113315534B (zh) * 2020-02-11 2022-12-16 创意电子股份有限公司 电压模式信号收发装置以及其电压模式信号发射器

Also Published As

Publication number Publication date
US20190020363A1 (en) 2019-01-17
US11152962B2 (en) 2021-10-19
KR102377201B1 (ko) 2022-03-21
CN109245758B (zh) 2022-10-14
US20200252093A1 (en) 2020-08-06
KR20190006675A (ko) 2019-01-21
US10673473B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
US11075671B2 (en) Configurable, power supply voltage referenced single-ended signaling with ESD protection
US11282549B2 (en) Forwarding signal supply voltage in data transmission system
US7808276B2 (en) Chip-to-chip communication system and method
CN102457455B (zh) 低压差分信号发送器
CN109245758A (zh) 发射器与接收器电路
WO2010085408A1 (en) Reference voltage generation for single-ended communication channels
US7659747B2 (en) Transmission device
CN102545884A (zh) 带有高效能预加重均衡的电压型数据发送器
CN106936740A (zh) 用于高数据速率应用的发射器输出驱动器电路及其操作方法
KR102079070B1 (ko) 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로
Traversi et al. Design of LVDS driver and receiver in 28 nm CMOS technology for associative memories
Wei et al. 9.3 NVLink-C2C: A coherent off package chip-to-chip interconnect with 40Gbps/pin single-ended signaling
CN101674071B (zh) 物理层接口电路
US7750709B1 (en) Method and apparatus for biasing a floating node in an integrated circuit
Suzuki et al. A 24-Gb/s source-series terminated driver with inductor peaking in 28-nm CMOS
Rao et al. A new current-mode receiver for high-speed electrical/optical link
Amirkhany et al. A 12.8-Gb/s/link tri-modal single-ended memory interface for graphics applications
US8818271B2 (en) Offset cancellation for DC isolated nodes
CN100472952C (zh) 电流控制cmos宽带可变延迟信元电路
CN102299721A (zh) 均衡电路及均衡系统
Rao et al. A low-power 5-Gb/s current-mode LVDS output driver and receiver with active termination
Fick et al. A 25 Gb/s 470 μW active inductor equalizer for ground referenced signaling receivers
Kuboki et al. A 25-Gb/s LD driver with area-effective inductor in a 0.18-µm CMOS
Hassan Optoelectronic circuits in 40nm CMOS technology
Badiey et al. Single-ended impedance-modulation equalization for low-power differential voltage-mode drivers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant