CN1835485A - 低电压差分信号收发器 - Google Patents

低电压差分信号收发器 Download PDF

Info

Publication number
CN1835485A
CN1835485A CNA2005101362477A CN200510136247A CN1835485A CN 1835485 A CN1835485 A CN 1835485A CN A2005101362477 A CNA2005101362477 A CN A2005101362477A CN 200510136247 A CN200510136247 A CN 200510136247A CN 1835485 A CN1835485 A CN 1835485A
Authority
CN
China
Prior art keywords
voltage
receiver
resistance
transmission line
links
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101362477A
Other languages
English (en)
Other versions
CN1835485B (zh
Inventor
李在烈
刘载锡
金钟善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050023752A external-priority patent/KR100672999B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1835485A publication Critical patent/CN1835485A/zh
Application granted granted Critical
Publication of CN1835485B publication Critical patent/CN1835485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45136One differential amplifier in IC-block form being shown
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45151At least one resistor being added at the input of a dif amp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45576Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一低电压差分信号收发器含发送器和接收器,该发送器包括第一接线端,其与传输线相连、源电阻,其与第一接线端相连、开关,其与源电阻相连,且可在地或输入电压之间进行切换、电压调节器,其与开关相连,为开关提供输入电压、以及电压控制器,其连接在第一接线端与电压调节器之间,用于控制输入电压,从而为接收器提供一受控电压;且接收器包括放大器,其有第一输入端、第一衬垫,其与第一输入端相连、负载电阻、以及一第二衬垫,其与负载电阻相连,其中第一和第二衬垫都与第一传输线的一端相连。

Description

低电压差分信号收发器
技术领域
本发明涉及收发器,特别是涉及信号收发器。提供一低电压差分信号收发器。
背景技术
在需要高速数据传输的地方,存在若干问题。例如,传输线的特征阻抗不匹配可导致信号在终端反射,和/或在相邻信号线之间出现串音。为解决不希望的信号反射问题,已使用两种类型的阻抗匹配,分别称为串行终端和并行终端。
对串行终端而言,在信号线上添加一串行电阻,而对并行终端而言,在接收器中的信号线和地电位之间添加一电阻。传统信号收发器因接收器的封装工艺招致电阻变化,且其设计复杂以及收发器的工作频率不好。
发明内容
低电压差分信号收发器含发送器和接收器。典型的发送器包括第一接线端,其与传输线相连、源电阻,其与第一接线端相连、开关,其与源电阻相连,且可在地或输入电压之间进行切换、电压调节器,其与开关相连,为开关提供输入电压、以及电压控制器,其连接在第一接线端与电压调节器之间,用于控制输入电压,从而为接收器提供一受控电压。
典型的接收器包括放大器,其含第一输入端、第一衬垫,其与第一输入端相连、负载电阻、以及第二衬垫,其与负载电阻相连,其中第一和第二衬垫都与第一传输线的一端相连。从下面结合附图对典型实施例的描述中,本发明的范围将变得更明显。
附图说明
根据下面的示例图说明本发明的低电压差分信号收发器,其中相同的标号表示相同元件,其中:
图1表示普通移动收发器的示意性方框图;
图2表示传统单端可缩放低电压信号收发器的示意性电路图;
图3表示根据本发明的示例性实施例的具有较低封装电阻的单端接收器的示意性组件;
图4表示图3组件的示意性电路图;
图5表示根据本发明的示例性实施例的具有较低封装电阻的差分接收器的示意性组件;
图6表示图5组件的示意性电路图;
图7表示根据本发明的示例性实施例的具有较高封装电阻的单端接收器的示意性电路图;
图8表示根据本发明的示例性实施例的具有较高封装电阻的差分接收器的示意性电路图;
图9表示根据本发明的示例性实施例的具有可忽略开关电阻的单端收发器的示意性电路图;
图10表示根据本发明的示例性实施例的具有不可忽略开关电阻的单端收发器的示意性电路图;
图11表示图10中的第二电压调节器的示意性电路图;
图12表示根据本发明的示例性实施例的具有可忽略开关电阻的差分收发器的示意性电路图;以及
图13表示根据本发明的示例性实施例的具有不可忽略开关电阻的差分收发器的示意性电路图。
具体实施方式
本发明提供健强(robusy)的低电压差分信号收发器。本发明的实施例克服了因接收器的封装工艺招致的电阻变化,降低了收发器的设计复杂性,且改善了收发器的工作频率。收发器实施例通过调整端接电阻RL值以获得阻抗匹配、添加额外路径以便输入给接收器的信号大体上没有电压下降、以及使用一电压检测器来控制发送器的信号VIN,而对封装电阻的变化是强壮的。
如图1所示,通常用标号10表示普通的移动系统。移动系统10包括一基带处理器100,其与显示器110相连。基带处理器100包括一应用处理器101,其产生显示数据。显示器110包括一LCD驱动器IC(LDI)111,其与一LCD面板112相连。一数据或传输线120连接在应用处理器101与LDI 111之间。因此,移动系统10中的应用处理器101与显示器110之间支持数据通信。
可应用不同的数字接口技术来处理定时容裕和数据线120上的电磁兼容性(EMC)。例如,这些技术可包括低压差分信号传输(LVDS)、摆幅降低的差分信号传输(RSDS)、以及可调节的低压信号传输(SLVS)。
转到图2,通常用标号20表示一传统单端SLVS收发器。单端收发器20包括一参考电压发生器110、一发送器(TX)120,其与参考电压发生器110相连、一信道130,其与发送器120相连,其中可将一信道130作为传输线的建模、一封装电阻Rpkg,其与传输线130相连、以及一接收器(RX)140,其与封装电阻Rpkg相连,用于接收传输线130上的电压Vout。
发送器120包括一电压调节器122,其与参考电压发生器110相连、一开关SW1,其与电压调节器122相连,用于切换一输入电压VIN、以及一源电阻RS,其连接在开关SW1与传输线130之间。接收器140包括一运算放大器或比较器142,其与封装电阻Rpkg相连、以及一负载电阻RL,其连接在运算放大器142的输入端与地电位之间。
这里,接收器140将模拟电压VOUT转换成数字数据。也可用差分结构来实现单端结构。当阻抗匹配时,以表A的方程1定义输出电压VOUT。该方法的缺点包括阻抗不匹配。例如,当输入阻抗(从传输线端到接收器端为Rpkg+RL)不等于传输线端的阻抗(Zo)时,传输线与负载之间的阻抗不匹配致使输入信号VIN反射,从而限制了传输速度。此外,因为封装电阻Rpkg随封装工艺随机变化而难于匹配阻抗。例如,在传统的显示应用中,封装电阻Rpkg的变化可超过50Ω。
由于分压使接收器端VOUT信号的输入电压降低。在应用于运算放大器142之前,其VOUT信号为通过RL/(Rpkg+RL)分压所得电压,这导致接收器端输入信号幅度的降低。
为解决这些问题,要增加接收器的输入灵敏度和/或发送器的输出电压幅度。因此,对一固定Rpkg而言,可控制Vin以使Vout不变。可是,若Rpkg在0~200Ω的范围内变化,如按玻璃基底芯片(COG)工艺,当RL=Rs=50Ω且Vin=0.4V时,Vout从200mV变化到66mV。因此,增加了设计复杂性和/或操作速度及误码率(BER)特性退化。
现在转到图3,通常用标号30表示根据本发明原理的单端接收器实施例。接收器30为健强收发器结构中的一部分,其克服了因接收器的封装工艺所致的电阻变化,降低了收发器的设计复杂性,且改善了收发器的工作频率。
接收器30是一单端玻璃基底芯片(COG)型,且包括一接收器芯片或裸管芯(Bare-die)310以及一玻璃嵌板320。芯片310包括一导体衬垫Pad_1,其与一运算放大器(Op-Amp)311相连,且还包括一导体衬垫Pad_2,其与一可变负载电阻RL相连,该电阻的另一端接地。运算放大器311有一高输入阻抗,因此实质上没有至Op-Amp 311的电流路径。玻璃嵌板320包括一玻璃基底引线(LOG)导体301、以及导电减震垫(bumper)Bumper_1和Bumper_2,其中将Bumper_1与Pad_1触点对准配置,且将Bumper_2与Pad_2触点对准配置。
如图4所示,通常用标号40表示根据图3的接收器结构30所得接收器电路。电路40包括一信道300,其传输线阻抗为Zo、第一和第二封装电阻Rpkg1和Rpkg2,其与信道300并联、一第一衬垫Pad_1,其与封装电阻Rpkg1耦接、一第二衬垫Pad_2,其与封装电阻Rpkg2耦接、一运算放大器311,其与封装电阻Rpkg1相连以接收信号Vout、以及一可变负载电阻RL,其连接在封装电阻Rpkg2与地电位之间。
因此,从传输线300端的接收器电路40的输入阻抗为Rpkg2+RL。通过调整RL值,可使Rpkg2+RL与传输线的Zo值相匹配。例如,当Zo=50Ω且Rpkg2小于Zo值(50Ω)时,根据阻抗匹配确定RL值即为将Rpkg2+RL设为等于Zo值(50Ω),或RL=Zo-Rpkg2=50-Rpkg2。通常,Rs=Zo。在某些情况下,Rs可与Zo不同。在该情况下,可将Zo=(Rpkg2+RL)用于阻抗匹配。对接收器而言,可采用Zo=负载电阻(Rpkg2+RL),而与Rs值无关。理想情况为Rs=Zo=(Rpkg2+RL)。可预先设置RL值,或采用调整电路来调整。这不同于已有技术电路中根据规格固定RL值。此外,通过分压,实质上接收器30的输入信号幅度没有降低,因为没有电流路径通过Rpkg1。因此,根据表A中的方程2设定接收器的Vout。
因此,通过调整端接电阻RL的大小获得阻抗匹配,并通过增加一额外路径以便输入到接收器的信号实质上没有电压下降,所示接收器30对可变封装电阻健强,且可应用于Rpkg2值小于Zo值的场合。
现在转到图5,通常用标号50表示根据本发明原理的差分接收器实施例。接收器50为健强收发器结构中的一部分,其克服了因接收器的封装工艺所致的电阻变化,降低了收发器的设计复杂性,且改善了收发器的工作频率。
接收器50为一差分型COG实施例,且包括一接收器芯片或裸管芯420、以及一玻璃嵌板430。芯片420包括一第一导体衬垫Pad_1,其与一运算放大器421的非反相输入端相连,一第二导体衬垫Pad_2,其与一可变负载电阻RL的第一端相连,一第三导体衬垫Pad_3,其与可变负载电阻RL的第二端相连,以及一第四导体衬垫Pad_4,其与Op-Amp 421的反相输入端相连。运算放大器421有高输入阻抗,因此实质上没有至Op-Amp 421的电流路径。玻璃嵌板430包括一第一LOG导体401、一第二LOG导体411、以及导电减震垫Bumper_1,其与第一导体401相连、Bumper_2,其与第一导体401相连、Bumper_3,其与第二导体411相连、Bumper_4,其与第二导体411相连。将Bumper_1与Pad_1触点对准配置,将Bumper_2与Pad_2触点对准配置,将Bumper_3与Pad_3触点对准配置,且将Bumper_4与Pad_4触点对准配置。
如图6所示,通常用标号60表示根据图5的接收器结构50所得接收器电路。电路60包括第一和第二并行信道400和410,每个信道的传输线阻抗皆为Zo。第一和第二封装电阻Rpkg1和Rpkg2与第一信道400并联,其中第一衬垫Pad_1与封装电阻Rpkg1耦接,且第二衬垫Pad_2与封装电阻Rpkg2耦接。第三和第四封装电阻Rpkg3和Rpkg4与第二信道410并联,其中第三衬垫Pad_3与封装电阻Rpkg3耦接,且第四衬垫Pad_4与封装电阻Rpkg4耦接。
接收器电路60还包括一接收器420。接收器420包括一运算放大器421,其有一非反相输入端和一反相输入端,其中非反相输入端与封装电阻Rpkg1相连以接收一信号VoutP,且反相输入端与封装电阻Rpkg4相连以接收一信号VoutN。接收器420还包括一可变负载电阻RL,其连接在封装电阻Rpkg2与封装电阻Rpkg3之间。
这里,从传输线端的接收器的输入阻抗为Rpkg2+Rpkg3+RL。通过调整RL值,可将Rpkg2+Rpkg3+RL与2×Zo值匹配。可通过预先设置和/或添加一调整电路,调整RL值。此外,通过分压,实质上输入信号幅度没有降低,因为实质上没有电流路径通过Rpkg1和Rpkg4。为了阻抗匹配,当2×Zo=100Ω且Rpkg2和Rpkg3每个都小于Zo值(50Ω)时,确定RL值,使Rpkg2+Rpkg3+RL与2×Zo(100Ω)相匹配。换言之,RL=(2×Zo)-Rpkg2-Rpkg3。
因此,通过调整端接电阻RL的大小获得阻抗匹配,并通过增加一额外路径以便输入到接收器的信号的电压实质上没有下降,所示差分接收器50对可变封装电阻健强,且可应用于第二和第三封装电阻(如Rpkg2和Rpkg3)之和小于2倍传输线阻抗Zo的场合。
如图7所示,通常用标号70表示另一单端接收器实施例。接收器70包括一传输线71,其与一第一封装电阻(Rpkg1)72相连,该电阻与一第一衬垫73耦接。第一封装电阻72与一运算放大器74相连。
传输线71与第一封装电阻72以及与多个其他封装电阻(至少包括一第二封装电阻75和一第三封装电阻78)并联,其中每个封装电阻与一不同衬垫关联。这里,封装电阻75与衬垫76关联,且封装电阻78与衬垫79关联。将至少包括电阻75和78在内的多个封装电阻并联在传输线71与一可变负载电阻(RL)77之间,可变负载电阻(RL)77与地电位相连。
例如,若每个Rpkg值在50Ω之上许多,而传输线阻抗值为50Ω,可调整可变负载电阻RL与传输线阻抗匹配。因此,接收器70与图4的接收器40相似,但可用于每个衬垫对应的封装电阻值大于传输线阻抗值的场合。
转到图8,通常用标号80表示另一差分接收器实施例。接收器80包括一传输线81,其与一第一封装电阻82相连,该电阻82与一第一衬垫83耦接。第一封装电阻82与一运算放大器84的非反相输入端相连。
传输线81与第一封装电阻82以及与多个其他封装电阻(至少包括一第二封装电阻85和一第三封装电阻88)并联,其中每个封装电阻与一不同衬垫关联。这里,封装电阻85与衬垫86关联,且封装电阻88与衬垫89关联。将至少包括电阻85和88在内的多个封装电阻并联在传输线81与一可变负载电阻87的第一端之间。
接收器80还包括一第二传输线91,其与一第六封装电阻92相连,该电阻与一第六衬垫93耦接。第六封装电阻92与运算放大器84的反相输入端相连。
传输线91与第六封装电阻92以及与多个其他封装电阻(至少包括一第四封装电阻95和一第五封装电阻98)并联,其中每个封装电阻与一不同衬垫关联。这里,封装电阻95与衬垫96关联,且封装电阻98与衬垫99关联。将至少包括电阻95和98在内的多个其他封装电阻并联在传输线91与可变负载电阻87的第二端之间。
因此,差分接收器80与图6的差分接收器60相似,但可用于第一传输线所连接的封装电阻与第二传输线所连接的封装电阻之和大于2倍传输线阻抗值Zo的场合。
现在转到图9,通常用标号200表示根据本发明示例性实施例的单端收发器。收发器200包括一根据本发明示例性实施例的发送器220以及一接收器240。接收器240与图2的接收器140类似,因此省略对其的重复描述。
收发器200包括发送器220,其与一接线端V2相连,该接线端与通过一封装电阻Rpkg与接收器240相连的一传输线230相连。接线端V2与一电压控制器相连,该电压控制器包括一电压检测器250和一参考电压发生器210。接线端V2与电压检测器250相连,用于向该检测器提供一V2电压。电压检测器250与参考电压发生器210相连。参考电压发生器210与一电压调节器222相连,用于向该电压调节器提供一参考电压Vref。电压调节器222与一开关SW1的第一可切换端相连,用于向该开关提供一输入电压VIN。开关SW1的第二可切换端与地电位相连,而开关SW1的固定端与一源电阻Rs相连。源电阻Rs的另一端与接线端V2相连。
该实施例中,收发器200工作时,单端发送器220有一可忽略的SW1的接通电阻,其不作为发送器的输出电阻。根据所测量的Rpkg值控制发送器220的信号VIN。可在开机初始化程序期间或一特定时间期中测量Rpkg值。电压检测器250测量发送器220与传输线230之间的一点的电压V2。根据所测量的电压,检测器250产生一合适的数字值,以便参考发生器210和电压调节器222产生目标Vin电压。
根据表A中的方程3所示的所测量的电压V2,其中DC态阻抗Zo为0Ω,以确定Rpkg值。根据所测量的Rpkg值,发送器调整Vin值以产生目标Vout,如表A中的方程4所示。因此,参考电压发生器210响应于检测器250的输出数字值产生参考电压Vref,以便电压调节器222产生一合适的Vin电压。
如图10所示,通常用标号300表示根据本发明另一示例性实施例的单端收发器。收发器300与图9的收发器200类似,因此省略对其的重复描述。收发器300应用于开关SW1的接通电阻Rsw1不可忽略从而应将其包括在发送器的总的源电阻之中的场合。收发器300包括一第二电压调节器360,其连接在参考电压发生器310与源电阻Rs之间。
工作时,收发器300测量开关SW1的接通电阻Rsw1以及封装电阻Rpkg。为测量Rpkg值,第二电压调节器360从参考电压发生器310接收参考电压Vref,并向源电阻Rs提供一电压V1。接线端V2的电压V2是电压V1的函数,如表A中的方程5所示,其中开关是浮置的,且电压检测器350向参考电压发生器310提供一合适的第一数字值。
为测量Rsw1值,第一电压调节器322响应于第一数字值提供电压Vin,且电压V2为VIN的函数,如表A中的方程6所示。根据所测量的Rpkg和Rsw1值,通过将来自电压检测器350的一第二数字值提供给参考电压发生器310,来调整Vin值以产生目标Vout,其中Vout是Vin的函数,如表A中的方程7所示。因此,电压检测器350根据所测量的Rpkg和Rsw1值提供合适的数字值,而参考电压发生器310响应于数字值产生参考电压Vref,以便第一电压调节器322产生合适的Vin电压。
转到图11,图11更详细地示出了图10中的第二电压调节器360。第二电压调节器360包括一运算放大器A1、以及第一和第二PMOS晶体管T1和T2。用来接收启动电压Ven的第一接线端与op-amp A1的启动输入端相连,且与晶体管T1的栅极相连。晶体管T1的源极与一电源电压耦接,而漏极与op-amp A1输出端的输出电压Vbg相连。提供一第二接线端,用于接收一参考电压Vref,其与op-amp A1的反相输入端相连。op-amp A1的输出端也与第二晶体管T2的栅极相连。晶体管T2的源极与电源电压相连,而漏极与op-amp A1的非反相输入端以及用于提供电压V1一输出端相连。
工作时,第二电压调节器360在开机期间测量Rpkg。若控制信号Ven为高电平,则提供一电压V1,其等于参考电压Vref。在确定Rpkg之后,当控制信号Ven为低电平以禁用放大器A1时,则提供高电平的电压Vbg;且当电压Vbg为高电平时,电压V1是浮置的。
现在转到图12,通常用标号500表示根据本发明示例性实施例的差分型收发器。收发器500包括一差分发送器520、一电压控制器,其含一电压检测器550以及一参考电压发生器510、第一和第二传输线530和532、以及一差分接收器540。
收发器500包括差分发送器520,其与接线端V2和V3相连。接线端V2与传输线530耦接,并通过一封装电阻Rpkg连接到差分接收器540的正输入端。接线端V3与传输线532相连,并通过另一封装电阻Rpkg连接到差分接收器540的负输入端。接线端V2还与电压检测器550相连,用于向该检测器提供一V2电压。电压检测器550与参考电压发生器510相连。参考电压发生器510与一电压调节器522相连,用于向该电压调节器提供一参考电压Vref。电压调节器522与一第一开关SW1的第一可切换端相连,用于向该开关提供一输入电压VIN。第一开关SW1的第二可切换端与地电位相连,而第一开关SW1的固定端与一源电阻Rs相连。源电阻Rs的另一端与接线端V2相连。电压调节器522还与一第二开关SW2的第一可切换端相连,用于向该开关提供输入电压VIN。第二开关SW2的第二可切换端与地电位相连,而第二开关SW2的固定端与另一源电阻Rs相连。源电阻Rs的另一端与接线端V3相连。
在该实施例中,收发器500工作时,对每个SW1和SW2而言,单端发送器220有一可忽略的接通电阻。即不将接通电阻作为发送器的源电阻来考虑。根据所测量的Rpkg值控制发送器520的信号VIN。可在开机初始化程序期间或一特定时间期中测量Rpkg值。电压检测器550测量发送器520与传输线530之间的一点的电压V2。根据所测量的电压或所测量的Rpkg值,检测器550产生一合适的数字值,以便参考发生器510和电压调节器522产生目标Vin电压。
根据表A中的方程8所示所测量的电压V2,其中DC态阻抗Zo为0Ω,以确定Rpkg值。方程8是针对SW1连接到Vin、且SW2连接到地的情况获得的,从而电流路径为Vin→SW1→Rs→TL(530)→Rpkg→RL→Rpkg→TL(532)→Rs→SW2→Ground。根据该电流路径,可获得每个节点的电压。根据所测量Rpkg值,发送器调整Vin值以产生目标Vout,如表A中的方程9所述。因此,参考电压发生器510响应于来自检测器550的数字值产生参考电压Vref,以便电压调节器522产生一合适的Vin电压。
如图13所示,通常用标号600表示根据本发明另一示例性实施例的差分收发器。收发器600与图12的收发器500类似,因此省略对其的重复描述。收发器600应用于开关SW1和SW2各自的接通电阻Rsw1和Rsw2不可忽略从而在确定发送器的总的源电阻时要包括这些电阻的场合下。收发器600包括一第二电压调节器660,其连接在参考电压发生器610与位于第一开关SW1输出端的第一源电阻Rs之间。
工作时,收发器600测量开关SW1和SW2的接通电阻Rsw1和Rsw2以及封装电阻Rpkg。为测量Rpkg、Rsw1和Rsw2值,首先第二电压调节器660从参考电压发生器610接收参考电压Vref,并向第一源电阻Rs提供一电压V1。接线端V2的电压V2是电压V1的函数,如表A中的方程10所示,其中开关SW1是浮置的,且电压检测器650为参考电压发生器610提供一合适的第一数字值。方程10中假定Rsw1和Rsw2值都等于Rsw。
其次,第一电压调节器622响应于第一数字值提供电压Vin,且电压V2确定为VIN的函数,如表A中的方程11所示。根据所测量的Rpkg、Rsw1和Rsw2值,将来自电压检测器650的一第二数字值提供给参考电压发生器610,来调整Vin值以产生目标Vout,其中Vout是Vin的函数,如表A中的方程12所示。因此,电压检测器650根据所测量的Rpkg、Rsw1和Rsw2值提供合适的数字值,而参考电压发生器610响应于数字值产生参考电压Vref,以便第一电压调节器622产生合适的Vin电压。
根据这里的教导,本领域的技术人员容易确定本发明的这些及其他特性和优点。例如,应理解本发明的教导可扩展到单个设备中具有不同封装电阻值的实施例中。可用相似的材料或提供相似功能的材料来替换或增强有助于描述的任何材料。
此外,应理解根据特定的应用,相对小的阻抗不匹配是可接受的。例如,对50Ω的传输线阻抗值而言,70Ω的封装电阻值是可接受的,而不一定要使用图7的接收器70取代图4的接收器40。所示实施例提供了针对精确阻抗匹配的解决方案,而不强迫判断有关何时或何地可接受相对小的阻抗不匹配。因此,尽管本发明的发送器和接收器实施例采用精确的阻抗匹配,本领域的技术人员可针对一给定应用采用非最优实施例,从而选择阻抗不匹配,如为了节省开支,甚至在本发明的范围内实施。
尽管这里已参照附图描述了图解实施例,应理解本发明不受这些确切的实施例的限制,本领域的技术人员在这里可作不同其他变化和修改而不会偏离本发明的范围或实质。本发明的范围包括所有这些变化和修改,如所附权利要求中所阐明的。
Table A
V OUT = R L R S + R PKG + R L × V IN . . . ( 1 )
V OUT = R L + R PKG 2 R S + R PKG 2 + R L × V IN . . . ( 2 )
V 2 = R PKG + R L R S + R PKG + R L × V IN . . . ( 3 )
V OUT = R L R S + R PKG + R L × V IN . . . ( 4 )
V 2 = R PKG + R L R S + R PKG + R L × V 1 . . . ( 5 )
V 2 = R PKG + R L R SW 1 + R S + R PKG + R L × V IN . . . ( 6 )
V OUT = R L R SW 1 + R S + R PKG + R L × V IN . . . ( 7 )
V 2 = 2 R PKG + R L + R S 2 R S + 2 R PKG + R L × V IN . . . ( 8 )
V OUTP = R L + R PKG + R S 2 R S + 2 R PKG + R L × V IN . . . ( 9 )
V OUTN = R PKG + R S 2 R S + 2 R PKG + R L × V IN
V 2 = 2 R PKG + R L + R S + R SW 2 R S + 2 R PKG + R L + R SW × V 1 . . . ( 10 )
V 2 = 2 R PKG + R L + R S + R SW 2 R SW + 2 R S + 2 R PKG + R L × V IN . . . ( 11 )
V OUTP = R L + R PKG + R S + R SW 2 R SW + 2 R S + 2 R PKG + R L × V IN . . . ( 12 )
V OUTN = R PKG + R S + R SW 2 R SW + 2 R S + 2 R PKG + R L × V IN

Claims (41)

1.一种接收器,包括:
放大器,其含第一输入端;
第一衬垫,其与第一输入端相连;
负载电阻;以及
第二衬垫,其与负载电阻相连,
其中第一和第二衬垫都与第一传输线的一端相连。
2.根据权利要求1的接收器,其中负载电阻是可调整的。
3.根据权利要求1的接收器,负载电阻包括可调整的寄存器电路。
4.根据权利要求1的接收器,其中放大器为比较器。
5.根据权利要求1的接收器,其中第一输入端为高阻抗输入端。
6.根据权利要求1的接收器,其中:
接收器置于集成电路芯片上;
第一传输线置于玻璃衬底上;
集成电路芯片置于玻璃衬底上;以及
接收器的第一和第二衬垫分别与第一和第二减震垫相连,其中减震垫与第一传输线的一端相连,且置于集成电路芯片与玻璃衬底之间。
7.根据权利要求1的接收器,其中第一传输线包括玻璃衬底上的引线。
8.根据权利要求1的接收器,其中负载电阻接地。
9.根据权利要求1的接收器,还包括:
第三衬垫,其与负载电阻的另一端相连;以及
第四衬垫,其与放大器的第二输入端相连,
其中第三和第四衬垫都与第二传输线的一端相连。
10.根据权利要求9的接收器,其中第一输入端为非反相输入端,且第二输入端为反相输入端。
11.根据权利要求1的接收器,其中第二衬垫的封装电阻小于第一传输线的阻抗。
12.根据权利要求1中的接收器,其中第二衬垫的封装电阻大于第一传输线的阻抗。
13.根据权利要求12的接收器,还包括第三衬垫,其连接在与第二衬垫相同的负载电阻端和与第二衬垫相同的第一传输线端之间,其中第二和第三衬垫的并联封装电阻小于第一传输线的阻抗。
14.根据权利要求1的接收器,还包括:
一第三衬垫,其连接在与第二衬垫相同的负载电阻端和与第二衬垫相同的第一传输线端之间;
第四衬垫,其与负载电阻的另一端相连;
第五衬垫,其与第四衬垫并联;以及
第六衬垫,其与放大器的第二输入端相连,
其中第四、第五和第六衬垫与一第二传输线的一端相连,且第二和第三衬垫的并联封装电阻与第四和第五衬垫的并联封装电阻之和小于第一和第二传输线的阻抗之和。
15.一种将一输入信号提供给一接收器的方法,该方法包括在一传输线与接收器之间提供第一和第二路径,其中第一路径实质上无电流以从根本上防止接收器端的电压下降,且第二路径与一负载电阻相连。
16.根据权利要求15的方法,其中负载电阻接地。
17.根据权利要求15的方法,其中负载电阻是可调整的。
18.根据权利要求15的方法,还包括提供第三路径,其与第二路径并联,以降低第二和第三路径的并联等效封装电阻。
19.根据权利要求15的方法,还包括在第二传输线与接收器之间提供第三和第四路径,其中第四路径实质上无电流以从根本上防止接收器端的电压下降,且第三路径与负载电阻相连。
20.根据权利要求19中的方法,其中:
第二和第三路径与负载电阻的相对端相连;以及
第一和第四路径分别与一比较器的非反相和反相输入端相连。
21.一种接收器,其包括第一和第二路径装置,用于为接收器提供输入信号,第一和第二路径装置置于一传输线与接收器之间,其中第一路径实质上无电流以从根本上防止接收器端的电压下降,且第二路径与一负载电阻相连。
22.一发送器,包括:
第一接线端,其与一传输线相连;
源电阻,其与第一接线端相连;
开关,其与源电阻相连,且可在地或输入电压之间进行切换;
电压调节器,其与开关相连,向开关提供输入电压;以及
电压控制器,其连接在第一接线端与电压调节器之间,用于控制输入电压,从而向一接收器提供一受控电压。
23.根据权利要求22的发送器,所述电压控制器包括:
电压检测器;以及
可调节参考电压发生器,其与电压检测器相连。
24.根据权利要求23的发送器,所述电压检测器包括数字电路,其响应第一接线端的电压电平;以及电阻,其位于传输线的接收器端,用于向可调节参考电压发生器提供信号。
25.根据权利要求23的发送器,电压检测器包括映射单元,其响应第一接线端的电压电平;以及电阻,其位于传输线的接收器端,用于向可调节参考电压发生器提供数字信号。
26.根据权利要求22的发送器,其中开关的电阻大于0,该发送器还包括:
第二电压调节器,其连接在电压控制器与源电阻之间。
27.根据权利要求26的发送器,第二电压调节器包括:
差分放大器,其有反相输入端,与电压控制器相连,用于接收可调节参考电压;
第一PMOS晶体管,其栅极与差分放大器的输出端相连,其源极与一电源电压相连,且其漏极与发送器的第一接线端相连;以及
第二PMOS晶体管,其栅极与差分放大器的使能输入端相连,源极与电源电压相连,且漏极与差分放大器的输出端相连。
28.根据权利要求22的发送器,还包括第一测量装置,用于测量传输线的接收器端的封装电阻。
29.根据权利要求22的发送器,还包括第二测量装置,用于测量开关的电阻。
30.根据权利要求28的发送器,其中:
电压控制器包括电压检测器以及可调节参考电压发生器,其与电压检测器相连;以及
可调节参考电压发生器响应所述电压检测器产生可调节参考电压,以产生调节后的发送器电压。
31.根据权利要求23的发送器,电压检测器包括可编程传输函数,其表示传输线的接收器端电阻,用于接收第一接线端的电压电平,并按可编程传输函数将信号提供给可调节参考电压发生器。
32.一种控制被传输信号以弥补一接收器端的信号幅度的下降的方法,该方法包括:
测量传输线的发送器端的电压电平;以及
响应于所测量电压计算传输线的接收器端的电阻;
响应于所计算的电阻产生可调节电压以控制传输线的接收器端所提供的信号幅度。
33.根据权利要求32的方法,产生可调节电压包括:
响应于所计算的电阻产生数字值;
响应于所述数字值产生可调节参考电压;以及
根据可调节参考电压调整输入到传输线上的电压。
34.根据权利要求32的方法,还包括根据所计算的传输线的接收器端的电阻,对映射单元编程,其中可调节参考电压响应于被编程的映射单元。
35.根据权利要求34的方法,其中映射单元将所测量电压映射为可调节参考电压以控制传输线的接收器端所提供的电压。
36.根据权利要求34的方法,其中映射单元测量传输线的发送器端的电压。
37.一机器可读的程序存储器,具体体现为机器可执行的指令程序,以执行用于控制被传输信号来弥补接收器端的信号幅度下降的程序步骤,该程序步骤包括:
测量传输线的接收器端的电阻;
测量传输线的发送器端的电压;以及
响应于所测量电阻和所测量电压产生可调节电压以控制传输线的接收器端所提供的信号幅度。
38.根据权利要求37的程序存储器,用于产生可调节电压的程序步骤包括程序子步骤:
响应于所测量电阻和所测量电压产生数字值;
响应于所述数字值产生可调节参考电压;以及
根据可调节参考电压调整输入到传输线上的电压。
39.根据权利要求38的程序存储器,程序步骤还包括根据所测量的传输线的接收器端的电阻,对一映射编程,其中可调节参考电压响应于被编程映射单元。
40.根据权利要求39的程序存储器,其中所述映射将所测量电压映射为可调节参考电压以控制传输线的接收器端所提供的电压。
41.根据权利要求38的程序存储器,程序步骤还包括根据所测量的传输线的接收器端的电阻,对一传输函数编程,其中可调节参考电压响应被编程的传输函数。
CN2005101362477A 2005-03-17 2005-12-23 低电压差分信号接收器 Active CN1835485B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR22410/05 2005-03-17
KR1020050022410A KR100697281B1 (ko) 2005-03-17 2005-03-17 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
KR1020050023752A KR100672999B1 (ko) 2005-03-22 2005-03-22 데이터 송신회로 및 그것의 출력 전압 조정 방법
KR23752/05 2005-03-22
US11/244,831 2005-10-06
US11/245,234 2005-10-06
US11/245,234 US7499677B2 (en) 2005-03-22 2005-10-06 Low voltage differential signaling transceiver
US11/244,831 US7499676B2 (en) 2005-03-17 2005-10-06 Low voltage differential signaling transceiver

Publications (2)

Publication Number Publication Date
CN1835485A true CN1835485A (zh) 2006-09-20
CN1835485B CN1835485B (zh) 2011-08-17

Family

ID=37003092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101362477A Active CN1835485B (zh) 2005-03-17 2005-12-23 低电压差分信号接收器

Country Status (3)

Country Link
US (1) US7499676B2 (zh)
KR (1) KR100697281B1 (zh)
CN (1) CN1835485B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764626A (zh) * 2008-12-01 2010-06-30 三星电子株式会社 发射和接收信号的系统和方法
CN102684634A (zh) * 2011-03-14 2012-09-19 瑞昱半导体股份有限公司 传送/接收电路以及传送/接收电路阻抗校正方法
CN103827768A (zh) * 2011-09-21 2014-05-28 浦项工科大学校产学协力团 Usb外围设备以及其的传输功率降低方法
CN111800120A (zh) * 2019-04-02 2020-10-20 精工爱普生株式会社 Lvds驱动器电路、集成电路装置、振荡器、电子设备以及移动体

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780942B1 (ko) * 2005-08-26 2007-12-03 삼성전자주식회사 신호 전송 장치 및 신호 전송 방법
US20080218292A1 (en) * 2007-03-08 2008-09-11 Dong-Uk Park Low voltage data transmitting circuit and associated methods
US8253526B2 (en) * 2007-05-07 2012-08-28 Texas Instruments Incorporated Termination compensation for differential signals on glass
US20090088104A1 (en) * 2007-09-27 2009-04-02 Himax Technologies Limited Method and System for Supporting a High-Speed Wireless Communication Platform
US10614766B2 (en) * 2016-05-19 2020-04-07 Novatek Microelectronics Corp. Voltage regulator and method applied thereto
CN107045861B (zh) * 2017-03-24 2020-06-26 惠科股份有限公司 差分信号传输电路和显示装置
KR102377201B1 (ko) 2017-07-11 2022-03-21 에스케이하이닉스 주식회사 트랜시버

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176153A (ja) 1986-01-29 1987-08-01 Nec Corp Icパツケ−ジ
EP0655839B1 (en) 1993-11-29 2007-01-03 Fujitsu Limited Electronic system for terminating bus lines
SE515490C2 (sv) 1993-12-03 2001-08-13 Ericsson Telefon Ab L M Signaleringssystem
JP3625930B2 (ja) * 1995-10-26 2005-03-02 株式会社日立製作所 半導体集積回路装置
US6148220A (en) * 1997-04-25 2000-11-14 Triquint Semiconductor, Inc. Battery life extending technique for mobile wireless applications
JP3579856B2 (ja) 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
JP3437917B2 (ja) * 1997-09-26 2003-08-18 シャープ株式会社 受光増幅装置
GB9800440D0 (en) 1998-01-10 1998-03-04 Wood John Digital reflection internet
JP2000013190A (ja) 1998-06-19 2000-01-14 Kokusai Electric Co Ltd 受信機の整合回路自動調整装置
KR100313243B1 (ko) * 1998-12-31 2002-06-20 구본준, 론 위라하디락사 데이터 전송 장치 및 그 방법
EP1050824A3 (en) * 1999-04-22 2004-01-28 Matsushita Electric Industrial Co., Ltd. Bidirectional signal transmission circuit and bus system
US6605931B2 (en) * 2000-11-07 2003-08-12 Microsemi Corporation Switching regulator with transient recovery circuit
CN1260883C (zh) * 2001-11-05 2006-06-21 瑞昱半导体股份有限公司 阻抗匹配电路
KR100466981B1 (ko) * 2002-03-04 2005-01-24 삼성전자주식회사 저전압 불휘발성 반도체 메모리 장치
JP3916502B2 (ja) * 2002-04-26 2007-05-16 富士通株式会社 出力回路
US6639434B1 (en) 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
US6720805B1 (en) 2003-04-28 2004-04-13 National Semiconductor Corporation Output load resistor biased LVDS output driver

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764626A (zh) * 2008-12-01 2010-06-30 三星电子株式会社 发射和接收信号的系统和方法
CN101764626B (zh) * 2008-12-01 2014-03-19 三星电子株式会社 发射和接收信号的系统和方法
US8773417B2 (en) 2008-12-01 2014-07-08 Samsung Electronics Co., Ltd. System and method for transmitting and receiving signals
CN102684634A (zh) * 2011-03-14 2012-09-19 瑞昱半导体股份有限公司 传送/接收电路以及传送/接收电路阻抗校正方法
CN102684634B (zh) * 2011-03-14 2015-05-20 瑞昱半导体股份有限公司 传送/接收电路以及传送/接收电路阻抗校正方法
CN103827768A (zh) * 2011-09-21 2014-05-28 浦项工科大学校产学协力团 Usb外围设备以及其的传输功率降低方法
CN103827768B (zh) * 2011-09-21 2016-08-17 浦项工科大学校产学协力团 Usb外围设备以及其的传输功率降低方法
CN111800120A (zh) * 2019-04-02 2020-10-20 精工爱普生株式会社 Lvds驱动器电路、集成电路装置、振荡器、电子设备以及移动体
CN111800120B (zh) * 2019-04-02 2023-06-02 精工爱普生株式会社 Lvds驱动器电路、集成电路装置、振荡器、电子设备以及移动体

Also Published As

Publication number Publication date
CN1835485B (zh) 2011-08-17
US20060234650A1 (en) 2006-10-19
US7499676B2 (en) 2009-03-03
KR20060100685A (ko) 2006-09-21
KR100697281B1 (ko) 2007-03-20

Similar Documents

Publication Publication Date Title
CN1835485A (zh) 低电压差分信号收发器
US9998231B2 (en) Driver module for mach zehnder modulator
US7164997B2 (en) Bus line current calibration
US8264253B2 (en) Transmitter swing control circuit and method
US20120106351A1 (en) Determining a Logic State of a Device
CN1631014A (zh) 具芯片上终止之差分线路驱动器
US8487650B2 (en) Methods and circuits for calibrating multi-modal termination schemes
US7499677B2 (en) Low voltage differential signaling transceiver
CN1956427A (zh) 自串联端接串行链路发射器及其制造方法
CN101059703A (zh) 数据处理电路
CN1855165A (zh) 差分电流驱动型传送系统
CN101571709A (zh) 动态自适应终端负载调节方法和电路
CN1671052A (zh) 校正二数字模拟转换器间的增益不平衡的方法与相关装置
US7218654B2 (en) Eye diagram improving method for laser transmitter
US10027286B2 (en) Systems and methods to control transimpedance amplifier
US20170170894A1 (en) On-Chip Test Interface for Voltage-Mode Mach-Zehnder Modulator Driver
US8183893B2 (en) Driver comparator circuit
US10326437B2 (en) Circuit device and electronic apparatus
CN110708617B (zh) 一种二叉树型四级八节点光开关控制参数的标定方法
WO2024021538A1 (zh) 高低电平转换电路
US7667531B2 (en) Signal transmission circuit
US6990412B2 (en) Techniques to manufacture optical signal transmitters
CN1782726A (zh) 用于监测光电二极管的偏移补偿电路
CN106341189A (zh) 光模块
CN103378844A (zh) 输入输出接口装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant