200406906 玖、發明說明： 【發明所屬之技術領域】 本發明相關於一電子電路裝置，尤其相關於所謂多晶片 模組技術的電子電路裝置，該模組適用於組裝複數個單元 電路裝置，諸如半導體晶片（作為—電子裝置），及其中使用 的積體電路裝置。 【先前技術】 隨著數位網路資訊階層的演t，數位家電用品已演化為 夕種夕‘目旦衣且，並大舉開發由可攜式資訊終端代表的小 型電子裝置。結果，增加對更具智慧且更先進的大型積體 私i‘(LSI)的要求’並著重在一晶片上安裝複雜系統功能的 晶片上系統（SOC)。 曰Θ片上系統係在一矽LSI晶片上實作一系統，該系統習慣 藉由一安裝有大量獨立元件之基板加以實現，並具有低耗 能、高效能及減少安裝面積等大優點。 准近來開發晶片上系統耗時較長，及用於一晶片上整合 多樣系統功能的開發風險已成為關注議題，注意力並已拉 向一封裝系統（SIP)，其潛在能藉由較短時間及低成本實現 相當於晶片上系統的功能。 封裝系統已藉由在單一封裝上安裝複數個LSI而實現一 系統，其為一種多晶片模組，該封裝系統最後目標係以低 成本供應相當於晶片上系統的功能。 在相關技藝的多晶片模組（諸如封裝系統等）中，安裝於一 基板的個別半導體晶片的最外緣部分具有複數個連接塾， 85021 200406906 用以連接其他半導體晶片。在各個半導體晶片上，在該複 數個連接墊與整合於該晶片上用以實現該系統功能的電子 電路間’設置複數個輸入/輸出介面電路，用於電匹配（例如 在该半導體晶片與連接至該模組外部的—電子裝置間的電 壓位準調整）。該複數個半導體晶片間的電連接係藉由複數 個半導體晶片的連接塾而達成，該複數個半導體晶片則藉 由接線接合或焊球等而互相連接。 、、在2001年丨導體科技討論會的第九會期中，彳關封裝的 …鼻中才曰出在使用標準晶片作為待安裝半導體晶片以減 、相關技衣的封裝系統成本時，4吏用標準介面電路會引起 I度耗把，足是由於存在輸入/輸出介面而使信號路徑中的 =容量增加的緣故。此演講中亦建議在_半導體晶片上 :複放個具低負載容量的輸人/輸出介面電路用於多晶 片模、’且而與標準輸入/輸出介面電路區隔。 么、惟’在安裝複數個半導體晶片的多晶片模組（諸如封裝系 )中。°半導體晶片的複數個墊不僅包括用於該晶片中複 數個電子電路之間與該模組外界連接㈣，亦包括用於複 數個半導體晶片内部互相連接的墊。 人因此、’、&#面積在提供所有塾與電子電路間的輸入/輸出 :面：辰：許多面積，此外亦導致對信號路徑添加負載容 :”无電/放電亦增加耗能，俾使設置所有塾的輸入/輸出 1面電路時，整體而言會過度消耗電力。 乂疋以 Ma wf- j-.. 、 . 本未經審查專利申請案Η7-1 53902所揭示 的技術包& ’提供單由-邏輯電路的核心部分所構成的半
8502 I 200406906 寸a日曰片’及提供一半導體晶片，其中只在該封裝系統的 外緣部分形成一輸入/輸出介面電路，以便不使用一輸入/ 輸出介面電路而在複數個單由核心部分構成的半導體晶片 間連接。 惟’為能利用低耗能實現高速率封裝系統，重點在於不 應用如相關技藝中使用標準半導體晶片的方法，亦非如日 本未經審查專利申請案H7-1 53902所述的一致性製造具分 開功能的半導體晶片，而是設計一佈局，其中使個別半導 晋杳曰 I» κ曰曰 上形成的塾及輸入/輸出介面電路等的配置成為最 佳配置’以便考量用於實現期望功能的複數個待安裝半導 體晶片間的配置及連接關係，而在個別半導體晶片間取得 最短距離連接。 【發明内容】 本發明的目的在於藉由最佳化複數個半導體晶片其他裝 置間的連接端子、外接端子及輸入/輸出介面電路，及其中 使用的積體電路裝置之間的配置，而提供一電子電路裝置 ’能實現耗能抑制及較短信號傳輸時間。 為達到上述目的，根據本發明提供一電子電路裝置，其 中將複數個各具一電子電路的單元電路裝置互相鄰近地安 I毛基板上，該複數個單元電路裝置並互相電連接，其 中各單元電路裝置包括一輸入/輸出介面電路；複數個裝置 連接端子，其配置於鄰近其他單元電路裝置的一側，並藉 由未透過該輸入/輸出介面電路的互連而分別連接至該電 子電路；及複數個外接端子，其配置於未鄭近該其他單元 85021 200406906 電路裝置的一侧，並藉由透過該輸入/輸出介面電路的互連 而分別連接至該電子電路。 為達到上述目的，根據本發明提供一積體電路裝置，其 包括一電子電路，將該複數個電子電路互鄰地安裝於一模 組上’並電連接該等電子電路’該積體電路裝置包括一輸 入/輸出介面電路；複數個裝置連接端子，其安裝於一模組 時係配置於鄰近其他積體電路裝置之一侧，並藉由未透過 該輸入/輸出介面電路之互連而分別連接至該電子電路；及 複數個外接端子，其配置於未鄰近該其他積體電路裝置之 一侧，並藉由透過該輸入/輸出介面電路之互連而分別連接 至該電子電路。 在本發明中，較好該單元電路裝置包括複數個測試端子 ，用於未鄰近該其他電路裝置的一侧所設置電子電路之測 試；該測試端子並藉由透過該輸入/輸出介面電路的互連而 分別連接至該電子電路。 在本發明中，較好該單元電路裝置具有複數個測試端子 ，用於鄰近該其他電路裝置的一侧所設置的電子電路上及 該裝置連接端子内之測試；該測試端子並藉由透過該輸入/ 輸出介面電路的互連而分別連接至該電子電路。 在本發明中，較好該外接端子當作與該電子電路裝置外 界連接的連接端子，並亦當作該電子電路上的測試所用的 連接端子。 在本發明的電子電路裝置中，將複數個分別藉由未透過 該輸入/輸出介面電路的互連而連接至該電子電路的裝置 85021 200406906 連接端子設置於裝 ' 〜％吩尽且《Μ — 1則，路腹 置連接端子須在個別显^ ^ ^ U力」早TL電路裝置中加以連接。在 ， 4ετ 击六 4人 ϋτ rii士 职、丄. 數個裝 ,〜兒略衮直γ加以連接。在 此情形中，相較於將該裝置逵 曰 > 且連接端子設置於任何側又非總 是相鄰的情形，須加以連接的苐— 死接的早7L電路裝置的複數個裝置 連接端子間的距離變短，並且了 不用經過輸入/輸出介面而將 信號在個別單元電路裝置的電子電路間傳輸。 【實施方式】 以下將參照附圖說明本發明電 贫 、 叉Θ %卞電路裝置的多個f例。 第一實例 八 圖1根據本發明以平面圖說明 謂的多晶片模組技術。 —電子電路裝置，其應用所 撐 如圖1所示，根據本發明的電子裝置巾，由碎等製成的支 基板1〇〇(稱為插入板）上安裝兩半導體晶片丨及2。 第-半導體日日日片1包括-電子電㈣（諸如—邏輯電路或 -記憶體電路），其中用以連接第二半導體晶片2的複數個 連接塾3設置於鄰近第二半導體晶片2的一侧±，例如沿著 鄰近第二半導體晶片2的—侧。連接塾3小於稍後將說明的 測試墊6及測試/連接墊7，大小例如為3〇 μΐΏχ3〇 更小。 連接墊3藉由未透過輸入/輸出介面電路（1/〇電路）的互連 (未示）電連接至電子電路1 a，由於如此，第一半導體晶片1 可不透過该I/O電路而將一信號從電子電路丨&直接傳送至 第二半導體晶片2，同時為取得連接墊3的這般配置，較好 的設計係在構成第一半導體晶片的電子電路丨a的數個電路 區塊中間，將用以與第二半導體晶片2一起執行信號傳輪的 85021 -10 - 200406906 數個電路區塊配置於第-主i# _ , 示一+導體晶片2側。 此外，在第一半導體晶於7七 卜 、， 片1中，在電子電路h外面未鄭、斤 第二半導體晶片2的一彳“ i 4 、 U(例如，沿著未鄭近第二半 曰 片2的三侧）配置複數個用以 曰曰 、接私于私路1 a的輸入/輸出 面電路5。 & 71 輸入/輸出介面電路5具有大體上匹配信號電壓位準的功 能，孩信號將在-外部裝置與該半導體晶片間加以處理， 例如該輸入/輸出介面係用以偵測來自半導體晶片外面传 號㈣入緩衝器1以將—信號驅動至該晶片外㈣輸^ 緩衝器，及一匯流排型雙向緩衝器等。 連接塾7對應至本發明的"外接端子"實例。 測試墊6及測試/連接墊7藉由透過輸入/輸出介面電路5的 互連（未示）而連接至電子電路la，由於如此，在該測試及執 行多個信號的使用及電傳輸期間，在外部裝置往返傳輸的 仏號上執行匹配（諸如匹配電壓位準等）。 在輸入/輸出介面電路5外面配置複數個測試墊6,在電子 電路1a上執行功能測試及其他測試時用以使接觸一探：等 ，及複數個測試/連接#7，用以在該測試期間使接觸一探 針等，並在Μ測試後用以連接該支撐基板。請注意，測試/ 第半彳肖豆日日片2包括一電子電路2 a (諸如一邏輯電路或 —圮憶體電路等），其中用以連接第一半導體晶片1的複數 個連接塾3沿著鄰近第一半導體晶片1的一側設置。 連接墊3藉由未透過輸入/輸出介面電路的互連（未示）直 接€連接土電子電路1 a，同時為取得連接蟄3的這般配置， 85021 200406906 較好的設計係、在構成第二半導體晶片的電子電❹的數個 電路區塊中間’將用以與第—半導體晶片卜起執行信號傳 輸的數個電路區塊配置於第一半導體晶片丨侧。 此外在第丨導體晶片2中，在電子電路外面未鄭近 第-半導體晶片1的-側（例如，沿著未鄰近第—半導體晶 配置複數個用以連接電子電路23的輸入/輸出介 面電路5。 在輸入/輸出介面電路5外面配置複數個測試墊6及測試/ 連接墊7,藉由同於第一半導體晶片！中的方式，透過輸入/ 輸出介面電路5的互連（未示）而連接至電子電路u。 、'、σ果，上述第一半導體晶片〗及第二半導體晶片2的連接 墊3藉由連接接線4互相連接，第一半導體晶片丨及第二半導 體晶片2則以電連接。 根據本實例的電子電路裝置配置如圖丨所示，假設半導體 晶片1及2為一群組時，則在半導體丨及2的群組外緣部分的 四周配置複數個介面電路5、測試墊ό及外接墊7，該電子電 路裝置並具有接近系統LSI的配置，其中大體上在一晶片上 形成電子電路la及2a。 第一半導體晶片1及2藉由連接接線4的連接，其實作範例 如下： 圖2以示意剖面圖說明半導體晶片1與2之間電連接的方 法範例，及在支撐基板100上的安裝狀態。 例如，如圖2所示，半導體晶片1及2的連接墊3藉由一形 成連接接線4的連接半導體晶片11 〇加以連接。 85021 -12 - 200406906 意即，預備正形成連接接線4(如圖丨所示）的連接半導體晶 片1 1 0使正形成連接半導體晶片11 〇的連接接線4的一表面 面向弟及第一半導體晶片1及2，藉由凸起ill電連接連接 半導體晶片110的連接接線4及半導體晶片丨及2的連接墊） ，亚將連接半導體晶片11〇安裝在半導體晶片1及2上。 結果，透過安裝在半導體晶片丨及2上的連接半導體晶片 π 0的連接接線4，電連接第一半導體晶片丨的連接墊3及第 一半導體晶片2的連接塾3。 應用上述連接方法時，使—表面面向用於安裝的支撐基 板100’該表面在形成半導體晶片1A2的電子電路以以的 表面的相反侧上，半導體晶片丨及2的複數個測試/連接墊7 與在支撐基板100上形成的未示出接線則藉由接合引線1〇2 加以連接。請注意，該未示出接㈣分別連接至在四周形 成的複數個外接塾1 0 1。 如上述配置的電子電路裝置中，在未形成接合引線— 而安裝連接半導體晶片11〇的狀態中，藉由使該探針接觸半 導體晶片1及2的測試墊6及測試/連接墊7而進行一測試。. 當藉由該測試判定該電子電路裝置良好時，半導體晶片} 及2的複數個測試/連接塾7盘委撞其4 、 、授土 ，、叉知基板丨⑽間的接線則藉由 接合引線1 0 2加以連接，左去声其1 Λ Λ 、，、、 k按在支彳牙基板10〇上形成的外接墊101 並進一步連接至一未示裝·Akin、/« 木女衣基板寺的禝數個墊，並供以 在該狀態中使用。 除了上述方法外，亦藉由應用圖3所示方法而電連接半導 體晶片1及2。 8502 i -13 - 200406906 圖3以示意剖面圖說明半導體晶片丨與2之間電連接的另 一方法範例，及在支撐基板100上的安裝狀能。 例如，如圖3所示，將個別半導體晶片】及2安裝在支撐基 板100上，支撐基板100上藉由使形成半導體晶片1及2的連 接墊3的表面面對支撐基板100，而形成連接接線4。同時， 亦透過凸起1 1 1製成支撐基板〗00的連接接線4及個別半導 體晶片1及2的連接墊3。 除了連接接線4以外，支撐基板100上亦形成用以連接半 導體晶片1及2的測試墊6及測試/連接墊7的接線，同時在測 試墊6及測試/連接墊7與接線間亦藉由凸起ln電連接。請 >王意，該接線係連接至支撐基板100四周形成的各連接墊 101 〇 ^ 如上述配置的電子電路裝置中，藉由使該探針接觸外接 墊101而進行一測試，外接墊101則藉由接線而電連接半導 體晶片1及2的測試塾6及測試/連接墊7。 當藉由該測試判定該電子電路裝置良好時，藉由接線而 電連接半導體晶片1及2的測試/連接墊7的外接墊1〇1，藉由 接a引線而電連接至一未示出安裝基板的複數個塾，並供 以在該狀態中使用。 如上述根據本實例配置的電子電路裝置中，僅將複數個 連接墊3加以分配而配置於沿著半導體晶片1及2互相鄰近 的一側，輸入/輸出介面電路5、測試墊6及外接墊7則沿著 其他二側加以配置。此外，複數個連接墊3及電子電路1 &及 2a亦配且成藉由未透過輸入/輸出介面電路$的互連而直接 85021 -14 - 加以連接。 如上述’藉由將複數個連 置 14接塾增沿著互相鄰近側加以配 丨精由/口考取接近另_ … S£ t ^ rb 、、接半導體晶片的一侧加以 配I，猎由連接接線4而 ，亦 取I距雄的連接成為可能，此外 亦了使仏號傳輸時間變短。 同時’由於半導體晶片十 1及2的电子電路la及2a係藉由互 k (而非藉由繞道至輸入/輪 , 輛出介面電路5)加以連接，因此壓 抑耗能，並因省略輸入/輪 ^ 時間變短。 電路5的量而使信號傳輸 制外’在本實例中，完成半導體1與2間的電連接正如預 晶圓過程中所用的相同方<，並非藉由使用接合引線， 而是藉由連接半導體晶片UG或支㈣板⑽上形成的連接 接線4,可使接線密度成為高的，並藉由減少信號延遲量而 ，南速操作成為可能。由於可使連接接線4的密度成為如此 高，即使集攏小連接塾3以沿著半導體晶片⑴的一側加以 配置的情形’在個別連接塾3間仍可穩當地加以連接。 差二實例 圖4根據本實例以平面圖說明一電子電路裝置，在本實例 上應用所明的多晶片模組技術。 如圖4所示，根據本實例的電子裝置中，由矽等所製的支 撐基板ιοο(稱為插入板）上安裝三個半導體晶片n、12及13 ，請注意，圖中相同的參照數字對照至圖】所示相同的零件 ，其說明將不再贅述。 第一半導體晶片1 1包括一電子電路u a(諸如一邏輯電路 85021 -15 - 200406906 或一記憶體電路等），其中複數個用以連接第二半導體晶片 1 2及第三半導體晶片丨3的連接墊3，配置於鄰近第二及第三 半導體晶片12及13的該侧，例如，在沿著鄰近半導體晶片 1 2及1 3的兩側的位置。 連接墊3藉由未透過輸入/輸出介面電路的互連（未示）而 電連接至電子電路11a，同時，為取得連接塾3的這般配置 ’較好設計成在構成第一半導體晶片1 1的電子電路丨la的複 數個電路區塊中間，將用以與第二及第三半導體晶片12及 1 3 —起執行信號傳輸的複數個電路區塊配置在第二及第三 半導體晶片1 2及1 3側。 此外，將第一半導體晶片11配置成在未鄰近第二及第三 半導體晶片12及13的該侧（例如，沿著與第二及第三半導體 晶片12及13鄰近的該側之外的兩侧），複數個輸入/輸出介面 電路5在電子電路11&外面與電子電路ila連接。 在複數個輸入/輸出介面電路5的外部配置複數個測試塾 6及測4 /連接塾7 ’其藉由透過輸入/輸出介面電路$的互連 (未示）而與電子電路1 la連接。 第一半導體晶片1 2包括一電子電路丨2a(諸如一邏輯電路 或一記憶體電路等），其中複數個用以連接第一半導體晶片 11及第二半導體晶片丨3的連接墊3，配置於鄰近第一及第三 半導體晶片1 1及1 3的兩侧的位置。 連接墊〇藉由未透過輸入/輪出介面電路的互連（未示）而 弘連接土電子電路12a，同時，為取得連接墊3的這般配置 ，較好汉叶成在構成第二半導體晶片12的電子電路12&的複 85021 -16- 200406906 數個電路區塊中間，將用以與第一及第三半導體晶片1 1及 1 3 —起執行信號傳輸的複數個電路區塊配置在第一及第三 半導體晶片11及13側。 此外’將第二半導體晶片1 2配置成在未鄰近第一及第三 半導體晶片1 1及1 3的該侧（例如，沿著與第一及第三半導體 晶片1 1及1 3鄭近的該側之外的兩侧），複數個輸入/輸出介面 電路5用以在電子電路〗2a外面與電子電路I2a連接。 在複數個輸入/輸出介面電路5的外部配置複數個測試墊 6及測試/連接墊7，其藉由透過輸入/輸出介面電路5的互連 (未示）而與電子電路12a連接。 第一半導體晶片1 3包括一電子電路13 a(諸如一邏輯電路 或一記憶體電路等），其中複數個用以連接第一半導體晶片 配置於鄰近第一及第二 在沿著鄰近半導體晶片 11及弟一半導體晶片12的連接塾3, 半導體晶片11及12的該侧，例如， 11及12的兩側的位置。 連接墊3藉由未透過任何輸入/輸出介面電路的互連而電 連接至電子電路13a，同時，為取得連接墊3的這般配置， 較好設計成在構成第三半導體晶片13的電予電路…的複 數個電路區塊中間’將用以與第-及第二半導體晶片"及 12-起執行信號傳輸的複數個電路區塊配置在第—及第二 半導體晶片11及12侧。 此外，將第三半導體晶片13配置成在未鄰近第—及第二 半導體晶片11及12的該側(例如，沿著與第-及第二半道 晶片11及12鄰近的該側之外的三側），複數個輸人/輸出介面 85021 -17 - 200406906 電路5與電子電路1 3 a在電子電路1 3 a外面連接。 在複數個輸入/輸出介面電路5的外部配置複數個測試塾 6及測試/連接蟄7，其藉由透過輸入/輸出介面電路5的互連 (未示）而與電子電路13a連接。 結果，在第一半導體晶片11的連接塾3與第二半導體晶片 12之間，及在第一及第二半導體晶片丨丨及〗]的連接塾3與第 三半導體晶片1 3之間，藉由連接接線4而互相連接，而完成 複數個個別半導體晶片間的電連接。 根據本貫例的電子電路裝置配置如圖4所示，假設該三個 半導體晶片11、12及1 3為一群組時，則以如同第一實例的 方式’將複數個介面電路5、測試塾6及外接塾7環繞半導體 曰曰片Π、1 2及1 3群組的邊緣邵分而配置，並具有近似系統 LSI的配置，其中電子電路〗]^、i2a&13a大體上形成於一 晶片上。 個別半導體晶片11、12及13間的連接及在支撐基板1〇〇 上的安裝可使用如同第一實例（如圖2及圖3所示）的方式加 以執行。 上逑根據本實例配置的電子電路裝置中（同第一實例的 方式），可藉由連接接線4以最短距離而在半導體晶片11、 12及13間連接，同時亦由於半導體晶片Π、12及π的電子 電路1U、12a及13a間係藉由互連加以連接，而非藉由繞道 至複數個輸入/輸出介面電路5，可使信號傳輸時間變短， 並可壓抑耗能。 此外，半導體晶片η、12及13間的電連接非藉由使用接 85021 -18 - 200406906 合引線而完成，而如同預製晶圓過程的方式，藉由使用連 ί半導體晶片110或支撐基板1〇〇上形成的連接接線4加以 :成，而使接線密度變高，並藉由減少信號延遲量而可能 得到高速操作。 JLlf 例 圖5根據本貫例以平面圖說明一電子電路裝置，在本實例 上應用所謂的多晶片模組技術。 如圖5所示，根據本實例的電予裝置中，在由石夕等製成稱 j插入板的支撐基板丨⑽上安裝兩半導體晶片21及22，請注 意，相同的參照數字與圖}中相同者參照至相同零件，並將 略去其說明。 第-半導體晶片21包括-電子電路21a(諸如_邏輯電路 或一記憶體電路等），其中在電子電路21a外面，沿著第一 半導體晶片21的四側配置複數個與電子電路2U連接的輸 入/輸出介面電路5。 在第一半導體晶片21中，亦在輸入/輸出介面電路5外面 ，鄰近第二半導體晶片22的該侧（例如沿著鄰近第二半導體 晶片22的一侧）配置複數個與輸入/輸出介面電路5連接的測 試墊6，及尚在複數個測試墊6外面配置複數個用以連接第 二半導體晶片22的連接墊3。 連接墊3藉由未透過任何輪入/輸出介面電路5的互連（未 不）而電連接至電子電路21a，同時，為取得連接墊3的這般 配且，根據需求較好設計成在構成第一半導體晶片2 1的電 子電路2 1 a的複數個電路區塊中間，將用以與第二半導體晶 85021 -19 - 200406906 片2 2 —起執行信號傳輸的複數個電路區塊配置於第二半事 體晶片22側。 此外’在第一半導體晶片21中，亦在輸入/輸出介面電路 5夕卜面，在未鄰近第二半導體晶片22的該侧（例如沿著鄰近 第二半導體晶片22的該侧之外的三侧）配置複數個連接至 輸入/輸出介面電路5的測試/連接塾7。 第二半導體晶片22包括一電子電路22a(諸如一邏輯電路 或一冗憶體電路等），其中在電子電路22a外面，沿著第一 半導體晶片22的四侧配置複數個連接至電子電路22&的輸 入/輸出介面電路5。 在第二半導體晶片22中，亦在輸入/輸出介面電路5外面 ，岫近第一半導體晶片21的該侧（例如沿著鄰近第一半導髀 晶片21的一侧）配置複數個連接至輸入/輸出介面電路5的測 試墊6，及尚在複數個測試墊6外面配置複數個用以連接第 一半導體晶片2 1的連接塾3。 連接墊3藉由未透過輸入/輸出介面電路5的互連（未示）而 電連接至電子電路22a，同時，為取得連接墊3的這般Γ配置 ，根據需求較好設計成在構成第二半導體晶片22的電子電 路22a的複數個電路區塊中間，將用以與第—半導體:片二 一起執行信號傳輸的複數個電路區塊配置於第—半導俨曰 片2 1側。 寸把日日 此外’在第二半導體晶片22中’亦在輸入/輪出介面電路 5外面’在未鄰近第-半導體晶片21的該側（例如沿著鄰近 第二半導體晶片22的該側之外的三側）配置複數個連接至 85021 • 20 - 200406906 輸入/輸出介面電路5的測試/連接塾7。 上述第一半導體晶片1及第二半導體晶片2的複數個連接 塾j藉由連接接線4而互相連接，俾電連接第一半導體晶片 21及第二半導體晶片22。 第一及第二半導體晶片2丨及22間藉由連接接線4的連接 及在支撐基板100上的安裝，可使用如同第一實例（如圖2及 圖3所示）的方式加以完成。 以上根據本實例配置的電子電路裝置中，與第一實例不 同之處在於，除了連接墊3之外，介面電路5及測試電路6皆 配置於半導體晶片21及22互鄰的該侧，介面電路5及測試電 路6並形成於連接墊3與電子電路2U及22a間的一區域上， 並將連接墊3配置於最外侧。 並如同第一實例的方式，將連接墊3及電子電路21a及22& 配置成藉由非透過輸入/輸出介面電路5的互連（未示）而直 接連接。 因此，即使由於半導體晶片佈局設計的限制而無法取得 第一實例中說明的複數個墊配置的情況，以最短距離連接 可藉由連接接線4而成為可能，並藉由將連接墊3設置於沿 耆最外圍區域中互鄰侧的位置，而可使信號傳輸時間變短。 同時，由於半導體晶片21及22的電子電路2:la&22a係藉 由互連（未7F)，而非藉由繞道至輸入/輸出介面電路5而連接 口此可壓抑耗能，並因省去輸入/輸出介面電路5的量而 使k號傳輸時間變短。 夕卜由於完成半導體2 1與2 2間的電連接如同預製晶圓 85021 200406906 過程中的万式’並非藉由使用接合引線，而是藉由連接半 導體晶片110或支撐基板100上形成的連接接線4，而可使接 線始、度變南’並藉由減少信號延遲量而使高速操作成為可 能。 蓋四實例 圖6根據本實例以平面圖說明一電子電路裝置，在本實例 上應用所謂的多晶片模組技術。 如圖6所7F，根據本實例的電子裝置中，在由矽等製成稱 為插入板的支撐基板100上安裝三個半導體晶片31、32及33 。印主思’相同的參照數字與圖1中相同者參照至相同零件 ，並將略去其說明。 第一半導體晶片3 1包括一電子電路3〗a(諸如一邏輯電路 或一1己憶體電路等），其中在電子電路3丨a外面，沿著第一 半導體晶片3 1的四側配置連接至電子電路3 la的複數個輸 入/輸出介面電路5。 在第一半導體晶片31中，亦在輸入/輸出介面電路5外面 ，鄰近第二及第三半導體晶片32及33的該側（例如沿著鄰近 第一及第三半導體晶片32及33的兩侧）配置連接至輸入/輸 出介面電路5的複數個測試整6，及尚在複數個測試塾6外面 配置用以連接第二及第三半導體晶片3 2及3 3的複數個連接 墊3。 連接墊3藉由未透過任何輸入/輸出介面電路5的互連（未 示）而電連接至電子電路3 1 a，同時，為取得連接墊3的這般 配置’根據需求較好設计成在構成第一半導體晶片3 1的電 85021 -22 - 200406906 子電路31a的複數個電路區塊中間，將用以與第二及第三半 導體晶片32及33 —起執行信號傳輸的«個t路g㈣置 於第一及第三半導體晶片3 2及3 3側。 此外，在半導體晶片31中，亦在輸人/輸出介面電路 5外面’在未鄰近第二及第三半導體晶片32幻3的該侧（例 如沿著鄰近第二及第三半導體晶片32及33的該侧之外的兩 側）配置複數個連接至輸人/輸出介面電路5的測試/連接塾7。 、第二半導體晶片32包括_電子電路仏（諸如—邏輯電路 或-記憶體電路等）’其中在電予電路32a外面，严著第二 半導體晶片32的四侧配置複數個連接至電子電路^的輸 入/輸出介面電路5。 在第二半導體晶片32中，亦在輸入/輸出介面電路5外面 4近第及第二半導體晶片3 i及33的該侧（例如沿著鄰近 第-及第三半導體晶片3 i及33的兩側)配置複數個連接至 輸入/輸出介面電路5的測試塾6，及尚在複數個測試塾㈣ 面配置複數則以連接第―及第三何體晶片31及33的連 接墊3。 連接墊3藉由未透過任何輸入/輸出介面電路5的互連（未 π )而電連接至電子電路32a，同時，為取得連接塾3的這般 配置，根據需求較好設計成在構成第：半導體晶片32的電 子電路32a的複數個電路區塊中間，將用以與第一及第三半 導體晶片31及33-起執行信號傳輸的複數個電路區塊配置 於第一及第三半導體晶片31及33側。 此外’在第二半導體晶片”中，亦在輸入/輸出介面電路 85021 -23 - 200406906 5外面，在未鄰近第一及第三半導體晶片3丨及33的該側（例 如沿著鄰近第一及第三半導體晶片3 1及33的該側之外的兩 侧）配置複數個連接至輸入/輸出介面電路5的測試/連接墊7。 第二半導體晶片33包括一電子電路33a(諸如一邏輯電路 或一記憶體電路等），其中在電子電路33a外面，沿著第三 半導體晶片33的四侧配置複數個連接至電子電路3“的輸 入/輸出介面電路5。 在第二半導體晶片33中，亦在輸入/輸出介面電路5外面 0 ，鄰近第一及第二半導體晶片3 1及32的該侧（例如沿著鄰近 第一及第一半導體晶片3丨及32的一側的位置）配置複數個 連接土輸入/輸出介面電路5的測試墊6，及尚在複數個測試 1 6外面配置複數個用以連接第一及第二半導體晶片3 1及 32的連接墊3。 連接塾3藉由未透過任何輸入/輸出介面電路5的互連（ 示）而電連接至電子電路33a，同時，為取得連接塾3的這
配置，根據需求較好設計成在構成第三半導體晶片训 子電路3 3 a的複數個兩p %丄 … 個兒路Ε塊中間，將用以與第一及第二 片及〇2起執行信號傳輸的複數個電路區塊配 於第一及第二半導體晶片31及32側。 此外’在弟三半導㈣曰
Mb日日片33中，亦在輸入/輸出介面電 5外面，在未鄰近第_爲贫 , 及弟一半導體晶片3丨及32的該側（ 如沿著鄰近第一及筮_ 一 導岐晶片3 1及3 2的該側之外的 側）配置複數個連接至鈐 ^ 則出介面電路5的測試/連接蟄7 結果，在第一半道細曰 寸隨日9片31與第二半導體晶片32的複 85021 -24- 200406906 個連接墊3之間，及在第一及第二半導體晶片31及32的複數 個連接墊3與第三半導體晶片33之間，係藉由連接接線4而 互相連接，以完成複數個個別半導體晶片間的電連接。 個別半導體晶片3卜32及33間藉由連接接線4的連接，及 支撐基板100上的安裝可使用如同圖2及圖3所示第一實例 的方式加以完成。 以上根據本實例配置的電子電路裝置（如同第三實例的 万式）’除了連接墊3以外，介面電路5及測試電路6皆配置 於半導體晶片31、32及33互相鄰近的該侧位置，介面電路5 及測試電路6並形成於連接墊3與電子電路3：u、32&及33&間 的一區域上，並將連接墊3配置於最外侧。 並如同第一實例的方式，將連接墊3及電子電路3ia、3h 及33a配置成藉由非透過任何輸入/輸出介面電路$的互連（ 未示）而直接連接。 Q此’即使由於半導體晶片佈局設計的限制而無法取得 第1例中說明的複數個塾配置的情況，以最短距離連接 #可藉由連接接線4而成為可能，並藉由將連接⑸設置於 互鄰的位置及最外圍區域，而可使信號傳輸時間變短。 同時’由於半導體晶片31、32及33的電子電路31a、仏 及33a係藉由互連（未示），而非藉由繞道至輸入/輸出介面電 路5而連接’因此可壓抑耗能，並因省去輸入/輸出介面電 路）的量而使信號傳輸時間變短。 此外’由衫成半導體31與32間的電連接如同預製晶圓 過程中的方式，並非藉由使用接合引線，而是藉由連接半
cS5()2 I -25 - 200406906 導體晶片11 0或支撐基板1 00上形成的連接接線4，因此可使 接線货度變高，並藉由減少信號延遲量而使高速操作成為 可能。 本發明的電子電路裝置並未侷限於上述實例。 例如’稱為插入板的支撐基板丨〇()的配置並未特別限制， 亦可應用具有如本貫例中在支撐基板丨〇 〇上環繞半導體晶 片的安裝表面設置複數個外接墊的配置，及在支撐基板J00 的背面上配置複數個凸起的配置。 同時’亦以範例說明藉由利用使連接半導體晶片π 0形成 連接接線4及在支撐基板1〇〇上形成連接接線4，而電連接複 數個個別半導體晶片的連接墊3，但並不特別侷限於此方 法。 例如，在支撐基板100上的安裝之後，可藉由形成覆蓋該 個別半導體晶片的絕緣膜、在該絕緣膜上形成可接觸連接 孔的複數個接觸孔，並埋藏該接觸孔，而形成用以連接複 數個個別連接墊3的連接接線4。 除開上述’在本發明範疇内亦可作多種不同的修改。 根據本發明的電子電路裝置，藉由在複數個個別單元電 路I且、外接端子與輸入/輸出介面電路間，使該裝置連接 端子的配置最適化，可實現耗能的壓抑及較短的信號傳輸 時間。 【圖式簡單說明】 圖1根據一第一實例以平面圖說明一電子電路裝置範例； 圖2根據一第—實例以示意剖面圖說明在該電子電路裝 85021 -26 - 200406906 置中複數個半導體晶片間電連接的方法範例，及在一支撐 基板上的安裝狀態； 圖3根據一第一實例以示意剖面圖說明在該電子電路裝 且中複數個半導體晶片間電連接的另一方法範例，及在一 支撐基板上的安裝狀態； 圖4根據一第二實例以平面圖說明一電子電路裝置範例； 圖5根據一第三實例以平面圖說明一電子電路裝置範例 ，·及 圖6根據一第四實例以平面圖說明一電子電路裝置範例。 【圖式代表符號說明】 1， 2， 115 12， 13, 21， 22， 半導體晶片 31，32, 33 la，2a，11a，12a，13a， 電子電路 21 a，22a，3 1 a5 32a，33a 3 連接墊 4 連接接線 5 輸入/輸出介面電路 6 測試墊 7 測試/連接 100 支撐基板 101 外接墊 102 接合引線 110 連接半導體晶片 111 凸起 -27 85021