TW202407945A - 用於邏輯電路的佈線連接的系統以及積體電路及其製造方法 - Google Patents

Abstract

提供一種用於邏輯電路、積體電路的佈線連接的系統及其製造方法。所述系統包括：第一晶圓，具有背側及與所述背側相對的前側；電源導體，位於第一晶圓的背側；核心，位於第一晶圓的前側；電源通孔，電性連接至電源導體且電性連接至核心；訊號接墊，位於第一晶圓的背側；第一前側訊號佈線金屬，位於第一晶圓的前側；以及訊號通孔，連接至訊號接墊及第一前側訊號佈線金屬。

Description

用於邏輯電路的佈線連接的系統以及積體電路及其製造方法

根據本揭露的一或多個實施例的一或多個態樣是有關於用於在積體電路內提供電源連接及訊號連接的系統及方法。 [相關申請案的交叉參考]

本申請案主張於2022年5月2日提出申請、標題為「具有背側配電網路的系統級連接方案（SYSTEM LEVEL CONNECTION SCHEME WITH BSPDN）」的美國臨時申請案第63/337,549號的優先權及權益，所述美國臨時申請案的全部內容併入本案供參考。

本背景技術部分旨在僅提供上下文，且本部分中對任何實施例或概念的揭露不構成對所述實施例或概念是先前技術的承認。

在積體電路（integrated circuit，IC）領域中，可藉由IC的封裝（例如，封裝基板）自IC的外部向IC的內部（例如，向IC的核心區域）提供電源供應（例如，電壓供應）連接及訊號連接。

IC的核心區域可包括核心，所述核心包括用於實行積體電路的功能的邏輯胞元（例如，邏輯電路組件（例如電晶體））。核心可在晶圓（例如，矽（Si）基板）上構建或形成。

晶圓上構建有核心的一面可被稱為晶圓的「前側（frontside）」，且晶圓的在晶圓厚度方向上與晶圓的所述前側相對的一面可被稱為晶圓的「背側（backside）」。在晶圓的前側上可能具有自封裝佈線至核心的許多電源供應導體（用於提供電源）及訊號導體（用於提供訊號），而此可能導致擁塞（例如，訊號佈線擁塞（routing congestion））。

因此，可存在適用於減少積體電路中的導體擁塞的系統、方法及裝置。

本揭露的一或多個實施例的態樣是有關於積體電路，且提供對電源及/或訊號佈線的改進。

根據本揭露的一或多個實施例，提供一種用於邏輯電路的佈線連接的系統，所述系統包括：第一晶圓，具有背側及與所述背側相對的前側；電源導體，位於所述第一晶圓的所述背側；核心，位於所述第一晶圓的所述前側；電源通孔，電性連接至所述電源導體且電性連接至所述核心；訊號接墊，位於所述第一晶圓的所述背側；第一前側訊號佈線金屬，位於所述第一晶圓的所述前側；以及訊號通孔，連接至所述訊號接墊及所述第一前側訊號佈線金屬。

所述訊號通孔的高度或寬度可分別大於所述電源通孔的高度或寬度。

所述訊號通孔與所述電源通孔實質上可為相同的大小。

所述系統可更包括第二晶圓，所述第二晶圓位於所述第一晶圓的所述前側且位於所述核心上方。

所述系統可更包括位於所述第一晶圓的所述背側的封裝。

所述系統可更包括位於所述第一晶圓的所述背側的接墊區域。

所述接墊區域可包括：第一接墊區域，包括供應電壓接墊及第一訊號接墊；以及第二接墊區域，包括第二訊號接墊。

所述系統可更包括：配電網路（power distribution network），位於所述第一晶圓的所述背側，且包括所述電源導體；以及導電路徑，被配置成對自所述封裝至所述供應電壓接墊、自所述供應電壓接墊至所述配電網路以及自所述配電網路至所述核心的供應電壓進行佈線。

所述系統可更包括導電路徑，所述導電路徑被配置成對自所述封裝至所述第一訊號接墊、自所述第一訊號接墊至所述第一前側訊號佈線金屬以及自所述第一前側訊號佈線金屬至所述核心的訊號進行佈線。

所述系統可更包括導電路徑，所述導電路徑被配置成對自所述核心至第二前側訊號佈線金屬、自所述第二前側訊號佈線金屬至所述第二訊號接墊以及自所述第二訊號接墊至所述封裝的訊號進行佈線。

根據本揭露的一或多個其他實施例，提供一種製造積體電路的方法，所述方法包括：將電源通孔連接至位於第一晶圓的背側的電源導體，並連接至位於所述第一晶圓的前側的核心；以及將訊號通孔連接至位於所述第一晶圓的所述背側的訊號接墊，並連接至位於所述第一晶圓的所述前側的訊號佈線金屬。

所述方法可更包括在所述第一晶圓上將所述訊號通孔形成為具有分別大於所述電源通孔的高度或寬度的高度或寬度。

所述方法可更包括在所述第一晶圓上將所述訊號通孔形成為具有與所述電源通孔實質上相同的大小。

所述方法可更包括將第二晶圓接合在位於所述第一晶圓的所述前側的前側金屬上方。

所述方法可更包括：將所述第一晶圓翻轉，以將所述第一晶圓的所述背側定位在所述第一晶圓的所述前側上方；以及在所述第一晶圓的所述背側構建接墊區域。

所述方法可更包括在所述接墊區域中構建供應電壓接墊及訊號接墊。

所述方法可更包括：將所述供應電壓接墊連接至位於所述第一晶圓的所述背側的配電網路，所述配電網路包括所述電源導體；以及將所述訊號接墊連接至所述訊號通孔。

所述方法可更包括將封裝接合至位於所述第一晶圓的所述背側的背側金屬。

所述背側金屬可連接至位於所述第一晶圓的所述背側的供應電壓接墊或訊號接墊。

根據本揭露的一或多個其他實施例，提供一種積體電路，所述積體電路包括：第一晶圓，具有背側及前側；核心，位於所述第一晶圓的所述前側；配電網路，位於所述第一晶圓的所述背側且連接至所述核心；前側訊號佈線金屬，位於所述第一晶圓的所述前側；以及訊號接墊，位於所述第一晶圓的所述背側且連接至所述前側訊號佈線金屬。

藉由參照對一或多個實施例的詳細說明以及隨附圖式，可更輕易地理解本揭露的態樣及達成所述態樣的方法。在下文中，將參照附圖更詳細地闡述實施例。然而，所闡述的實施例可以各種不同的形式實施且不應被解釋為僅限於本文中所示的實施例。確切而言，提供該些實施例作為實例，以使得此揭露內容將透徹及完整，且將向熟習此項技術者充分傳達本揭露的態樣。因此，可省略對於此項技術中具有通常知識者完全理解本揭露的態樣及特徵而言不必要的製程、元件及技術的說明。

除非另有說明，否則在隨附圖式及書面說明通篇中，相同的參考編號、字符或其組合表示相同的元件，且因此將不再對其予以贅述。此外，為使說明清楚起見，可能未示出與對實施例的說明不相關的部件。在圖式中，為清晰起見，可誇大元件、層及區的相對大小。

在詳細說明中，出於闡釋的目的而陳述諸多具體細節以提供對各種實施例的透徹理解。然而，顯而易見的是，可在不使用該些具體細節或者使用一或多種等效佈置的情況下實踐各種實施例。

應理解，儘管本文中可能使用用語「第零個（zeroth）」、「第一（first）」、「第二（second）」、「第三（third）」等來闡述各種元件、組件、區、層及/或區段，然而該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語用於區分各個元件、組件、區、層或區段。因此，在不背離本揭露的精神及範圍的條件下，可將以下闡述的第一元件、第一組件、第一區、第一層或第一區段稱為第二元件、第二組件、第二區、第二層或第二區段。

應理解，當稱一元件或組件位於另一元件或組件「上（on）」、「連接至（connected to）」或「耦合至（coupled to）」另一元件或組件時，所述元件或組件可直接位於所述另一元件或組件上、直接連接至或直接耦合至所述另一元件或組件，或者可存在一或多個中間元件或組件。然而，「直接連接/直接耦合（directly connected/directly coupled）」是指一個組件對另一組件進行直接連接或直接耦合，而無需中間組件。同時，可以相似方式對闡述組件之間關係的其他表述（例如「位於...之間（between）」、「緊接於...之間（immediately between）」或「相鄰於（adjacent to）」及「直接相鄰於（directly adjacent to）」）進行解釋。另外，亦應理解，當稱一元件或組件位於兩個元件或組件「之間」時，所述元件或組件可為所述兩個元件或組件之間的唯一元件或組件，或者亦可存在一或多個中間元件或組件。

本文中所使用的術語僅用於闡述特定實施例的目的，而不旨在限制本揭露。除非上下文另外清楚地指示，否則本文中所使用的單數形式「一（a及an）」旨在亦包括複數形式。應進一步理解，當在本說明書中使用用語「包括（comprises/comprising）」、「具有（have/having）」及「包含（includes/including）」時，是指明所陳述的特徵、整數、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其組合的存在或添加。本文中所使用的用語「或（or）」及「及/或（and/or）」中的每一者包括相關聯所列項中一或多個項的任意及所有組合。

本文中所使用的用語「實質上（substantially）」、「約（about）」、「近似（approximately）」及相似用語被用作近似用語，而並非用作程度用語，且旨在慮及此項技術中具有通常知識者將認識到的量測值或計算值的固有偏差。本文中所使用的「約」或「近似」包括所陳述值且意指處於由此項技術中具有通常知識者確定的特定值的可接受偏差範圍內，此考慮到所討論的量測及與特定量的量測相關聯的誤差（即，量測系統的限制）。舉例而言，「約」可意指處於一或多個標準偏差內，或者處於所陳述值的±30%、±20%、±10%、±5%內。此外，當在闡述本揭露的實施例使用「可（may）」時，是指「本揭露的一或多個實施例（one or more embodiments of the present disclosure）」。

當一或多個實施例可被以不同的方式實施時，可與所闡述的次序不同地實行特定製程次序。舉例而言，兩個連續闡述的製程可實質上同時實行，或者以與所闡述的次序相反的次序實行。

可使用所闡述的（例如，本文中所包括的任何系統圖中）任何組件或組件的任意組合來實行本文中所包括的任意流程圖的一或多個操作。此外，（i）操作僅為實例且可涉及未明確涵蓋的各種附加操作，且（ii）操作的時間次序可發生變化。

除非另有定義，否則本文中所使用的所有用語（包括技術用語及科學用語）皆具有與本揭露所屬技術中具有通常知識者所通常理解的含義相同的含義。應進一步理解，用語（例如在常用詞典中所定義的用語）應被解釋為具有與其在相關技術及/或本說明書的上下文中的含義一致的含義，且除非本文中明確如此定義，否則不應將其解釋為具有理想化或過於正式的意義。

如上所述，在積體電路（IC）領域中，可藉由IC的封裝（例如，封裝基板）自IC的外部向IC的內部提供電源供應（例如，電壓供應）連接及訊號連接，且然後可向IC的核心區域提供電源供應（例如，電壓供應）連接及訊號連接。

IC可為中央處理單元（central processing unit，CPU）或應用處理器（application processor，AP）晶片或類似晶片。IC可為在行動通訊裝置中使用的晶片。IC可具有多個內部電源連接及訊號連接。

核心區域可包括核心。核心可包括用於實行積體電路的功能的邏輯胞元。邏輯胞元可包括例如電晶體等邏輯電路組件。核心可在晶圓或基板上構建或形成。

晶圓上構建有核心的一面可被稱為晶圓的「前側」，且晶圓的相對面（例如，相對於晶圓的厚度方向）可被稱為晶圓的「背側」。在晶圓的前側上可具有自封裝佈線（例如，自封裝延伸）至核心的多個電源供應導體及訊號導體。可能在電源供應導體及訊號導體處發生擁塞（例如，佈線擁塞）。

舉例而言，在傳統的系統級連接方案中，封裝及接墊可僅放置於晶圓的前側上。接墊可包括設置於核心的周邊的電源供應連接及訊號連接。可由前側金屬層（例如，前側金屬）提供自封裝延伸至核心的電源連接及訊號連接。然而，當電源連接及訊號連接的數目增加時，經由前側金屬將所有的電源連接及訊號連接佈線至核心可能導致佈線擁塞。

為了減少晶圓前側處的擁塞，可實施背側配電網路（BSPDN）方案。在BSPDN中，配電網路位於晶圓的背側而並非位於晶圓的前側。為了實施BSPDN方案，新型的接墊至核心內連方案以及接墊及封裝放置方案可為全積體（fully integrated）電路系統的一部分。

在一或多個實施例中，可藉由將配電網路（PDN）定位在晶圓背側來提供BSPDN。可藉由隱埋電源軌及矽穿孔（buried power rail/through silicon via，BPR/TSV）或藉由電源通孔來達成前側連接及背側連接。

在一或多個實施例中，PDN、接墊及封裝可位於晶圓的背側上。此外，電源通孔可位於晶圓中，以將電源自位於晶圓背側上的PDN傳遞至位於晶圓前側上的核心區域中的裝置。在一或多個實施例中，訊號輸入/輸出矽穿孔（input/output through silicon via，IO TSV）（或小通孔選項）及前側金屬可用於達成位於晶圓背側上的IO接墊與前側核心區域之間的IO訊號連接。

因此，本揭露的一或多個實施例的態樣使得能夠減少佈線擁塞及面積按比例縮放。舉例而言，藉由將PDN放置於晶圓的背側上，可減少由於將PDN放置於晶圓的前側上而造成的訊號佈線與電源佈線之間的佈線擁塞。與傳統的PDN方案相比，將PDN放置於晶圓的背側可達成面積減小（例如，取決於所應用的條件，減小約10%至30%的面積）及電壓降（IR drop）（例如，由於電流及電阻引起的電壓降）的改善。舉例而言，可藉由將PDN層簡化（例如，藉由利用更少的金屬形成PDN層）來降低系統的電阻，藉此使得PDN兩端的IR降較小。此外，由於在BSPDN方案中可使用較少的金屬，因此可降低製造成本。

圖1是繪示根據本揭露一或多個實施例的具有BSPDN的配電網路（PDN）至核心的連接方案的系統圖。

參照圖1，用於邏輯電路308的佈線連接的系統1可包括晶圓100。晶圓100可為其上構建有邏輯電路308的Si基板。晶圓100可具有前側110及與前側110相對的背側120。邏輯電路308可位於晶圓100的前側110。

PDN 200可位於晶圓100的背側120。舉例而言，PDN 200可為背側PDN。PDN 200可由背側金屬122構成。背側金屬122可包括電源導體210（例如，電源軌）。在一或多個實施例中，背側金屬及電源導體（例如，電源軌）可藉由通孔212彼此連接。

PDN 200可藉由一或多個其他組件連接至邏輯電路308。在一或多個實施例中，PDN 200可藉由傳統方式（例如藉由以下組件的組合：電源通孔300（例如，矽穿孔（TSV））、隱埋電源軌（BPR）302、隱埋電源軌通孔（buried power rail via，VBPR）304及接觸件306）連接至邏輯電路308。舉例而言，在一或多個實施例中，電源通孔300可不延伸穿過晶圓100的整個深度（例如，電源通孔300的長度可小於晶圓100的深度）。

圖2是繪示根據本揭露一或多個實施例的具有BSPDN的電源連接及訊號連接方案的系統圖。

參照圖2，系統1可包括位於晶圓100的前側110的前側金屬112及位於晶圓100的背側120的背側金屬122。前側金屬112可能夠達成訊號佈線。背側金屬122可包括PDN 200。在一或多個實施例中，PDN 200可包括電源導體210。在一或多個實施例中，電源導體210可包括用作電源軌的第一背側金屬線。

系統1亦可包括接墊。接墊可包括輸入接墊510、輸出接墊520、第一供應電壓接墊550及第二供應電壓接墊560。輸入接墊510可為第一訊號接墊。在下文中，所提及的輸入接墊510可為被配置成輸入訊號的輸入接墊。此外，輸出接墊520可為第二訊號接墊。在下文中，前述輸出接墊520可為被配置成輸出訊號的輸出接墊。

接墊可位於接墊區域500中。接墊區域500可包括設置於PDN 200的兩側上的第一接墊區域501及第二接墊區域502，其中PDN 200介置於第一接墊區域501與第二接墊區域502之間。在一或多個實施例中，接墊區域500可位於背側120。系統1亦可在背側120包括封裝800（例如，封裝基板）。輸入接墊510、輸出接墊520、第一供應電壓接墊550及第二供應電壓接墊560的相對位置可使得能夠減少佈線擁塞。舉例而言，在一或多個實施例中，輸入接墊510可位於第一接墊區域501的第一端。（第一接墊區域501可被稱為「輸入」接墊區域。）在一或多個實施例中，輸出接墊520可位於第二接墊區域502的第一端。（第二接墊區域502可被稱為「輸出」接墊區域。）第一接墊區域501可位於PDN 200的第一端200a，且第二接墊區域502可位於PDN 200的第二端200b。PDN 200的第一端200a及第二端200b可指代PDN 200的相對端。接墊區域500可與PDN 200分離且不同。（舉例而言，接墊區域500與PDN 200可被形成為分離且不同的結構。）在一或多個實施例中，相對於輸入接墊510的位置，第一供應電壓接墊550及第二供應電壓接墊560可朝向第一接墊區域501的第二端501b定位（例如，位於第二端501b處）。第一接墊區域501的第一端501a及第二端501b可指代第一接墊區域501的相對端。在一或多個實施例中，第一供應電壓接墊550可耦合至電源供應器的VDD側（例如，正側），且第二供應電壓接墊560可被耦合至VSS。

電源通孔300及訊號IO通孔400可位於晶圓100中。電源通孔300及訊號IO通孔400可使得能夠達成前側110的組件與背側120的組件之間的連接。在一或多個實施例中，電源通孔300可延伸穿過晶圓100的整個深度（例如，電源通孔300的長度可大於晶圓100在厚度方向上的深度）。在一或多個實施例中，訊號IO通孔400可延伸穿過晶圓100的整個深度（例如，訊號IO通孔400的長度可大於晶圓100在厚度方向上的深度）。

可藉由背側金屬122及藉由電源通孔300將電源分佈至位於前側110上的核心區域600中的裝置。訊號輸入及輸出（IO）線（例如，導體）可藉由訊號IO通孔400（例如，TSV或小通孔）連接至前側110上的核心區域600中的裝置。訊號IO通孔400可位於背側120的輸入接墊510與前側金屬112之間。訊號IO通孔400亦可位於背側120的輸出接墊520與前側金屬112之間。

舉例而言，在一或多個實施例中，訊號可藉由訊號IO通孔400自背側120傳輸至前側110。訊號IO通孔400的高度或寬度可分別大於電源通孔300的高度或寬度。訊號IO通孔400的尺寸可提供相對更小的IR降，其原因在於具有與較小通孔所具有的電阻相比低的電阻。然而，根據另一實施例，訊號IO通孔400可具有與電源通孔300的高度或寬度實質上相同的高度或寬度。

在一或多個實施例中，訊號可藉由小訊號IO通孔410自背側120傳輸至前側110。小訊號IO通孔410可具有與電源通孔300相同的高度。舉例而言，用於電源通孔300的相同結構亦可用於訊號通孔，以簡化製造製程並降低成本。在使用小訊號IO通孔410的實施例中，接觸件412及接觸通孔414可將小訊號IO通孔410連接至前側金屬112。系統1可包括載體晶圓700，以在製作期間及之後為晶片提供機械穩定性。載體晶圓700可位於前側110，且可接合在前側金屬層上方。

因此，系統1可包括被配置成以下的導電路徑：將供應電壓自封裝800佈線至接墊區域500中的接墊、佈線至PDN 200以及佈線至核心區域600（例如，佈線至核心區域600中包括邏輯電路的核心）。前側金屬112可包括設置於核心區域600的兩側上的第一前側訊號佈線金屬112a及第二前側訊號佈線金屬112b，其中核心區域600介置於第一前側訊號佈線金屬112a與第二前側訊號佈線金屬112b之間。系統1可包括被配置成以下的導電路徑：將訊號（例如，輸入訊號）自封裝800佈線至接墊區域500（例如，輸入接墊510）、佈線至第一前側訊號佈線金屬112a及第二前側訊號佈線金屬112b以及核心區域600（例如，佈線至核心區域600中包括邏輯電路的核心）。系統1可包括被配置成以下的導電路徑：將訊號（例如，輸出訊號）自核心佈線至第一前側訊號佈線金屬112a及第二前側訊號佈線金屬112b、佈線至接墊區域500（例如，佈線至輸出接墊520）以及佈線至封裝800。

圖3（包括圖3A至圖3F）是繪示根據本揭露一或多個實施例的製造具有不同電源通孔結構與訊號通孔結構的積體電路的方法的操作的製程圖。

參照圖3A，可將晶圓100（例如，主動晶圓）定位成使得晶圓100的前側110位於晶圓100的背側120的頂部上或背側120上方。可藉由實行前段（front-end-of-line，FEOL）製程及中段接觸件製程（middle-of-line-contact process，MOL-contact process）在前側110上構建或形成邏輯電路308（例如，包括電晶體的電路）及接觸件306。

參照圖3B，可在晶圓100上構建或形成電源通孔300，用於在前側110及背側120進行配電網路（PDN）連接。

參照圖3C，可藉由實行前側後段製程（backend-of-the-line process，BEOL process）在前側110形成前側金屬112。此外，可將載體晶圓700接合至位於晶圓100上方的前側金屬112。

參照圖3D，可將載體晶圓700翻轉以使晶圓100的背側120位於前側110的頂部上或前側110上方的方式定位晶圓100。可藉由實行背側研磨、蝕刻及/或薄化製程（thinning process）來暴露出電源通孔300來製備晶圓100的背側120，以用於進一步的處理。在薄化製程之後，可在晶圓100上構建或形成訊號IO通孔400。

參照圖3E，可實行背側BEOL/BSPDN/接墊產生製程。可在第一接墊區域501及第二接墊區域502中形成電壓供應接墊及訊號接墊。在一或多個實施例中，可在背側120上將BSPDN以及第一接墊區域501及第二接墊區域502形成為分離且不同的結構。在一或多個實施例中，可在背側120上以相同的水準形成BSPDN及接墊區域。舉例而言（且亦如圖2所示），PDN 200的表面可與接墊區域500的表面實質上共面。在一或多個實施例中，可在背側120上構建或形成背側金屬122。此外，可達成背側金屬122與其等相應的通孔之間的連接。舉例而言，背側120上的接墊區域500中的電源接墊可藉由電源通孔300連接至位於前側110上的邏輯電路308。此外，接墊區域500中的訊號IO接墊可藉由訊號IO通孔400連接至前側金屬112。電源通孔300可連接至背側金屬122中的電源導體210（參見圖2）及位於前側110上的核心區域600（參見圖2）。

參照圖3F，可實行封裝製程（例如，封裝接合製程）以完成系統1的處理/製作。舉例而言，作為封裝接合製程的一部分，可將封裝800接合至位於晶圓100的背側120的背側金屬122。與包含「小」訊號通孔選項的系統相比，包含訊號IO通孔400（例如，高度或寬度分別大於電源通孔300的高度或寬度的訊號IO通孔）的系統可具有增強的訊號線電阻。

圖4（包括圖4A至圖4F）是繪示根據本揭露一或多個實施例製造具有彼此實質上相同的電源通孔結構與訊號通孔結構（例如，使用「小」訊號IO通孔410代替「大」訊號IO通孔400）的積體電路的方法的操作的製程圖。

參照圖4A，可將晶圓100定位成使得晶圓100的前側110位於晶圓100的背側120的頂部上或背側120上方。藉由實行FEOL製程及MOL接觸件製程，可在前側110上構建或形成邏輯電路308及接觸件306。

參照圖4B，可在晶圓100上構建或形成電源通孔300及小訊號IO通孔410，用於分別在前側110及背側120形成配電網路（PDN）連接及訊號IO線連接。因此，與和圖3對應的實施例相比，可在同一操作期間構建電源通孔300及訊號IO通孔400的方面對製造製程進行簡化。

參照圖4C，可藉由實行BEOL製程在前側110形成前側金屬112。此外，可使用接觸件412及接觸通孔414以及小訊號IO通孔410，以將小訊號IO通孔410連接至前側金屬112。此外，可將載體晶圓700接合在位於晶圓100上方的前側金屬112上方。

參照圖4D，可將載體晶圓700翻轉，以將晶圓100定位成使背側120位於前側110的頂部上或前側110上方。可藉由實行背側研磨、蝕刻及/或薄化製程來暴露出電源通孔300及小訊號IO通孔410來製備晶圓100的背側120，以用於進一步的處理。

參照圖4E，可實行背側BEOL/BSPDN/接墊產生製程。在一或多個實施例中，可在背側120上將BSPDN及接墊區域形成為分離且不同的結構。在一或多個實施例中，可在背側120上以相同的水準形成BSPDN及接墊區域。舉例而言（且亦如圖2所示），PDN 200的表面可與接墊區域500的表面實質上共面。在一或多個實施例中，可在背側120上構建或形成背側金屬122，且使得可達成背側金屬122與其等相應的通孔之間的連接。舉例而言，背側120上的接墊區域500中的電源接墊可藉由電源通孔300連接至位於前側110上的邏輯電路308。此外，接墊區域500中的訊號IO接墊可經由小訊號IO通孔410連接至前側金屬112。

參照圖4F，可實行封裝製程（例如，封裝接合製程）以完成系統1的處理。舉例而言，作為封裝接合製程的一部分，可將封裝800接合至位於晶圓100的背側120的背側金屬122。由於使用與電源通孔300實質上相同的小訊號IO通孔410的通孔，可根據圖4的製程簡化系統1的製造製程。

圖5是繪示根據本揭露一或多個實施例的製造積體電路的方法的操作的流程圖。

參照圖5，製造IC的方法5000可包括一或多個以下操作。可將電源通孔300連接至位於晶圓100的背側120的電源導體210（例如，可在背側120上構建或者形成背側金屬122，且使得可達成背側金屬122與其等相應的通孔之間的連接，如上面參照圖3E及圖4E論述所示）（操作5001）。可將電源通孔300連接至位於晶圓100的前側110的核心區域600處的核心（例如，可在晶圓100上構建或形成電源通孔300，以在前側110及背側120處達成配電網路（PDN）連接，如上面參照圖3B及圖4B論述所示）（操作5002）。可將訊號接墊連接至位於晶圓100的背側120的訊號通孔（例如，訊號IO通孔400或小訊號IO通孔410）（操作5003）。可將訊號通孔連接至位於晶圓100的前側110的前側金屬112的訊號佈線金屬（例如，可藉由訊號IO通孔400或小訊號IO通孔410將接墊區域500中的訊號IO接墊連接至前側金屬112，如上面參照圖3E及圖4E論述所示）（操作5004）。

因此，本揭露的一或多個實施例的態樣可提供優於傳統IC電源及訊號佈線方案的優點及改進，例如減少電源及訊號佈線擁塞以及簡化PDN金屬以改進電阻並降低製造成本。

儘管已參照本文中所闡述的實施例具體示出並闡述了本揭露的實施例，然而此項技術中具有通常知識者應理解，可在不背離如在以下申請專利範圍及其中包括的其功能等效內容中陳述的本揭露的精神及範圍的條件下對本文進行形式及細節上的各種改變。

100:電子裝置 1:系統 100:晶圓 110:前側 112:前側金屬 112a:第一前側訊號佈線金屬 112b:第二前側訊號佈線金屬 120:背側 122:背側金屬 200:配電網路（PDN） 200a、501a第一端 200b:第二端 210:電源導體 212:通孔 300:電源通孔 302:隱埋電源軌（BPR） 304:隱埋電源軌通孔（VBPR） 306、412:接觸件 308:邏輯電路 400:訊號IO通孔/大訊號IO通孔 410:小訊號IO通孔 414:接觸通孔 500:接墊區域 501:第一接墊區域 502:第二接墊區域 510:輸入接墊 520:輸出接墊 550:第一供應電壓接墊 560:第二供應電壓接墊 600:核心區域 700:載體晶圓 800:封裝 5000:方法 5001、5002、5003、5004:操作

參照以下各圖闡述本揭露的非限制性及非窮盡性實施例，其中除非另外規定，否則在各個視圖中相同的參考編號始終指代相同的部件。 圖1是繪示根據本揭露一或多個實施例的具有背側配電網路（backside power distribution network，BSPDN）的配電網路（PDN）至核心的連接方案的系統圖。 圖2是繪示根據本揭露一或多個實施例的具有BSPDN的電源連接及訊號連接方案的系統圖。 圖3（包括圖3A至圖3F）是繪示根據本揭露一或多個實施例的製造具有不同電源通孔結構與訊號通孔結構的積體電路的方法的操作的製程圖。 圖4（包括圖4A至圖4F）是繪示根據本揭露一或多個實施例製造具有彼此實質上相同的電源通孔結構與訊號通孔結構（例如，使用「小」訊號輸入輸出（IO）通孔代替「大」訊號IO通孔）的積體電路的方法的操作的製程圖。 圖5是繪示根據本揭露一或多個實施例的製造積體電路的方法的操作的流程圖。 在圖式的若干視圖中，對應的參考字符始終指示對應的組件。熟習此項技術者應理解，圖中的元件是為簡潔及清晰起見而示出且未必按比例繪製。舉例而言，可相對於其他元件、層及區誇大圖中的一些元件、層及區的尺寸，以幫助改善各種實施例的清晰度及對各種實施例的理解。另外，可能未示出與對實施例的說明不相關的常見但眾所習知的元件及部件，以便於得到該些各種實施例的障礙較少的視圖，並使說明清楚。

1:系統

100:晶圓

110:前側

112:前側金屬

112a:第一前側訊號佈線金屬

112b:第二前側訊號佈線金屬

120:背側

200:配電網路(PDN)

200a、501a:第一端

200b:第二端

210:電源導體

300:電源通孔

400:訊號IO通孔/大訊號IO通孔

410:小訊號IO通孔

412:接觸件

414:接觸通孔

500:接墊區域

501:第一接墊區域

502:第二接墊區域

510:輸入接墊

520:輸出接墊

550:第一供應電壓接墊

560:第二供應電壓接墊

600:核心區域

700:載體晶圓

800:封裝

Claims (20)

1. 一種用於邏輯電路的佈線連接的系統，所述系統包括： 第一晶圓，具有背側及與所述背側相對的前側； 電源導體，在所述第一晶圓的所述背側； 核心，在所述第一晶圓的所述前側； 電源通孔，電性連接至所述電源導體且電性連接至所述核心； 訊號接墊，在所述第一晶圓的所述背側； 第一前側訊號佈線金屬，在所述第一晶圓的所述前側；以及 訊號通孔，連接至所述訊號接墊及所述第一前側訊號佈線金屬。
2. 如請求項1所述的系統，其中所述訊號通孔的高度或寬度分別大於所述電源通孔的高度或寬度。
3. 如請求項1所述的系統，其中所述訊號通孔與所述電源通孔實質上為相同的大小。
4. 如請求項1所述的系統，更包括第二晶圓，所述第二晶圓在所述第一晶圓的所述前側且在所述核心上方。
5. 如請求項1所述的系統，更包括在所述第一晶圓的所述背側的封裝。
6. 如請求項5所述的系統，更包括在所述第一晶圓的所述背側的接墊區域。
7. 如請求項6所述的系統，其中所述接墊區域包括： 第一接墊區域，包括供應電壓接墊及第一訊號接墊；以及 第二接墊區域，包括第二訊號接墊。
8. 如請求項7所述的系統，更包括： 配電網路，在所述第一晶圓的所述背側，且所述配電網路中包括所述電源導體；以及 導電路徑，被配置成對供應電壓進行佈線，其中所述導電路徑包括： 第一路徑，自所述封裝至所述供應電壓接墊； 第二路徑，自所述供應電壓接墊至所述配電網路；以及 第三路徑，自所述配電網路至所述核心。
9. 如請求項7所述的系統，更包括被配置成對訊號進行佈線的導電路徑，其中所述導電路徑包括： 第一路徑，自所述封裝至所述第一訊號接墊； 第二路徑，自所述第一訊號接墊至所述第一前側訊號佈線金屬；以及 第三路徑，自所述第一前側訊號佈線金屬至所述核心。
10. 如請求項7所述的系統，更包括被配置成對訊號進行佈線的導電路徑，其中所述導電路徑包括： 第一路徑，自所述核心至第二前側訊號佈線金屬； 第二路徑，自所述第二前側訊號佈線金屬至所述第二訊號接墊；以及 第三路徑，自所述第二訊號接墊至所述封裝。
11. 一種製造積體電路的方法，所述方法包括： 將電源通孔連接至在第一晶圓的背側的電源導體，並連接至在所述第一晶圓的前側的核心；以及 將訊號通孔連接至在所述第一晶圓的所述背側的訊號接墊，並連接至位於所述第一晶圓的所述前側的訊號佈線金屬。
12. 如請求項11所述的方法，更包括在所述第一晶圓上將所述訊號通孔形成為具有分別大於所述電源通孔的高度或寬度的高度或寬度。
13. 如請求項11所述的方法，更包括在所述第一晶圓上將所述訊號通孔形成為具有與所述電源通孔實質上相同的大小。
14. 如請求項11所述的方法，更包括將第二晶圓接合在位於所述第一晶圓的所述前側的前側金屬上方。
15. 如請求項11所述的方法，更包括： 將所述第一晶圓翻轉，以將所述第一晶圓的所述背側定位在所述第一晶圓的所述前側上方；以及 在所述第一晶圓的所述背側構建接墊區域。
16. 如請求項15所述的方法，更包括在所述接墊區域中構建供應電壓接墊及訊號接墊。
17. 如請求項16所述的方法，更包括： 將所述供應電壓接墊連接至在所述第一晶圓的所述背側的配電網路，所述配電網路包括所述電源導體；以及 將所述訊號接墊連接至所述訊號通孔。
18. 如請求項11所述的方法，更包括將封裝接合至位於所述第一晶圓的所述背側的背側金屬。
19. 如請求項18所述的方法，其中所述背側金屬連接至位於所述第一晶圓的所述背側的供應電壓接墊或所述訊號接墊。
20. 一種積體電路，包括： 第一晶圓，具有背側及前側； 核心，在所述第一晶圓的所述前側； 配電網路，在所述第一晶圓的所述背側且連接至所述核心； 前側訊號佈線金屬，在所述第一晶圓的所述前側；以及 訊號接墊，在所述第一晶圓的所述背側且連接至所述前側訊號佈線金屬。

Images